JPH06120838A - ユニポーラ／バイポーラ変換回路 - Google Patents
ユニポーラ／バイポーラ変換回路Info
- Publication number
- JPH06120838A JPH06120838A JP26640192A JP26640192A JPH06120838A JP H06120838 A JPH06120838 A JP H06120838A JP 26640192 A JP26640192 A JP 26640192A JP 26640192 A JP26640192 A JP 26640192A JP H06120838 A JPH06120838 A JP H06120838A
- Authority
- JP
- Japan
- Prior art keywords
- unipolar
- code
- bipolar
- output
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 ユニポーラ／バイポーラ変換回路に関し、全
電子化して、伝送線路が平衡線路であっても出力変成器
を必要とせず、かつ、電源電圧変動に対する振幅変動が
ない、ユニポーラ／バイポーラ変換回路を提供すること
を目的とする。 【構成】 ユニポーラのデータ信号を構成する符号を、
バイポーラ信号に変換後に正極性のパルスになる符号列
と、負極性のパルスになる符号列に分離した後に、前記
二つの符号列を振幅制限回路に入力し、該振幅制限した
二つの符号列を、一方は同相のままで、もう一方は逆相
にして加算回路に入力し、該加算回路の出力信号を、不
平衡／平衡変換部を構成する同相増幅器と逆相増幅器の
入力端子に印加し、同相増幅器、逆相増幅器の出力信号
を、各々抵抗を介して伝送線路に導くように構成する。
電子化して、伝送線路が平衡線路であっても出力変成器
を必要とせず、かつ、電源電圧変動に対する振幅変動が
ない、ユニポーラ／バイポーラ変換回路を提供すること
を目的とする。 【構成】 ユニポーラのデータ信号を構成する符号を、
バイポーラ信号に変換後に正極性のパルスになる符号列
と、負極性のパルスになる符号列に分離した後に、前記
二つの符号列を振幅制限回路に入力し、該振幅制限した
二つの符号列を、一方は同相のままで、もう一方は逆相
にして加算回路に入力し、該加算回路の出力信号を、不
平衡／平衡変換部を構成する同相増幅器と逆相増幅器の
入力端子に印加し、同相増幅器、逆相増幅器の出力信号
を、各々抵抗を介して伝送線路に導くように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ユニポーラ／バイポー
ラ変換回路に係り、特に、全電子化して、伝送線路が平
衡線路であっても出力変成器を必要とせず、かつ、電源
電圧変動に対する振幅変動がないユニポーラ／バイポー
ラ変換回路に関する。
ラ変換回路に係り、特に、全電子化して、伝送線路が平
衡線路であっても出力変成器を必要とせず、かつ、電源
電圧変動に対する振幅変動がないユニポーラ／バイポー
ラ変換回路に関する。
【０００２】パルスを用いた伝送システムにおいて、伝
送線路に送出する符号には、中継器又は受信装置におい
てタイミング信号の抽出が容易で、中継器などを飽和さ
せることがなく、かつ、中継伝送路に直流を遮断する素
子が存在しても忠実な波形伝送が可能であることが要求
される。従って、直流成分をもつユニポーラ符号は伝送
線路に送出する符号には適さず、一般的には、ユニポー
ラ符号を構成するパルスを一つおきに極性を逆転して送
出する、バイポーラ符号が用いられている。
送線路に送出する符号には、中継器又は受信装置におい
てタイミング信号の抽出が容易で、中継器などを飽和さ
せることがなく、かつ、中継伝送路に直流を遮断する素
子が存在しても忠実な波形伝送が可能であることが要求
される。従って、直流成分をもつユニポーラ符号は伝送
線路に送出する符号には適さず、一般的には、ユニポー
ラ符号を構成するパルスを一つおきに極性を逆転して送
出する、バイポーラ符号が用いられている。
【０００３】ここで、伝送線路は必ずしも局間、都市間
を接続するものばかりではなく、通信局舎の中の様々な
装置を接続しており、そこでもユニポーラ符号をバイポ
ーラ符号に変換して送出している。
を接続するものばかりではなく、通信局舎の中の様々な
装置を接続しており、そこでもユニポーラ符号をバイポ
ーラ符号に変換して送出している。
【０００４】今般、通信機器の小型化への要求は厳しさ
を増す一方で、ユニポーラ／バイポーラ変換回路につい
ても同様である。また、電源の安定性が十分とは言い難
い局舎も中にはある。
を増す一方で、ユニポーラ／バイポーラ変換回路につい
ても同様である。また、電源の安定性が十分とは言い難
い局舎も中にはある。
【０００５】従って、小型で、電源電圧変動に対して安
定に動作するユニポーラ／バイポーラ変換回路の実現が
望まれている。
定に動作するユニポーラ／バイポーラ変換回路の実現が
望まれている。
【０００６】
【従来の技術】図６は、従来のユニポーラ／バイポーラ
変換回路を示す図である。図６において、６１ａ、６１
ｂは論理積回路、６２は反転回路で、６１ａ、６１ｂ、
６２によって、入力データ信号を、バイポーラ符号に変
換した時に正のパルスになる符号列と、負のパルスにな
る符号列に分離する。６３ａ、６３ｂ、６４ａ、６４ｂ
は抵抗で、後続回路への入力レベルを決定している。６
５ａ、６５ｂはトランジスタで、一次側捲線の中点を電
源に接続し、二次側捲線の中点をアースした変成器６７
を駆動して、バイポーラ符号に変換している。６６ａ、
６６ｂは終端抵抗である。また、５は平衡な伝送線路で
ある。
変換回路を示す図である。図６において、６１ａ、６１
ｂは論理積回路、６２は反転回路で、６１ａ、６１ｂ、
６２によって、入力データ信号を、バイポーラ符号に変
換した時に正のパルスになる符号列と、負のパルスにな
る符号列に分離する。６３ａ、６３ｂ、６４ａ、６４ｂ
は抵抗で、後続回路への入力レベルを決定している。６
５ａ、６５ｂはトランジスタで、一次側捲線の中点を電
源に接続し、二次側捲線の中点をアースした変成器６７
を駆動して、バイポーラ符号に変換している。６６ａ、
６６ｂは終端抵抗である。また、５は平衡な伝送線路で
ある。
【０００７】この回路は広く使用されているが、平衡伝
送線路にバイポーラ符号を送出するために、出力変成器
が必要なことと、電源電圧の変動が出力変成器に伝えら
れて、伝送線路に送出される符号の波形、特に、振幅を
変動させることが問題である。
送線路にバイポーラ符号を送出するために、出力変成器
が必要なことと、電源電圧の変動が出力変成器に伝えら
れて、伝送線路に送出される符号の波形、特に、振幅を
変動させることが問題である。
【０００８】
【発明が解決しようとする課題】本発明は、かかる問題
に対処して、伝送線路が平衡であっても出力変成器を必
要とせず、かつ、電源電圧の変動に対する振幅変動のな
いユニポーラ／バイポーラ変換回路を提供することを目
的とする。
に対処して、伝送線路が平衡であっても出力変成器を必
要とせず、かつ、電源電圧の変動に対する振幅変動のな
いユニポーラ／バイポーラ変換回路を提供することを目
的とする。
【０００９】
【課題を解決するための手段】図１は、本発明の原理を
示す図である。図１において、１は符号分離部、２は振
幅制限部、３は加算部、４は不平衡／平衡変換部、５は
平衡な伝送線路である。
示す図である。図１において、１は符号分離部、２は振
幅制限部、３は加算部、４は不平衡／平衡変換部、５は
平衡な伝送線路である。
【００１０】入力データ信号は、符号分離部１によっ
て、バイポーラ符号に変換された時に正のパルスになる
符号列と、負のパルスになる符号列に分離され、振幅制
限部２において振幅を制限された後、加算部３において
加算され、不平衡／平衡変換部４で平衡信号に変換され
て、平衡伝送線路に送出される。
て、バイポーラ符号に変換された時に正のパルスになる
符号列と、負のパルスになる符号列に分離され、振幅制
限部２において振幅を制限された後、加算部３において
加算され、不平衡／平衡変換部４で平衡信号に変換され
て、平衡伝送線路に送出される。
【００１１】
【作用】符号分離部によって、バイポーラ符号に変換さ
れた時に正のパルスになる符号列と、負のパルスになる
符号列に分離された２系統の符号列は、振幅制限部にお
いて振幅を一定に制限される。その後、加算部におい
て、一方の符号列は同極性のままで、もう一方の符号列
は逆極性にして加算されて、バイポーラ符号に変換され
る。このバイポーラ符号を、不平衡／平衡変換部の２系
統の増幅器に入力し、一方の増幅器から同極性の出力を
得て、もう一方の増幅器から逆極性の出力を得て、双方
の出力を平衡な伝送線路の端子に導くことによって、バ
イポーラ符号を平衡伝送線路に送出できる。
れた時に正のパルスになる符号列と、負のパルスになる
符号列に分離された２系統の符号列は、振幅制限部にお
いて振幅を一定に制限される。その後、加算部におい
て、一方の符号列は同極性のままで、もう一方の符号列
は逆極性にして加算されて、バイポーラ符号に変換され
る。このバイポーラ符号を、不平衡／平衡変換部の２系
統の増幅器に入力し、一方の増幅器から同極性の出力を
得て、もう一方の増幅器から逆極性の出力を得て、双方
の出力を平衡な伝送線路の端子に導くことによって、バ
イポーラ符号を平衡伝送線路に送出できる。
【００１２】振幅制限部で振幅を一定に制限し、かつ、
後続の回路では十分に帰還のかかった増幅器を使用する
ことによって、電源電圧変動を吸収でき、また、不平衡
／平衡変換部を構成する、利得が互いに反対位相である
二つの増幅器から伝送線路にバイポーラ符号を供給する
ことによって、出力変成器を除去できる。
後続の回路では十分に帰還のかかった増幅器を使用する
ことによって、電源電圧変動を吸収でき、また、不平衡
／平衡変換部を構成する、利得が互いに反対位相である
二つの増幅器から伝送線路にバイポーラ符号を供給する
ことによって、出力変成器を除去できる。
【００１３】
【実施例】図２は、本発明の実施例を示す図である。図
２において、１１、１２は論理積回路、１３は反転回路
で、符号分離部を構成する。２１、２２は定電圧ダイオ
ード、２３、２４は抵抗で、振幅制限部を構成する。３
１、３２、３３は演算増幅器、３４、３５、３６、３
７、３８は抵抗で、加算部を構成する。４１、４２は演
算増幅器、４３、４４、４５、４６は抵抗で、不平衡／
平衡変換部を構成する。なお、抵抗４５、４６は伝送線
路の終端子抵抗である。５は平衡な伝送線路である。
２において、１１、１２は論理積回路、１３は反転回路
で、符号分離部を構成する。２１、２２は定電圧ダイオ
ード、２３、２４は抵抗で、振幅制限部を構成する。３
１、３２、３３は演算増幅器、３４、３５、３６、３
７、３８は抵抗で、加算部を構成する。４１、４２は演
算増幅器、４３、４４、４５、４６は抵抗で、不平衡／
平衡変換部を構成する。なお、抵抗４５、４６は伝送線
路の終端子抵抗である。５は平衡な伝送線路である。
【００１４】図３は、図２の回路のタイムチャートであ
る。図３の○付数字は、図２に付した○付数字と一致し
ており、図２の○付数字を付した端子において観測され
る波形であることを示している。以下、図３を参照しな
がら図２の回路の動作を説明する。
る。図３の○付数字は、図２に付した○付数字と一致し
ており、図２の○付数字を付した端子において観測され
る波形であることを示している。以下、図３を参照しな
がら図２の回路の動作を説明する。
【００１５】端子に印加されたデータ信号は、端子
に印加された制御信号との間で論理積演算される。この
際制御信号は、一方の論理積回路には反転して印加され
る（図２の場合、論理積回路１１）。この制御信号は、
データ信号に論理レベル“Ｈ”の符号が現れるごとに論
理レベルを変化させた信号で、上記のように論理積をと
ることによって、データ信号のパルスを一つおきに拾っ
たパルスによって構成される二つの符号列に分離される
（、）。
に印加された制御信号との間で論理積演算される。この
際制御信号は、一方の論理積回路には反転して印加され
る（図２の場合、論理積回路１１）。この制御信号は、
データ信号に論理レベル“Ｈ”の符号が現れるごとに論
理レベルを変化させた信号で、上記のように論理積をと
ることによって、データ信号のパルスを一つおきに拾っ
たパルスによって構成される二つの符号列に分離される
（、）。
【００１６】演算増幅器３１は出力端子を逆相入力端子
に接続した電圧フォロワーとなっており、入力信号に対
する利得は＋１である。一方、演算増幅器３２と抵抗３
４、３５で構成される増幅器の利得は、抵抗３４と３５
の値を等しくすることによって、−１である。従って、
上記二つの符号列の内、の符号列は同極性のままで、
の符号列は逆極性にされて、演算増幅器３３で構成す
る増幅器に入力される。演算増幅器３３と抵抗３６、３
７、３８で構成される増幅器の利得は、抵抗３６、３
７、３８の値を等しくすることによって、、の符号
列に対して共通に−１となるので、、の符号列を加
算できる。この加算された符号列を、演算増幅器４１が
構成する電圧フォロワー（利得は＋１）と、演算増幅器
４２と抵抗４３、４４が構成する増幅器（利得は−１）
に印加し、双方の増幅器の出力を、伝送線路の特性イン
ピーダンスの１／２の抵抗４５と４６を介して伝送線路
に導く。
に接続した電圧フォロワーとなっており、入力信号に対
する利得は＋１である。一方、演算増幅器３２と抵抗３
４、３５で構成される増幅器の利得は、抵抗３４と３５
の値を等しくすることによって、−１である。従って、
上記二つの符号列の内、の符号列は同極性のままで、
の符号列は逆極性にされて、演算増幅器３３で構成す
る増幅器に入力される。演算増幅器３３と抵抗３６、３
７、３８で構成される増幅器の利得は、抵抗３６、３
７、３８の値を等しくすることによって、、の符号
列に対して共通に−１となるので、、の符号列を加
算できる。この加算された符号列を、演算増幅器４１が
構成する電圧フォロワー（利得は＋１）と、演算増幅器
４２と抵抗４３、４４が構成する増幅器（利得は−１）
に印加し、双方の増幅器の出力を、伝送線路の特性イン
ピーダンスの１／２の抵抗４５と４６を介して伝送線路
に導く。
【００１７】上記で明らかな如く、出力変成器を使用し
なくても、平衡な伝送線路にバイポーラ符号を送出でき
る。かつ、定電圧ダイオードで振幅を一定にされた符号
列は、後続回路では十分に帰還のかかった増幅器を経由
して伝送線路に導かれるので、電源電圧の変動に対し
て、符号の振幅は一定に保たれる。
なくても、平衡な伝送線路にバイポーラ符号を送出でき
る。かつ、定電圧ダイオードで振幅を一定にされた符号
列は、後続回路では十分に帰還のかかった増幅器を経由
して伝送線路に導かれるので、電源電圧の変動に対し
て、符号の振幅は一定に保たれる。
【００１８】図４は、本発明の第二の実施例を示す図で
ある。図４の符号は、すべて図２の符号と同じである。
図４の構成の特徴は、図２における加算部を設けずに、
振幅制限部の出力符号列を不平衡／平衡変換部に直接入
力する点で、動作は図２の構成と同じである。図４の構
成は、バイポーラ信号を遅延時間の長い伝送線路に送出
する場合には用いることはできないが、バイポーラ信号
を発生することが目的の、試験用の信号発生器において
は有利である。
ある。図４の符号は、すべて図２の符号と同じである。
図４の構成の特徴は、図２における加算部を設けずに、
振幅制限部の出力符号列を不平衡／平衡変換部に直接入
力する点で、動作は図２の構成と同じである。図４の構
成は、バイポーラ信号を遅延時間の長い伝送線路に送出
する場合には用いることはできないが、バイポーラ信号
を発生することが目的の、試験用の信号発生器において
は有利である。
【００１９】図５は、本発明の第三の実施例を示す図で
ある。図５において、１１、１２、１３、２１、２２、
２３、２４、３１、３２、３３、３４、３５、３６、３
７、３８、５は図２と同じである。３９は抵抗で、伝送
線路の終端抵抗である。
ある。図５において、１１、１２、１３、２１、２２、
２３、２４、３１、３２、３３、３４、３５、３６、３
７、３８、５は図２と同じである。３９は抵抗で、伝送
線路の終端抵抗である。
【００２０】図５の回路は、伝送線路が不平衡線路の場
合に使用する。
合に使用する。
【００２１】
【発明の効果】以上詳述した如く、全電子化して、伝送
線路が平衡線路であっても出力変成器を必要とせず、か
つ、電源電圧変動に対する振幅変動のないユニポーラ／
バイポーラ変換回路が実現できる。
線路が平衡線路であっても出力変成器を必要とせず、か
つ、電源電圧変動に対する振幅変動のないユニポーラ／
バイポーラ変換回路が実現できる。
【００２２】この結果、個別部品でユニポーラ／バイポ
ーラ変換回路を構成した場合でも、小型化が可能で、し
かも、全電子化によってＩＣ化が可能であるので、一層
の小型化を図ることができる。また、電源側からみて
も、電源電圧変動の許容範囲が広くなり、電源の低価格
化も推進される。
ーラ変換回路を構成した場合でも、小型化が可能で、し
かも、全電子化によってＩＣ化が可能であるので、一層
の小型化を図ることができる。また、電源側からみて
も、電源電圧変動の許容範囲が広くなり、電源の低価格
化も推進される。
【図１】 本発明の原理。
【図２】 本発明の実施例。
【図３】 本発明の実施例のタイムチャート。
【図４】 本発明の第二の実施例。
【図５】 本発明の第三の実施例。
【図６】 従来のユニポーラ／バイポーラ変換回路。
１ 符号分離部 ２ 振幅制限部 ３ 加算部 ４ 不平衡／平衡変換部 ５ 伝送線路
Claims (3)
- 【請求項１】 ユニポーラのデータ信号を構成する符号
を、バイポーラ信号において正極性のパルスになる符号
列と、負極性のパルスになる符号列に分離した後に、バ
イポーラのデータ信号に変換して出力するユニポーラ／
バイポーラ変換回路において、 前記二つの符号列を振幅制限部（２）に入力し、 該振幅制限部から出力される二つの符号列を、一方は同
相のままで、もう一方は逆相にして加算部（３）に入力
し、 該加算部の出力信号を不平衡／平衡変換部（４）に印加
し、加算部の出力信号と同相な信号と逆相な信号を得
て、平衡伝送線路に出力することを特徴とするユニポー
ラ／バイポーラ変換回路。 - 【請求項２】 請求項１記載のユニポーラ／バイポーラ
変換回路において、 振幅制限部から出力される二つの符号列を、不平衡／平
衡変換部（４）に印加し、一方の符号列は同相のまま
で、もう一方の符号列は逆相にして、出力することを特
徴とするユニポーラ／バイポーラ変換回路。 - 【請求項３】 請求項１記載のユニポーラ／バイポーラ
変換回路において、 加算部の出力信号を、不平衡伝送線路に出力することを
特徴とするユニポーラ／バイポーラ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26640192A JPH06120838A (ja) | 1992-10-06 | 1992-10-06 | ユニポーラ／バイポーラ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26640192A JPH06120838A (ja) | 1992-10-06 | 1992-10-06 | ユニポーラ／バイポーラ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120838A true JPH06120838A (ja) | 1994-04-28 |
Family
ID=17430423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26640192A Withdrawn JPH06120838A (ja) | 1992-10-06 | 1992-10-06 | ユニポーラ／バイポーラ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120838A (ja) |
-
1992
- 1992-10-06 JP JP26640192A patent/JPH06120838A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327298B2 (en) | Gigabit ethernet line driver and hybrid architecture | |
| US4973919A (en) | Amplifying with directly coupled, cascaded amplifiers | |
| US5651029A (en) | Apparatus for transmitting an output with predetermined frequency response to an unshielded twisted-pair media and waveform shaping circuit and method employed therein | |
| CA2063223C (en) | Power and signal transmission system | |
| US2998487A (en) | Transistor switching arrangements | |
| US4054829A (en) | Electrical isolators | |
| US4564726A (en) | Pulse/direct current transmitting circuit in a key telephone system | |
| US20050089106A1 (en) | Data transmission system and method | |
| US4595802A (en) | Hybrid circuit | |
| JPH06120838A (ja) | ユニポーラ／バイポーラ変換回路 | |
| US4856058A (en) | Office line interface circuits | |
| KR100399902B1 (ko) | 고속 유선 통신용 액티브 하이브리드 회로 | |
| US6259298B1 (en) | Method and an arrangement for adapting from a DC point of view a first circuit to at least one second circuit | |
| JP3063260B2 (ja) | バイポーラ・ユニポーラ変換回路 | |
| US6977971B2 (en) | Digital data transmission system with device for correcting baseline wander | |
| KR930002146Y1 (ko) | 키폰전화기와 키폰주장치간의 데이타 송수신 장치 | |
| JPS60253341A (ja) | デ−タ伝送用送受信回路 | |
| SU1086444A1 (ru) | Функциональный преобразователь | |
| US3596194A (en) | Electronic signal converter | |
| JPH11154983A (ja) | 送信回路 | |
| JPS59101949A (ja) | 絶縁形デイジタル信号伝送回路 | |
| GB1586410A (en) | Hybrid circuits | |
| JPH10322403A (ja) | 信号送信回路 | |
| SU1285560A1 (ru) | Усилитель с гальванической разв зкой | |
| SU1339580A1 (ru) | Устройство дл моделировани ошибок в цифровом канале передачи информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |