JPH06120220A - Wiring for semiconductor device and its forming method - Google Patents
Wiring for semiconductor device and its forming methodInfo
- Publication number
- JPH06120220A JPH06120220A JP28490292A JP28490292A JPH06120220A JP H06120220 A JPH06120220 A JP H06120220A JP 28490292 A JP28490292 A JP 28490292A JP 28490292 A JP28490292 A JP 28490292A JP H06120220 A JPH06120220 A JP H06120220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- aluminum
- semiconductor device
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置用配線及び
その形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device wiring and a method for forming the same.
【0002】[0002]
【従来の技術】半導体装置の高集積化に伴い、半導体装
置の製造における寸法ルールが微細化し、配線には非常
に高い信頼性が要求されている。通常、このような半導
体装置用配線には、アルミニウム−シリコン(Al−S
i)合金が用いられている。2. Description of the Related Art With the high integration of semiconductor devices, dimensional rules in the manufacture of semiconductor devices are becoming finer, and wiring is required to have very high reliability. Usually, such a wiring for a semiconductor device includes aluminum-silicon (Al-S).
i) Alloys are used.
【0003】アルミニウム系配線における問題点の1つ
に、エレクトロマイグレーションがある。エレクトロマ
イグレーションとは、アルミニウム系配線に高密度の電
流が流れると、アルミニウム原子が電子の流れに沿って
移動し、最終的に配線が断線する現象である。エレクト
ロマイグレーションの対策として、アルミニウム結晶粒
を大粒径化し、あるいは、配線をバンブー構造化させる
ことが挙げられる。One of the problems with aluminum-based wiring is electromigration. Electromigration is a phenomenon in which, when a high-density current flows through an aluminum-based wiring, aluminum atoms move along with the flow of electrons, and the wiring eventually breaks. As a measure against electromigration, increasing the grain size of aluminum crystal grains or making the wiring a bamboo structure can be mentioned.
【0004】また、配線の信頼性を低下させる要因とし
て、近年、ストレスマイグレーションが大きな問題とな
ってきている。ストレスマイグレーションとは、アルミ
ニウム配線を覆う絶縁膜の応力がアルミニウム配線に加
わることにより、アルミニウム原子の拡散が生じ、最終
的に断線が生じる現象である。即ち、絶縁膜から受けた
応力によりアルミニウム結晶粒内に空孔が生じる。この
空孔が移動することにより、アルミニウム原子に移動が
生じ、配線が断線する。Further, stress migration has become a serious problem in recent years as a factor that lowers the reliability of wiring. Stress migration is a phenomenon in which a stress of an insulating film covering an aluminum wiring is applied to the aluminum wiring, diffusion of aluminum atoms occurs, and finally a disconnection occurs. That is, voids are generated in the aluminum crystal grains due to the stress received from the insulating film. Due to the movement of the holes, the aluminum atoms move and the wiring is broken.
【0005】ストレスマイグレーションの対策として、
アルミニウム−シリコン合金に銅を加えることが検討さ
れている。銅を添加することにより、銅が空孔を捕獲す
るので、空孔の移動が発生せず、ストレスマイグレーシ
ョンを防止できるとされている。しかしながら、Al−
Si−Cu合金を用いて配線を形成した場合でも、スト
レスマイグレーションの発生防止は十分とはいえない。As a measure against stress migration,
The addition of copper to aluminum-silicon alloys is being considered. It is said that the addition of copper captures the vacancies, so that the vacancies do not move and stress migration can be prevented. However, Al-
Even when the wiring is formed using the Si—Cu alloy, it cannot be said that the prevention of the stress migration is sufficient.
【0006】エレクトロマイグレーションの対策とし
て、Li含有Al基合金から成る配線が、特開平2−2
32927号公報から公知である。AlにLiを添加す
ることによって、以下の理由により、効果的にエレクト
ロマイグレーションを抑制できると考えられている。 (A)Al粒界に析出する金属間化合物Al3Liが、
Al原子の移動を抑制する。 (B)金属間化合物Al3LiはAl金属格子との整合
性に優れ、析出物とAl金属格子との界面が新たなAl
原子拡散経路とならない。 (C)Al粒界に析出したAl3Liが、合金の引っ張
り強さを増大させる働きを有するため、エレクトロマイ
グレーションに伴う空孔発生や突起成長等の配線の変形
を抑制する。As a measure against electromigration, a wiring made of a Li-containing Al-based alloy is disclosed in Japanese Patent Laid-Open No. 2-2.
It is known from Japanese Patent No. 32927. It is considered that the addition of Li to Al can effectively suppress electromigration for the following reasons. (A) The intermetallic compound Al 3 Li precipitated at the Al grain boundary is
Inhibits the movement of Al atoms. (B) The intermetallic compound Al 3 Li has excellent compatibility with the Al metal lattice, and the interface between the precipitate and the Al metal lattice has a new Al.
Does not serve as an atomic diffusion path. (C) Since Al 3 Li precipitated at the Al grain boundary has a function of increasing the tensile strength of the alloy, it suppresses the deformation of the wiring such as the generation of holes and the growth of protrusions due to electromigration.
【0007】[0007]
【発明が解決しようとする課題】半導体装置の配線材料
としてアルミニウム−リチウム合金を用いることは、エ
レクトロマイグレーションの発生防止という観点からは
効果的である。しかしながら、特開平2−232927
号公報に開示されたLi含有Al基合金から成る配線で
は、ストレスマイグレーションの抑制は十分とはいえな
い。The use of aluminum-lithium alloy as the wiring material of the semiconductor device is effective from the viewpoint of preventing electromigration. However, JP-A-2-232927
In the wiring made of the Li-containing Al-based alloy disclosed in Japanese Patent Laid-Open Publication No. 2001-242242, the suppression of stress migration cannot be said to be sufficient.
【0008】半導体装置の製造工程においては、配線を
形成した後、配線上にパッシベーション膜を堆積させ
る。次いで、400゜C程度の熱処理を加える。その
際、パッシベーション膜の熱収縮により配線に欠損(ボ
イド)が生じ、その結果、ストレスマイグレーションが
生じる。In the process of manufacturing a semiconductor device, after forming wiring, a passivation film is deposited on the wiring. Then, heat treatment at about 400 ° C. is applied. At that time, the heat shrinkage of the passivation film causes defects (voids) in the wiring, resulting in stress migration.
【0009】一般に、配線の比剛性(=ヤング率/比
重)が高いほど、パッシベーション膜の熱収縮による配
線の欠損(ボイド)が生じ難いと考えられる。Al−1
%Si若しくはAl−1%Si−0.5%Cuのヤング
率は、6.5×1010Pa程度である。AlにLiを添
加することによって、図4に示すように、Al−Li合
金のヤング率は増加する。また、図5に、各種金属をA
lに添加した場合の、Al−金属合金の比重の変化を示
す。図5から、AlにLiを添加することによって、A
l−Li合金の比重は格段に小さくなる。AlへのLi
添加量を増加させることによって、Al−Li合金のヤ
ング率は高くなり、比重は小さくなるので、Al−Li
合金の比剛性は高くなる。Generally, it is considered that the higher the specific rigidity (= Young's modulus / specific gravity) of the wiring, the less likely it is that voids will occur in the wiring due to thermal contraction of the passivation film. Al-1
The Young's modulus of% Si or Al-1% Si-0.5% Cu is about 6.5 × 10 10 Pa. By adding Li to Al, the Young's modulus of the Al-Li alloy is increased as shown in FIG. In addition, in FIG.
The change in specific gravity of the Al-metal alloy when added to 1 is shown. From FIG. 5, by adding Li to Al, A
The specific gravity of the 1-Li alloy is remarkably reduced. Li to Al
By increasing the addition amount, the Young's modulus of the Al-Li alloy becomes high and the specific gravity becomes small.
The specific rigidity of the alloy is high.
【0010】以上のように、Al−Li合金は比剛性
(=ヤング率/比重)が高いため、通常のAl−Si等
に比較するとボイドは発生し難いと考えられるが、全く
ボイドが発生しないわけではなく、Al−Li合金を半
導体装置の配線に用いても、ストレスマイグレーション
の抑制は十分とはいえない。As described above, since the Al--Li alloy has a high specific rigidity (= Young's modulus / specific gravity), it is considered that voids are less likely to occur as compared with ordinary Al--Si, etc., but no voids occur at all. However, even if the Al—Li alloy is used for the wiring of the semiconductor device, the suppression of stress migration cannot be said to be sufficient.
【0011】従って、本発明の目的は、ストレスマイグ
レーションを効果的に抑制し得る半導体装置用配線及び
その形成方法を提供することにある。Therefore, it is an object of the present invention to provide a semiconductor device wiring capable of effectively suppressing stress migration and a method of forming the same.
【0012】[0012]
【課題を解決するための手段】上記の目的は、半導体装
置に用いられる配線であって、金属あるいは金属化合物
から成る第1の層、及びアルミニウム−リチウム系合金
から成る第2の層から構成されていることを特徴とする
本発明の半導体装置用配線によって達成することができ
る。The above object is a wiring used in a semiconductor device, which is composed of a first layer made of a metal or a metal compound and a second layer made of an aluminum-lithium alloy. This can be achieved by the wiring for a semiconductor device of the present invention.
【0013】本発明の半導体装置用配線の好ましい態様
においては、アルミニウム−リチウム系合金のリチウム
含有率は、0.1重量%乃至4重量%である。あるいは
又、アルミニウム−リチウム系合金中には、ゲルマニウ
ムが含有されている。この場合、より好ましい態様にお
いては、ゲルマニウム含有率は、0.1重量%以上5重
量%以下である。In a preferred embodiment of the wiring for a semiconductor device of the present invention, the lithium content of the aluminum-lithium alloy is 0.1% by weight to 4% by weight. Alternatively, germanium is contained in the aluminum-lithium alloy. In this case, in a more preferred embodiment, the germanium content is 0.1% by weight or more and 5% by weight or less.
【0014】あるいは、上記の目的は、アルミニウム−
リチウム系合金から成る半導体装置用配線を形成する方
法であって、(イ)アルミニウム層あるいはアルミニウ
ム合金層を形成する工程と、(ロ)かかる層にリチウム
イオンをイオン注入することによって、アルミニウム−
リチウム系合金層を形成する工程、から成ることを特徴
とする本発明の半導体装置用配線の形成方法によって達
成することができる。Alternatively, the above-mentioned object is aluminum-
A method for forming a wiring for a semiconductor device made of a lithium-based alloy, comprising the steps of (a) forming an aluminum layer or an aluminum alloy layer, and (b) ion-implanting lithium ions into the layer.
It can be achieved by the method for forming a wiring for a semiconductor device of the present invention, which comprises the step of forming a lithium alloy layer.
【0015】[0015]
【作用】本発明の半導体装置用配線においては、比剛性
の高いAl−Li系合金から成る第2の層を備えてい
る。従って、配線を形成した後、配線上にパッシベーシ
ョン膜の堆積させ、次いで、400゜C程度の熱処理を
加えた後のパッシベーション膜の熱収縮によっても、配
線に欠損(ボイド)が生じ難い。しかしながら、ストレ
スマイグレーションが生じ難いが、第2の層だけではス
トレスマイグレーションの発生防止は完全ではない。In the semiconductor device wiring of the present invention, the second layer made of the Al--Li alloy having a high specific rigidity is provided. Therefore, even if the passivation film is deposited on the wiring after the wiring is formed and then the heat treatment of about 400 ° C. is applied to the passivation film, the passivation film is thermally contracted. However, although stress migration is unlikely to occur, the prevention of stress migration is not completely achieved only by the second layer.
【0016】本発明の半導体装置用配線においては、第
2の層の下に、金属あるいは金属化合物から成る第1の
層が形成されている。パッシベーション膜の圧縮応力が
第2の層に加わるが、第1の層を形成することによっ
て、第1の層から第2の層に対して引っ張り応力が働
く。その結果、第2の層に加わる応力が緩和され、ボイ
ドが全く発生しなくなり、ストレスマイグレーションの
発生を極めて効果的に防止できる。In the semiconductor device wiring of the present invention, the first layer made of a metal or a metal compound is formed below the second layer. The compressive stress of the passivation film is applied to the second layer, but by forming the first layer, tensile stress acts on the second layer from the first layer. As a result, the stress applied to the second layer is relaxed, voids do not occur at all, and stress migration can be prevented extremely effectively.
【0017】Liは加工性が悪く、AlにLiを多量に
添加すると、エッチングプロセスによっては、Al−L
i系合金のエッチング時にLiの残渣が残る場合があ
る。この場合、Al−Li系合金から成る配線が電気的
に短絡する。Al−Li系合金から成る配線における短
絡によって生じた半導体装置の歩留まり低下をLi含有
率に対してプロットした図を図6に示す。図6から、A
l−Li系合金のLi含有率が5重量%以上になると、
Liの残渣によって配線の短絡が発生し、半導体装置の
歩留まりが低下する場合がある。Li has poor workability, and if a large amount of Li is added to Al, depending on the etching process, Al-L
A Li residue may remain during the etching of the i-based alloy. In this case, the wiring made of Al-Li alloy is electrically short-circuited. FIG. 6 is a diagram in which the yield reduction of the semiconductor device caused by the short circuit in the wiring made of the Al—Li alloy is plotted against the Li content rate. From FIG.
When the Li content of the l-Li alloy is 5% by weight or more,
The residue of Li may cause a short circuit of the wiring, which may reduce the yield of the semiconductor device.
【0018】従って、半導体装置の歩留まりを考慮する
と、Al−Li系合金のLi含有率の好ましい範囲は、
0.1重量%以上4重量%以下である。Therefore, considering the yield of the semiconductor device, the preferable range of the Li content of the Al--Li alloy is:
It is 0.1% by weight or more and 4% by weight or less.
【0019】Al−Si合金の融点は、Alに添加した
Siの量が増加するに従い、Alの融点(660゜C)
より急激に低下する。また、Al−Ge合金の融点は、
Alに添加したGeの量が増加するに従い、Siを添加
する場合より、より急激に低下する。アルミニウム合金
の高温スパッタリング法においては、下地である半導体
素子を所定の温度に加熱した状態でアルミニウム合金を
スパッタリングする。これによって、下地上に堆積した
アルミニウム合金から成る配線材料は流動状態となり、
下地に対する配線材料の堆積状態がよくなる。その結
果、ステップカバレッジが向上する。The melting point of the Al--Si alloy is the melting point of Al (660 ° C.) as the amount of Si added to Al increases.
It drops more rapidly. The melting point of the Al-Ge alloy is
As the amount of Ge added to Al increases, it decreases more rapidly than when Si is added. In the high temperature sputtering method of aluminum alloy, the aluminum alloy is sputtered while the semiconductor element as the base is heated to a predetermined temperature. As a result, the wiring material made of aluminum alloy deposited on the base becomes fluid,
The deposition state of the wiring material on the base is improved. As a result, step coverage is improved.
【0020】通常、純粋なアルミニウムを用いた高温ス
パッタリング法においては、下地である半導体素子を約
550゜C以上に加熱する必要がある。このように加熱
温度を高くした場合、スパッタリング装置のチャンバが
高温となり、チャンバの側壁からガスが脱着し、スパッ
タリングされたAl中に酸素等の不純物が入り込み、成
膜された配線に白濁が生じ、配線の表面が荒れるという
問題が発生する。即ち、配線にはヒロック等が多数発生
し、微細な配線間で短絡が生じる。従って、配線材料を
流動状態にさせる温度は、出来るだけ低いことが好まし
い。Generally, in the high temperature sputtering method using pure aluminum, it is necessary to heat the underlying semiconductor element to about 550 ° C. or higher. When the heating temperature is increased in this way, the chamber of the sputtering apparatus becomes high in temperature, gas is desorbed from the side wall of the chamber, impurities such as oxygen enter into sputtered Al, and cloudiness occurs in the formed wiring, There is a problem that the surface of the wiring becomes rough. That is, many hillocks or the like are generated in the wiring, and a short circuit occurs between the minute wirings. Therefore, it is preferable that the temperature at which the wiring material is made to flow is as low as possible.
【0021】Al−1%Siを配線材料として用いた場
合、下地を400〜500゜Cに加熱することによっ
て、配線材料のリフローが可能となる。更に、Al−5
%Geにおいては、下地を350゜Cに加熱することに
よって、配線材料のリフローが可能となる(文献、"Al-
Ge REFLOW SPUTTERING FOR SUBMICRON-CONTACT-HOLE FI
LLING", K. Kikuta, ET AL., 1991 VLSI MULTILEVEL IN
TERCONNECTION CONFERENCE Proceeding (June 11-12, 1
991), pp. 163/169 参照)。When Al-1% Si is used as the wiring material, the wiring material can be reflowed by heating the base to 400 to 500 ° C. Furthermore, Al-5
In% Ge, the reflow of the wiring material becomes possible by heating the underlayer to 350 ° C (Ref., "Al-
Ge REFLOW SPUTTERING FOR SUBMICRON-CONTACT-HOLE FI
LLING ", K. Kikuta, ET AL., 1991 VLSI MULTILEVEL IN
TERCONNECTION CONFERENCE Proceeding (June 11-12, 1
991), pp. 163/169).
【0022】ところで、AlにLiを添加すると、Al
−Li合金の融点は、純粋なAlの融点より僅かに低下
する。しかし、Li含有率が4重量%以下では、融点の
低下は顕著でない。従って、高温スパッタリングを行う
場合、純粋Alと同程度の温度(550゜C程度)にま
で下地の温度を上げないと、Al−Li合金から成る配
線材料のリフローが可能ではない。By the way, if Li is added to Al, Al
The melting point of the -Li alloy is slightly lower than that of pure Al. However, when the Li content is 4% by weight or less, the melting point is not significantly reduced. Therefore, when performing high temperature sputtering, reflow of a wiring material made of an Al-Li alloy is not possible unless the temperature of the base is raised to the same temperature as pure Al (about 550 ° C).
【0023】従って、高温スパッタリング法を採用する
場合、アルミニウム−リチウム系合金中には、ゲルマニ
ウムが含有されていることが望ましい。この場合、ゲル
マニウム含有率は、0.1重量%以上5重量%以下であ
ることが更に好ましい。Therefore, when the high temperature sputtering method is adopted, it is desirable that the aluminum-lithium alloy contains germanium. In this case, the germanium content is more preferably 0.1% by weight or more and 5% by weight or less.
【0024】[0024]
【実施例】以下、実施例に基づき、本発明を説明する。
尚、実施例1〜実施例4において、本発明の半導体装置
用配線を従来の方法に基づき形成する工程を説明し、実
施例5において、本発明の半導体装置用配線を本発明の
新規な形成方法に基づき形成する工程を説明する。EXAMPLES The present invention will be described below based on examples.
The steps of forming the semiconductor device wiring of the present invention based on the conventional method will be described in Examples 1 to 4, and in Example 5, the semiconductor device wiring of the present invention will be newly formed. The process of forming the film based on the method will be described.
【0025】(実施例1)実施例1は、MOSトランジ
スタの製造に本発明の配線を適用した例である。以下、
MOSトランジスタの製造工程に基づき、本発明の半導
体装置用配線の形成工程を説明する。実施例1において
は、第1の層はTiから成る。第2の層はAl−Li合
金(Al−0.5%Li)から成り、高温スパッタリン
グ法で成膜される。(Example 1) Example 1 is an example in which the wiring of the present invention is applied to the manufacture of a MOS transistor. Less than,
The process of forming the semiconductor device wiring of the present invention will be described based on the process of manufacturing a MOS transistor. In Example 1, the first layer consists of Ti. The second layer is made of an Al-Li alloy (Al-0.5% Li) and is formed by a high temperature sputtering method.
【0026】[工程−100]先ず、従来の方法によ
り、半導体基板10上に素子分離領域12及びゲート領
域14を形成し、更にLDD構造を形成するためにイオ
ン注入を行う(図1の(A)参照)。[Step-100] First, an element isolation region 12 and a gate region 14 are formed on a semiconductor substrate 10 by a conventional method, and ion implantation is performed to form an LDD structure ((A in FIG. 1). )reference).
【0027】[工程−110]次に、全面に厚さ250
nmのSiO2膜を形成する。SiO2膜の形成条件を、
例えば以下のとおりとすることができる。 使用ガス: SiH4/O2/N2=250/250/1
00sccm 基板温度: 420゜C 圧力 : 13.3Pa 次いで、全面をエッチバックして、ゲート領域14にサ
イドウォール16を形成する。エッチバックの条件を、
例えば以下のとおりとすることができる。 使用ガス : C4F8=50sccm RFパワー: 1200W 圧力 : 2Pa その後、ソース・ドレイン領域18を形成するために、
不純物のイオン注入を行う。イオン注入の条件を、例え
ば、 Nチャネル : As+ 20KeV 5×1015/
cm2 Pチャネル : BF2 + 20KeV 3×1015/
cm2 とすることができる(図1の(B)参照)。[Step-110] Next, a thickness of 250 is applied to the entire surface.
to form a SiO 2 film of nm thickness. The conditions for forming the SiO 2 film are
For example, it can be as follows. Gas used: SiH 4 / O 2 / N 2 = 250/250/1
00 sccm Substrate temperature: 420 ° C. Pressure: 13.3 Pa Then, the entire surface is etched back to form the sidewall 16 in the gate region 14. The conditions of etch back,
For example, it can be as follows. Gas used: C 4 F 8 = 50 sccm RF power: 1200 W Pressure: 2 Pa After that, in order to form the source / drain regions 18,
Ion implantation of impurities is performed. Conditions for ion implantation are, for example, N channel: As + 20 KeV 5 × 10 15 /
cm 2 P channel: BF 2 + 20 KeV 3 × 10 15 /
It can be cm 2 (see FIG. 1B).
【0028】[工程−120]その後、例えば、TEO
Sを用いたCVD酸化膜から成る膜厚400nmの層間
絶縁層20を、例えば以下の条件で形成する。 使用ガス: TEOS=50sccm 温度 : 720゜C 圧力 : 40Pa 更に層間絶縁層20の上に、例えば以下の条件で、厚さ
500nmのBPSG膜22を成膜する(図1の(C)
参照)。 使用ガス: SiH4/PH3/B2H6/O2/N2=80
/7/7/1000/32000sccm 温度 : 400゜C 圧力 : 1.0×105Pa[Step-120] Thereafter, for example, TEO
The interlayer insulating layer 20 having a film thickness of 400 nm and made of a CVD oxide film using S is formed under the following conditions, for example. Gas used: TEOS = 50 sccm Temperature: 720 ° C Pressure: 40 Pa Further, a BPSG film 22 having a thickness of 500 nm is formed on the interlayer insulating layer 20 under the following conditions ((C) in FIG. 1).
reference). Gas used: SiH 4 / PH 3 / B 2 H 6 / O 2 / N 2 = 80
/ 7/7/1000 / 32000sccm Temperature: 400 ° C Pressure: 1.0 × 10 5 Pa
【0029】[工程−130]次いで、レジストパター
ニング後、ドライエッチングにて開口部24を層間絶縁
層20及びBPSG膜22に形成する。ドライエッチン
グの条件を、例えば、以下のとおりとすることができ
る。 使用ガス : C4F8=50sccm RFパワー: 1200W 圧力 : 2Pa[Step-130] Next, after patterning the resist, an opening 24 is formed in the interlayer insulating layer 20 and the BPSG film 22 by dry etching. The conditions for dry etching can be set as follows, for example. Gas used: C 4 F 8 = 50 sccm RF power: 1200 W Pressure: 2 Pa
【0030】[工程−140]次に、本発明の半導体装
置用配線を形成する。即ち、先ず、金属、具体的にはT
iから成る第1の層30をスパッタリング法にて形成す
る(図2の(A)参照)。Tiから成る第1の層30の
成膜条件を、例えば、以下のとおりとすることができ
る。 パワー : 4kW 成膜温度 : 150゜C プロセスガス: Ar=100sccm 設定膜厚 : 70nm これによって、BPSG膜22上及び開口部24内に第
1の層30が形成される。[Step-140] Next, the semiconductor device wiring of the present invention is formed. That is, first, metal, specifically T
The first layer 30 made of i is formed by the sputtering method (see FIG. 2A). The film forming conditions of the first layer 30 made of Ti can be set as follows, for example. Power: 4 kW Film formation temperature: 150 ° C. Process gas: Ar = 100 sccm Set film thickness: 70 nm As a result, the first layer 30 is formed on the BPSG film 22 and in the opening 24.
【0031】[工程−150]次に、Al−Li(0.
5%)から成る第2の層32を第1の層30上にスパッ
タリング法にて成膜する(図2の(B)参照)。ターゲ
ットとして、Al−Li合金を使用する。第2の層32
の成膜条件を、例えば、以下のとおりとすることができ
る。 パワー : 22.5kW 成膜温度 : 550゜C プロセスガス: Ar=40sccm 設定膜厚 : 500nm その後、レジストパターニング及びドライエッチングを
行い、第2の層及び第1の層から成る配線を形成する。
ドライエッチングの条件を、例えば、以下のとおりとす
ることができる。 使用ガス : BCl3/Cl2=60/90sccm マイクロ波パワー: 1000W RFパワー : 50W 圧力 : 0.016Pa[Step-150] Next, Al-Li (0.
A second layer 32 composed of 5%) is formed on the first layer 30 by a sputtering method (see FIG. 2B). An Al-Li alloy is used as the target. Second layer 32
The film forming conditions of can be set as follows, for example. Power: 22.5 kW Film forming temperature: 550 ° C. Process gas: Ar = 40 sccm Set film thickness: 500 nm After that, resist patterning and dry etching are performed to form wirings composed of a second layer and a first layer.
The conditions for dry etching can be set as follows, for example. Gas used: BCl 3 / Cl 2 = 60/90 sccm Microwave power: 1000W RF power: 50W Pressure: 0.016Pa
【0032】[工程−160]更に、配線上に絶縁膜4
0を形成する(図2の(C)参照)。そのために、先
ず、膜厚100nmのSiN層を、例えば、以下の条件
で形成する。 使用ガス: SiH4/NH3/N2=180/500/
720sccm 温度 : 250゜C 圧力 : 2.5Pa 更に、その上に膜厚500nmのPSG層を、例えば、
以下の条件で成膜する。 使用ガス: SiH4/PH3/O2/N2=80/7/1
000/32000sccm 温度 : 390゜C 圧力 : 1.0×105Pa[Step-160] Further, the insulating film 4 is formed on the wiring.
0 is formed (see FIG. 2C). Therefore, first, a 100 nm-thickness SiN layer is formed under the following conditions, for example. Gas used: SiH 4 / NH 3 / N 2 = 180/500 /
720 sccm temperature: 250 ° C. pressure: 2.5 Pa Furthermore, a PSG layer having a film thickness of 500 nm is further formed thereon, for example,
The film is formed under the following conditions. Gas used: SiH 4 / PH 3 / O 2 / N 2 = 80/7/1
000 / 32000sccm Temperature: 390 ° C Pressure: 1.0 × 10 5 Pa
【0033】(実施例2)実施例2は実施例1の変形で
ある。実施例2が実施例1と異なる点は、第2の層32
がAl−0.5%Li−5%Geから成り、第2の層3
2を一層低温の高温スパッタリング法で成膜する点にあ
る。(Embodiment 2) Embodiment 2 is a modification of Embodiment 1. The second embodiment is different from the first embodiment in that the second layer 32 is
Of Al-0.5% Li-5% Ge, the second layer 3
2 is formed by a high temperature sputtering method at a lower temperature.
【0034】[工程−200]この工程は、実施例1の
[工程−100]〜[工程−140]と同様することが
できる。以上の工程により、BPSG膜22上及び開口
部24内にTiから成る第1の層30が形成される。[Step-200] This step can be the same as [Step-100] to [Step-140] of Example 1. Through the above steps, the first layer 30 made of Ti is formed on the BPSG film 22 and in the opening 24.
【0035】[工程−210]次に、Al−0.5%L
i−5%Geから成る第2の層32を第1の層上にスパ
ッタリング法にて成膜する(図2の(B)参照)。ター
ゲットとして、Al−Li−Ge合金を使用する。第2
の層32の成膜条件を、例えば、以下のとおりとするこ
とができる。 パワー : 22.5kW 成膜温度 : 400゜C プロセスガス: Ar=40sccm 設定膜厚 : 500nm 実施例1では成膜温度が550゜Cである。実施例2に
おいては、成膜温度は400゜Cとすることができる。
その後、レジストパターニング及びドライエッチングを
行い、第2の層及び第1の層から成る配線を形成する。
この工程は、実施例1の[工程−150]と同様とする
ことができる。[Step-210] Next, Al-0.5% L
A second layer 32 made of i-5% Ge is formed on the first layer by a sputtering method (see FIG. 2B). An Al-Li-Ge alloy is used as the target. Second
The film forming conditions of the layer 32 can be set as follows, for example. Power: 22.5 kW Film forming temperature: 400 ° C. Process gas: Ar = 40 sccm Set film thickness: 500 nm In Example 1, the film forming temperature is 550 ° C. In the second embodiment, the film forming temperature can be 400 ° C.
After that, resist patterning and dry etching are performed to form wirings composed of the second layer and the first layer.
This step can be performed in the same manner as in [Step-150] of Example 1.
【0036】[工程−220]配線上に絶縁層を形成す
るこの工程は、実施例1の[工程−160]と同様とす
ることができる。[Step-220] This step of forming an insulating layer on the wiring can be the same as [Step-160] of the first embodiment.
【0037】(実施例3)実施例3も実施例1の変形で
ある。実施例3が実施例1と異なる点は、開口部24内
にタングステンプラグを埋め込み、第1の層30及び第
2の層32をタングステンプラグ上及びBPSG膜22
上に形成する点にある。また、Al−1%Si−0.5
%Li−5%Geから成る第2の層を通常のスパッタリ
ング法で成膜する。(Embodiment 3) Embodiment 3 is also a modification of Embodiment 1. The third embodiment is different from the first embodiment in that a tungsten plug is embedded in the opening 24, and the first layer 30 and the second layer 32 are provided on the tungsten plug and the BPSG film 22.
There is a point to form on. Also, Al-1% Si-0.5
A second layer made of% Li-5% Ge is formed by a normal sputtering method.
【0038】[工程−300]この工程は、実施例1の
[工程−100]〜[工程−130]と同様することが
できる。以上の工程により、層間絶縁層20及びBPS
G膜22に開口部24が形成される。[Step-300] This step can be the same as [Step-100] to [Step-130] of the first embodiment. Through the above steps, the interlayer insulating layer 20 and the BPS
An opening 24 is formed in the G film 22.
【0039】[工程−310]次いで、BPSG膜22
上及び開口部24内に、CVD法によってタングステン
を堆積させる。堆積条件を、例えば、以下のとおりとす
ることができる。 使用ガス: WF6/H2=95/550sccm 温度 : 450゜C 圧力 : 1.1×104Pa 膜厚 : 400nm 次いで、エッチバックを例えば以下の条件で行い、BP
SG膜22上のタングステンを除去し、開口部24内の
みにタングステンプラグ26を残す(図3の(A)参
照)。 使用ガス : SF6=50sccm マイクロ波パワー: 850W RFパワー : 150W 圧力 : 1.33Pa[Step-310] Next, the BPSG film 22
Tungsten is deposited on the top and in the opening 24 by the CVD method. The deposition conditions can be as follows, for example. Gas used: WF 6 / H 2 = 95/550 sccm Temperature: 450 ° C Pressure: 1.1 × 10 4 Pa Film thickness: 400 nm Then, etch back is performed under the following conditions, for example, BP
Tungsten on the SG film 22 is removed, and the tungsten plug 26 is left only in the opening 24 (see FIG. 3A). Gas used: SF 6 = 50 sccm Microwave power: 850W RF power: 150W Pressure: 1.33Pa
【0040】[工程−320]第1の層30の形成、第
2の層32の形成、配線の形成、及び絶縁膜40の形成
の各工程は、実施例1の[工程−140]〜[工程−1
60]と同様とすることができる。但し、[工程−14
0]においては、Tiから成る第1の層30を、タング
ステンプラグ26上及びBPSG膜22上に形成する
(図3の(B)参照)。また、[工程−150]におい
ては、第1の層上に、Al−1%Si−0.5%Li−
5%Geから成る第2の層32を成膜温度150゜Cに
て成膜する(図3の(C)参照)。[Step-320] The steps of forming the first layer 30, forming the second layer 32, forming the wiring, and forming the insulating film 40 are the same as those in Example 1 from [Step-140] to [Step-140]. Process-1
60]. However, [Step-14
0], the first layer 30 made of Ti is formed on the tungsten plug 26 and the BPSG film 22 (see FIG. 3B). In addition, in [Step-150], Al-1% Si-0.5% Li- is formed on the first layer.
A second layer 32 made of 5% Ge is formed at a film forming temperature of 150 ° C. (see FIG. 3C).
【0041】(実施例4)実施例4も実施例1の変形で
ある。実施例4が実施例1と異なる点は、第2の層32
を成膜するとき、所謂コ・スパッタリング法を採用して
いる点にある。(Embodiment 4) Embodiment 4 is also a modification of Embodiment 1. The fourth embodiment differs from the first embodiment in that the second layer 32 is
A so-called co-sputtering method is used for forming the film.
【0042】[工程−400]この工程は、実施例1の
[工程−100]〜[工程−140]と同様することが
できる。以上の工程により、BPSG膜22上及び開口
部24内にTiから成る第1の層30が形成される。[Step-400] This step can be the same as [Step-100] to [Step-140] of Example 1. Through the above steps, the first layer 30 made of Ti is formed on the BPSG film 22 and in the opening 24.
【0043】[工程−410]次いで、Al−Li系合
金から成る第2の層32を、所謂コ・スパッタリング法
で第1の層30上に成膜する。即ち、Al、Al−Si
若しくはAl−Ge−Siから成るターゲット(以下、
Al系ターゲットともいう)、及びLiから成るターゲ
ットを同一スパッタリング装置のチャンバ内に設置す
る。そして両方のターゲットを同時にスパッタリングす
ることによりAl−Li系合金から成る第2の層32を
形成する。 Al系ターゲットのスパッタリング条件 パワー : 22.5kW 成膜温度 : 150゜C プロセスガス: Ar=40sccm 設定膜厚 : 500nm Liターゲットのスパッタリング条件 パワー : 2kW 成膜温度 : 150゜C プロセスガス: Ar=100sccm 設定膜厚 : 10nm その後、レジストパターニング及びドライエッチングを
行い、第2の層32及び第1の層30から成る配線を形
成する。ドライエッチングの条件を、実施例1の[工程
−150]と同様とすることができる。[Step-410] Next, a second layer 32 made of an Al--Li alloy is formed on the first layer 30 by a so-called co-sputtering method. That is, Al, Al-Si
Alternatively, a target made of Al-Ge-Si (hereinafter,
A target composed of Al-based target) and Li is installed in the chamber of the same sputtering apparatus. Then, both targets are simultaneously sputtered to form the second layer 32 made of an Al-Li alloy. Sputtering conditions for Al-based target Power: 22.5 kW Film forming temperature: 150 ° C Process gas: Ar = 40 sccm Set film thickness: 500 nm Sputtering conditions for Li target Power: 2 kW Film forming temperature: 150 ° C Process gas: Ar = 100 sccm Set film thickness: 10 nm After that, resist patterning and dry etching are performed to form wirings composed of the second layer 32 and the first layer 30. The dry etching conditions can be the same as those in [Step-150] of the first embodiment.
【0044】[工程−420]配線上に絶縁層を形成す
るこの工程は、実施例1の[工程−160]と同様とす
ることができる。[Step-420] This step of forming an insulating layer on the wiring can be the same as [Step-160] of the first embodiment.
【0045】(実施例5)実施例5は、本発明の半導体
装置用配線の形成方法に関する。即ち、(イ)アルミニ
ウム層あるいはアルミニウム合金層を形成する工程、及
び、(ロ)かかる層にリチウムイオンをイオン注入する
ことによって、アルミニウム−リチウム系合金層を形成
する工程、を含むことを特徴とする。(Embodiment 5) Embodiment 5 relates to a method for forming a semiconductor device wiring according to the present invention. That is, the method includes: (a) forming an aluminum layer or an aluminum alloy layer; and (b) forming an aluminum-lithium alloy layer by ion-implanting lithium ions into the layer. To do.
【0046】[工程−500]この工程は、実施例1の
[工程−100]〜[工程−140]と同様とすること
ができる。以上の工程により、BPSG膜22上及び開
口部24内にTiから成る第1の層30が形成される。[Step-500] This step can be the same as [Step-100] to [Step-140] of the first embodiment. Through the above steps, the first layer 30 made of Ti is formed on the BPSG film 22 and in the opening 24.
【0047】[工程−510]次いで、Tiから成る第
1の層30上に、スパッタリング法にて、アルミニウム
層、Al−Si、若しくは、Al−Si−Geから成る
アルミニウム合金層(以下、アルミニウム系層ともい
う)を形成する。 パワー : 22.5kW 成膜温度 : 150゜C プロセスガス: Ar=40sccm 膜厚 : 500nm 尚、アルミニウム系層を高温スパッタリング法で形成す
ることもできる。[Step-510] Next, on the first layer 30 made of Ti, an aluminum layer, an aluminum alloy layer made of Al-Si, or Al-Si-Ge (hereinafter referred to as an aluminum-based material) is formed by a sputtering method. (Also referred to as a layer). Power: 22.5 kW Film forming temperature: 150 ° C. Process gas: Ar = 40 sccm Film thickness: 500 nm Incidentally, the aluminum-based layer can be formed by a high temperature sputtering method.
【0048】[工程−520]次に、アルミニウム系層
に、イオン注入法でLi+を添加することにより、Al
−Li系合金層を形成する。イオン注入の条件を、例え
ば、以下のとおりとすることができる。 イオン源: LiClを614゜C以上に加熱して昇華
させる 加速電圧: 50keV ドース量: 1×1016/cm2以上 その後、レジストパターニング及びドライエッチングを
行い、Al−Li系合金層及びTi層から成る配線を形
成する。ドライエッチングの条件を、例えば、実施例1
の[工程−150]と同様とすることができる。[Step-520] Next, by adding Li + to the aluminum-based layer by an ion implantation method, Al
-Form a Li-based alloy layer. The conditions of ion implantation can be set as follows, for example. Ion source: LiCl is heated to 614 ° C. or higher for sublimation Acceleration voltage: 50 keV Dose amount: 1 × 10 16 / cm 2 or more After that, resist patterning and dry etching are performed to remove Al—Li alloy layer and Ti layer. Forming wiring. The dry etching conditions are, for example, those of Example 1.
[Step-150] of the above.
【0049】[工程−530]更に、配線上に絶縁膜4
0を形成する。この工程は、実施例1の[工程−16
0]と同様とすることができる。[Step-530] Further, the insulating film 4 is formed on the wiring.
Form 0. This step corresponds to [Step-16 of Example 1].
0].
【0050】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
ない。第1の層、第2の層、あるいはアルミニウム系層
は、スパッタリング法だけでなく、例えば、蒸着法、化
学気相法、電子ビーム蒸着法で形成することができる。
第1の層は、Tiに限られず、他の金属や金属化合物、
例えば、W、Mo、Cu、TiON、TiN、WN、T
iSi2、WSi2、CoSi2、NiSi2、NiSiか
ら構成することもできる。第2の層として、Al−1%
Si−1%Li、Al−1%Li−5%Ge、Al−1
%Si−1%Li−5%Ge等を例示することができ
る。The present invention has been described above based on the preferred embodiments, but the present invention is not limited to these embodiments. The first layer, the second layer, or the aluminum-based layer can be formed by a vapor deposition method, a chemical vapor deposition method, or an electron beam vapor deposition method as well as the sputtering method.
The first layer is not limited to Ti, but other metals or metal compounds,
For example, W, Mo, Cu, TiON, TiN, WN, T
It can also be composed of iSi 2 , WSi 2 , CoSi 2 , NiSi 2 , and NiSi. As the second layer, Al-1%
Si-1% Li, Al-1% Li-5% Ge, Al-1
% Si-1% Li-5% Ge etc. can be illustrated.
【0051】[0051]
【発明の効果】本発明の半導体装置用配線においては、
配線材料としてAl−Li系合金を用いているので、耐
エレクトロマイグレーション性が向上するだけでなく、
通常のAl−Si合金と比較して比剛性が高く、耐スト
レスマイグレーション性が向上する。According to the wiring for a semiconductor device of the present invention,
Since the Al-Li alloy is used as the wiring material, not only the electromigration resistance is improved, but also
The specific rigidity is higher than that of a normal Al-Si alloy, and the stress migration resistance is improved.
【0052】更に、Al−Li系合金から成る第2の層
の下にTi等から成る第1の層が形成されているので、
配線上に形成されたパッシベーション膜(絶縁膜)の熱
ストレスの影響によっても、配線にボイドが発生しなく
なり、ストレスマイグレーションを極めて効果的に抑制
することができる。Further, since the first layer made of Ti or the like is formed under the second layer made of Al--Li alloy,
Even under the influence of the thermal stress of the passivation film (insulating film) formed on the wiring, voids do not occur in the wiring, and stress migration can be suppressed very effectively.
【0053】本発明の半導体装置用配線の好ましい態様
においては、Al−Li系合金のLi含有率は4重量%
以下であるので、Al−Li系合金から成る第2の層の
加工性が、従来のAl−Si合金と比較して低下せず、
通常のドライエッチングプロセスを用いることができ
る。そのため半導体装置の製造コストが増加せず、しか
も、半導体装置の製造工程の再現性が良く、最終的に作
製される半導体装置の製造歩留まりが低下しない。In a preferred embodiment of the semiconductor device wiring of the present invention, the Li content of the Al--Li alloy is 4% by weight.
Since it is the following, the workability of the second layer made of the Al-Li alloy does not deteriorate as compared with the conventional Al-Si alloy,
A conventional dry etching process can be used. Therefore, the manufacturing cost of the semiconductor device does not increase, the reproducibility of the manufacturing process of the semiconductor device is good, and the manufacturing yield of the finally manufactured semiconductor device does not decrease.
【0054】本発明の半導体装置用配線の好ましい態様
においては、Al−Li系合金中にはGeが含有されて
いるので、高温スパッタリング法における第2の層のリ
フロー温度を、Alと比較して50〜200゜C低くす
ることが可能である。In a preferred embodiment of the wiring for a semiconductor device of the present invention, since Ge is contained in the Al-Li alloy, the reflow temperature of the second layer in the high temperature sputtering method is compared with that of Al. It is possible to lower the temperature by 50 to 200 ° C.
【0055】Liは反応性が高く、そのため吸湿性が高
い。スパッタリング法でLiを形成する場合、スパッタ
リング装置の保守時に、Li又はLiを含有する合金か
ら成るターゲットが大気に触れないようにターゲットを
真空容器等に格納しなければならず、ターゲットの保守
が煩雑となる。また、真空容器等がリークした場合、タ
ーゲットが吸湿し、その結果、ターゲットが使用できな
くなる。Li has a high reactivity and therefore a high hygroscopicity. When Li is formed by the sputtering method, the target must be stored in a vacuum container or the like so that the target made of Li or an alloy containing Li does not come into contact with the atmosphere during maintenance of the sputtering apparatus, which makes maintenance of the target complicated. Becomes Further, when the vacuum container leaks, the target absorbs moisture, and as a result, the target cannot be used.
【0056】本発明の半導体装置用配線の形成方法によ
れば、LiClを用い、イオン注入法によってLiをア
ルミニウム系層にイオン注入する。LiClはLi単体
ほど反応性が高くないので、上述した問題は発生しな
い。According to the method for forming a wiring for a semiconductor device of the present invention, LiCl is ion-implanted into the aluminum-based layer by an ion implantation method. Since LiCl is not as reactive as Li alone, the above-mentioned problems do not occur.
【図1】本発明の実施例1における半導体装置用配線の
形成工程を説明するための図である。FIG. 1 is a diagram for explaining a process of forming wiring for a semiconductor device according to a first embodiment of the present invention.
【図2】図1に引き続き、本発明の実施例1における半
導体装置用配線の形成工程を説明するための図である。FIG. 2 is a diagram for explaining the process of forming the wiring for the semiconductor device in the first embodiment of the present invention, following FIG.
【図3】本発明の実施例3における半導体装置用配線の
形成工程を説明するための図である。FIG. 3 is a diagram for explaining a process of forming a semiconductor device wiring according to a third embodiment of the present invention.
【図4】Al中のLi添加量と、Al−Li合金のヤン
グ率の関係を示す図である。FIG. 4 is a diagram showing the relationship between the amount of Li added to Al and the Young's modulus of an Al—Li alloy.
【図5】各種金属をAl中に添加することによる、Al
−金属合金の比重の変化を示す図である。FIG. 5: Al by adding various metals into Al
FIG. 6 is a diagram showing a change in specific gravity of a metal alloy.
【図6】半導体装置の歩留まりとLi含有率との関係を
示す図である。FIG. 6 is a diagram showing the relationship between the yield of semiconductor devices and the Li content.
10 半導体基板 12 素子分離領域 14 ゲート領域 16 サイドウォール 18 ソース・ドレイン領域 20 層間絶縁層 22 BPSG膜 24 開口部 26 タングステンプラグ 30 第1の層 32 第2の層 40 絶縁膜 10 semiconductor substrate 12 element isolation region 14 gate region 16 sidewall 18 source / drain region 20 interlayer insulating layer 22 BPSG film 24 opening 26 tungsten plug 30 first layer 32 second layer 40 insulating film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 7514−4M H01L 21/88 N 7377−4M 29/78 301 X ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication location 7514-4M H01L 21/88 N 7377-4M 29/78 301 X
Claims (5)
属あるいは金属化合物から成る第1の層、及びアルミニ
ウム−リチウム系合金から成る第2の層から構成されて
いることを特徴とする半導体装置用配線。1. A wiring used for a semiconductor device, comprising a first layer made of a metal or a metal compound and a second layer made of an aluminum-lithium alloy. Wiring.
リチウムが0.1重量%乃至4重量%含有されているこ
とを特徴とする請求項1に記載の半導体装置用配線。2. In the aluminum-lithium alloy,
The wiring for a semiconductor device according to claim 1, wherein the wiring contains lithium in an amount of 0.1% by weight to 4% by weight.
は、ゲルマニウムが含有されていることを特徴とする請
求項1又は請求項2に記載の半導体装置用配線。3. The wiring for a semiconductor device according to claim 1, wherein the aluminum-lithium alloy contains germanium.
5重量%以下であることを特徴とする請求項3に記載の
半導体装置用配線。4. The wiring for a semiconductor device according to claim 3, wherein the germanium content is 0.1% by weight or more and 5% by weight or less.
導体装置用配線を形成する方法であって、 (イ)アルミニウム層あるいはアルミニウム合金層を形
成する工程と、 (ロ)かかる層にリチウムイオンをイオン注入すること
によって、アルミニウム−リチウム系合金層を形成する
工程、 から成ることを特徴とする半導体装置用配線の形成方
法。5. A method for forming a wiring for a semiconductor device made of an aluminum-lithium alloy, comprising: (a) a step of forming an aluminum layer or an aluminum alloy layer; and (b) ion implantation of lithium ions into the layer. And a step of forming an aluminum-lithium alloy layer, thereby forming a wiring for a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28490292A JP3301124B2 (en) | 1992-10-01 | 1992-10-01 | Semiconductor device wiring and method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28490292A JP3301124B2 (en) | 1992-10-01 | 1992-10-01 | Semiconductor device wiring and method of forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06120220A true JPH06120220A (en) | 1994-04-28 |
JP3301124B2 JP3301124B2 (en) | 2002-07-15 |
Family
ID=17684534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28490292A Expired - Fee Related JP3301124B2 (en) | 1992-10-01 | 1992-10-01 | Semiconductor device wiring and method of forming the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3301124B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278188B1 (en) * | 1998-04-24 | 2001-08-21 | Micron Technology, Inc. | Semiconductor constructions comprising aluminum-containing layers |
US6522010B2 (en) | 1998-06-30 | 2003-02-18 | Micron Technology, Inc. | Semiconductor constructions comprising aluminum-containing layers |
JP2012039029A (en) * | 2010-08-11 | 2012-02-23 | Lapis Semiconductor Co Ltd | Semiconductor device and method of manufacturing the same |
-
1992
- 1992-10-01 JP JP28490292A patent/JP3301124B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278188B1 (en) * | 1998-04-24 | 2001-08-21 | Micron Technology, Inc. | Semiconductor constructions comprising aluminum-containing layers |
US6339026B1 (en) | 1998-04-24 | 2002-01-15 | Micron Technology, Inc. | Semiconductor processing methods of polishing aluminum-comprising layers |
US6522010B2 (en) | 1998-06-30 | 2003-02-18 | Micron Technology, Inc. | Semiconductor constructions comprising aluminum-containing layers |
JP2012039029A (en) * | 2010-08-11 | 2012-02-23 | Lapis Semiconductor Co Ltd | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3301124B2 (en) | 2002-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5939787A (en) | Semiconductor device having a multi-layer contact structure | |
JP3435194B2 (en) | Method for forming wiring layer of semiconductor device and semiconductor device | |
US5998870A (en) | Wiring structure of semiconductor device and method for manufacturing the same | |
US7470992B2 (en) | Barrier layer stack to prevent Ti diffusion | |
JP2985692B2 (en) | Semiconductor device wiring structure and method of manufacturing the same | |
JP4346866B2 (en) | Structure including a barrier layer of TaN material | |
JP2660359B2 (en) | Semiconductor device | |
US5084412A (en) | Method of manufacturing a semiconductor device with a copper wiring layer | |
JPH10256256A (en) | Formation of copper metal wiring of semiconductor device | |
GB2257564A (en) | Metal contacts in semiconductor devices | |
JPH10270552A (en) | Semiconductor device | |
JP3365112B2 (en) | Method for forming wiring of semiconductor device | |
US5278448A (en) | Semiconductor device and method of fabricating the same | |
JP3057435B2 (en) | Method of forming electrode protection film for semiconductor device | |
US6268290B1 (en) | Method of forming wirings | |
JP3301124B2 (en) | Semiconductor device wiring and method of forming the same | |
US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
JPH0963992A (en) | Formation method of metal layer and formation method of interconnection | |
JP3252397B2 (en) | Wiring formation method | |
JP4149546B2 (en) | Manufacturing method of semiconductor device | |
US5950105A (en) | Completely buried contact holes and methods of forming same | |
KR960002061B1 (en) | Metalization method of semiconductor device | |
US6083830A (en) | Process for manufacturing a semiconductor device | |
JPH09232431A (en) | Method for forming connection hole of semiconductor device | |
JP2626927B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090426 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100426 |
|
LAPS | Cancellation because of no payment of annual fees |