JPH0611538A - Burn-in system of integrated circuit - Google Patents
Burn-in system of integrated circuitInfo
- Publication number
- JPH0611538A JPH0611538A JP4167250A JP16725092A JPH0611538A JP H0611538 A JPH0611538 A JP H0611538A JP 4167250 A JP4167250 A JP 4167250A JP 16725092 A JP16725092 A JP 16725092A JP H0611538 A JPH0611538 A JP H0611538A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- ecl
- integrated circuit
- reference base
- current switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、エミッタ結合型論理回
路(以下ECLと略す)を含む集積回路に熱ストレスを
与える集積回路のバーンイン方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burn-in system for an integrated circuit which applies thermal stress to an integrated circuit including an emitter-coupled logic circuit (hereinafter abbreviated as ECL).
【0002】[0002]
【従来の技術】一般に、集積回路の使用に先立っては、
集積回路の初期不良を除去するための試験が行われる。
その場合、試験時間を短縮するために、集積回路を高温
環境下の熱ストレス印加状態で動作させるバーンイン加
速試験がある。2. Description of the Prior Art Generally, prior to the use of integrated circuits,
A test is performed to remove the initial failure of the integrated circuit.
In that case, in order to shorten the test time, there is a burn-in acceleration test in which the integrated circuit is operated in a high temperature environment in which a thermal stress is applied.
【0003】第4図はバーンインテスト装置のブロック
図を示したものである。図4において1は半導体集積回
路、2は半導体集積回路1を搭載するバーンインテスト
用基板、3は半導体集積回路1にテスト信号を入力する
ための信号発生器である。バーンイン環境下において、
3の信号発生器で作ったテスト信号を1の半導体集積回
路に所定時間印加した後、1の半導体集積回路の動作テ
ストを行い不良を除去する。従って、半導体集積回路の
内部回路が動作するほどテスト精度が良好なものとな
る。FIG. 4 is a block diagram of the burn-in test apparatus. In FIG. 4, 1 is a semiconductor integrated circuit, 2 is a burn-in test substrate on which the semiconductor integrated circuit 1 is mounted, and 3 is a signal generator for inputting a test signal to the semiconductor integrated circuit 1. In the burn-in environment,
After applying the test signal generated by the signal generator 3 to the semiconductor integrated circuit 1 for a predetermined time, an operation test of the semiconductor integrated circuit 1 is performed to remove defects. Therefore, the more the internal circuit of the semiconductor integrated circuit operates, the better the test accuracy becomes.
【0004】このようなバーンイン方法において、図3
に示すような装置が、例えば、特開平2−251777
に提案されている。図3において、1は半導体集積回
路、2はバーンインテスト用基板、3は信号発生器、4
はテスト動作と実動作を切り換え選択する切り換え選択
信号の入力用端子、5は入力バッファ、6は内部論理回
路、7は入力端子、8は出力端子である。バーンインテ
スト時には内部論理回路の出力信号がテスト用入力信号
として内部論理回路にフィードバック入力され、さらに
新たな論理出力信号が出力されるようになっている。出
力信号が新たな入力信号となることで生成すべきテスト
信号の数が少なくなり、また乱数的なテスト信号となる
ためテスト精度が良好なものとなる。In such a burn-in method, as shown in FIG.
An apparatus as shown in FIG.
Has been proposed to. In FIG. 3, 1 is a semiconductor integrated circuit, 2 is a burn-in test substrate, 3 is a signal generator, 4
Is an input terminal for a switching selection signal for switching and selecting a test operation and an actual operation, 5 is an input buffer, 6 is an internal logic circuit, 7 is an input terminal, and 8 is an output terminal. During the burn-in test, the output signal of the internal logic circuit is fed back to the internal logic circuit as a test input signal, and a new logic output signal is output. Since the output signal becomes a new input signal, the number of test signals to be generated is reduced, and since it becomes a random test signal, the test accuracy becomes good.
【0005】[0005]
【発明が解決しようとする課題】図2にECLの基本構
成図を示す。図2において、トランジスタTR11〜1
2(以下TR11〜12と略す)は入力トランジスタ、
トランジスタTR21(以下TR21と略す)は基準電
圧トランジスタ、R11及びR21は抵抗、VCCは共
通のコレクタ電源、VEE1は定電流特性のエミッタ電
源、VBBは基準ベース電源であり電流スイッチ部を構
成している。また、出力トランジスタTR13,TR2
2(以下TR13,TR22と略す)、抵抗R12,R
22(以下R12,R22と略す)及びエミッタ電源V
EE2からなるエミッタホロワより出力が取り出され
る。FIG. 2 shows a basic configuration diagram of ECL. In FIG. 2, transistors TR11-1
2 (hereinafter abbreviated as TR11 to 12) is an input transistor,
A transistor TR21 (hereinafter abbreviated as TR21) is a reference voltage transistor, R11 and R21 are resistors, VCC is a common collector power supply, VEE1 is an emitter power supply having a constant current characteristic, and VBB is a reference base power supply and constitutes a current switch unit. . In addition, the output transistors TR13 and TR2
2 (hereinafter abbreviated as TR13, TR22), resistors R12, R
22 (hereinafter abbreviated as R12 and R22) and emitter power supply V
The output is taken out from the emitter follower composed of EE2.
【0006】TR11〜12のベースには入力A,Bが
それぞれ供給され、TR21のベースにはVBBから基
準ベース電圧が供給される。入力A,Bのいずれかがオ
ンのときはTR11またはTR12がオン、TR22が
オフとなる。入力A,BがともにオフのときはTR11
とTR12がともにオフ、TR22がオンとなる。Inputs A and B are supplied to the bases of TR11 to 12, respectively, and a reference base voltage is supplied from VBB to the base of TR21. When either input A or B is on, TR11 or TR12 is on and TR22 is off. TR11 when inputs A and B are both off
And TR12 are both off, and TR22 is on.
【0007】上記のECLを含む集積回路を良好にバー
ンインするには、電流スイッチ部がスイッチング動作を
行うようにテストパターンを集積回路に印加する必要が
あるが、LSIや超LSIのような集積回路の場合、回
路数、回路動作状態が膨大なものでありテストパターン
も膨大なものとなる。このため、乱数的なパターンでは
スイッチング動作しない部分が生じるという問題があ
る。In order to satisfactorily burn-in an integrated circuit including the above ECL, it is necessary to apply a test pattern to the integrated circuit so that the current switch section performs a switching operation. However, integrated circuits such as LSI and VLSI are required. In this case, the number of circuits and the circuit operating states are enormous, and the test patterns are enormous. For this reason, there is a problem in that there is a portion that does not perform switching operation in a random number pattern.
【0008】本発明は、ECLの電流スイッチ部を切り
換えるための各種のテストパターンを用いることなく、
全ECLの電流スイッチ部を切り換えて、良好にバーン
インを行うことができるようにするバーンイン方式を提
供することを目的とする。The present invention eliminates the need for using various test patterns for switching the ECL current switch section.
It is an object of the present invention to provide a burn-in system that enables good burn-in by switching the current switch units of all ECLs.
【0009】[0009]
【課題を解決するための手段】本発明では、図2におい
て電流スイッチ部の基準電圧側トランジスタTR22の
基準ベース電圧を論理振幅よりも大きく変化させること
を可能にし、バーンイン時に論理振幅より高い電圧と低
い電圧に交互に変化させて、電流スイッチングを行わせ
るようにしたものである。In the present invention, it is possible to change the reference base voltage of the reference voltage side transistor TR22 of the current switch portion in FIG. 2 to be larger than the logical amplitude, and to make the voltage higher than the logical amplitude during the burn-in. The voltage is alternately changed to a low voltage for current switching.
【0010】[0010]
【作用】バーンインを行う場合、コレクタ電源VCC、
エミッタ電源VEE1及び基準電圧VBBがそれぞれ集
積回路に印加される。この時、電流スイッチ部の入力側
トランジスタの入力と基準電圧側トランジスタの基準ベ
ース電圧により、入力側トランジスタ及び基準電圧側ト
ランジスタのオン、オフ状態が決まる。基準ベース電圧
が入力よりも大きければ基準電圧側トランジスタがオ
ン、入力側トランジスタがオフとなる。基準ベース電圧
が入力よりも小さければ基準電圧側トランジスタがオ
フ、入力側トランジスタがオンとなる。When the burn-in is performed, the collector power supply VCC,
The emitter power supply VEE1 and the reference voltage VBB are respectively applied to the integrated circuit. At this time, the on / off state of the input side transistor and the reference voltage side transistor is determined by the input of the input side transistor of the current switch unit and the reference base voltage of the reference voltage side transistor. When the reference base voltage is higher than the input, the reference voltage side transistor is turned on and the input side transistor is turned off. If the reference base voltage is lower than the input, the reference voltage side transistor is turned off and the input side transistor is turned on.
【0011】本発明では、基準ベース電圧を論理振幅よ
り大きな電圧値と小さな電圧値に変化させるため、入力
パターンに係らず全ECLが電流スイッチ動作する。In the present invention, since the reference base voltage is changed to a voltage value larger than the logic amplitude and a voltage value smaller than the logic amplitude, all ECLs perform the current switch operation regardless of the input pattern.
【0012】以上のように、電流スイッチ部の基準電圧
側トランジスタの基準ベース電圧を論理振幅以上に可変
にすることにより、電流スイッチ部を切り換えるための
各種テストパターンを作成する必要なく、集積回路内の
全ECLについて電流スイッチ動作を可能とし良好なバ
ーンインを行うことができる。As described above, by changing the reference base voltage of the transistor on the reference voltage side of the current switch unit to a value larger than the logical amplitude, it is not necessary to create various test patterns for switching the current switch unit, and It is possible to perform current switch operation for all ECLs, and good burn-in can be performed.
【0013】[0013]
【実施例】以下、本発明の一実施例を図1について説明
する。図1においてTR11〜12は入力側トランジス
タ、TR21は基準電圧側トランジスタ、R11〜21
は抵抗、VEE1〜VEE2はエミッタ電源、VCCは
コレクタ電源である。基準ベース電源についてはバーン
イン時に周期的に変化させるために発振回路としてい
る。また、出力トランジスタTR13,TR22と、抵
抗R12,R22により出力用のエミッタホロワ回路を
構成している。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, TR11 to 12 are input side transistors, TR21 is a reference voltage side transistor, and R11 to 21.
Is a resistor, VEE1 and VEE2 are emitter power supplies, and VCC is a collector power supply. The reference base power supply is an oscillating circuit because it changes periodically during burn-in. Further, the output transistors TR13 and TR22 and the resistors R12 and R22 form an emitter follower circuit for output.
【0014】通常時は、エミッタ電源VEE1〜VEE
2、コレクタ電源VCC、入力A、B及び基準ベース電
源VBBに規定の電圧値が印加され、この時の入力電圧
及び基準ベース電圧により入力側トランジスタ及び基準
電圧側トランジスタのオン、オフ状態が決定される。In normal times, the emitter power supplies VEE1 to VEE
2. A specified voltage value is applied to the collector power supply VCC, the inputs A and B, and the reference base power supply VBB, and the on / off state of the input side transistor and the reference voltage side transistor is determined by the input voltage and the reference base voltage at this time. It
【0015】バーンイン中は通常時の印加電圧に加え、
周期的に基準ベース電源VBBを論理振幅よりも大きな
電圧値と小さな電圧値に交互に変化させる。これによ
り、入力に係らず交互に電流スイッチすることになるた
め、各種のテストパターンを作成する必要はなく、また
全ECLについてスイッチング動作が行われることにな
る。なお、この実施例においては、基準ベース電源VB
Bについては発振回路としているが、電圧値を周期的に
変化させることを制御可能であればよく、また、その印
加については、集積回路外部からでも内部からでもいず
れでもよい。During burn-in, in addition to the applied voltage at the normal time,
Periodically, the reference base power supply VBB is alternately changed to a voltage value larger and a voltage value smaller than the logical amplitude. As a result, the current is switched alternately regardless of the input, so that it is not necessary to create various test patterns, and the switching operation is performed for all ECLs. In this embodiment, the reference base power source VB
Although B is an oscillating circuit, it suffices that it is possible to control that the voltage value is periodically changed, and the application of the voltage may be external or internal.
【0016】[0016]
【発明の効果】以上のように、本発明によれば、ECL
の電流スイッチ部において基準電圧側トランジスタの基
準ベース電源を可変にすることにより、集積回路内EC
Lの電流スイッチ部を切り換えるための各種テストパタ
ーンを作成する必要がなく、全ECLの電流スイッチ部
をスイッチング動作させることができるため、良好なバ
ーンインが行える効果がある。As described above, according to the present invention, ECL
By changing the reference base power source of the reference voltage side transistor in the current switch section of the
Since there is no need to create various test patterns for switching the L current switch units, and the current switch units of all ECLs can be switched, good burn-in can be performed.
【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】ECLの基本構成図である。FIG. 2 is a basic configuration diagram of ECL.
【図3】テストパターンを少なくさせた従来のバーンイ
ンテスト装置ブロック図である。FIG. 3 is a block diagram of a conventional burn-in test apparatus with a reduced number of test patterns.
【図4】従来のバーンインテスト装置を示すブロック図
である。FIG. 4 is a block diagram showing a conventional burn-in test apparatus.
TR11〜13,TR21〜22…トランジスタ、 R11〜12,R21〜22…抵抗、 VEE1〜VEE2…エミッタ電源、 VCC…コレクタ電源、 VBB…基準ベース電源 1…半導体集積回路、 2…バーンイン用基板、 3…パターン発生回路、 4…切り換え端子、 5…入力バッファ、 6…内部論理回路、 7…入力端子、 8…出力端子。 TR11 to 13, TR21 to 22 ... Transistor, R11 to 12, R21 to 22 ... Resistor, VEE1 to VEE2 ... Emitter power supply, VCC ... Collector power supply, VBB ... Reference base power supply 1 ... Semiconductor integrated circuit, 2 ... Burn-in substrate, 3 ... pattern generation circuit, 4 ... switching terminal, 5 ... input buffer, 6 ... internal logic circuit, 7 ... input terminal, 8 ... output terminal.
Claims (1)
回路のバーンイン方式において、エミッタ結合型論理回
路ECLの電流スイッチ部を構成するトランジスタのう
ち基準電圧側トランジスタの基準ベース電圧を論理振幅
より高い電圧値と低い電圧値に変化させることで、エミ
ッタ結合型論理回路ECLの電流スイッチ部の電流スイ
ッチングを行わせることを特徴とする集積回路のバーン
イン方式。1. A burn-in system for an integrated circuit including an emitter-coupled logic circuit ECL, wherein a reference base voltage of a transistor on a reference voltage side of transistors constituting a current switch section of the emitter-coupled logic circuit ECL is higher than a logic amplitude. A burn-in method for an integrated circuit, wherein current switching of a current switch unit of an emitter-coupled logic circuit ECL is performed by changing the value to a low voltage value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4167250A JPH0611538A (en) | 1992-06-25 | 1992-06-25 | Burn-in system of integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4167250A JPH0611538A (en) | 1992-06-25 | 1992-06-25 | Burn-in system of integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0611538A true JPH0611538A (en) | 1994-01-21 |
Family
ID=15846249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4167250A Pending JPH0611538A (en) | 1992-06-25 | 1992-06-25 | Burn-in system of integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0611538A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0616224A3 (en) * | 1993-03-15 | 1995-11-02 | Toshiba Kk | Semiconductor device and burn-in method thereof. |
-
1992
- 1992-06-25 JP JP4167250A patent/JPH0611538A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0616224A3 (en) * | 1993-03-15 | 1995-11-02 | Toshiba Kk | Semiconductor device and burn-in method thereof. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833395A (en) | Semiconductor device having a test circuit | |
JP3002128B2 (en) | Observability buffer | |
US5789945A (en) | Method and circuit for improving metastable resolving time in low-power multi-state devices | |
JPH0611538A (en) | Burn-in system of integrated circuit | |
JP3950646B2 (en) | Load current output circuit integrated driver circuit, and pin electronics IC and IC tester having the same | |
JPH06180342A (en) | Ic evaluating device | |
KR20010023515A (en) | Load circuit for integrated circuit tester | |
EP0403047B1 (en) | A frequency divider circuit | |
US5248937A (en) | Circuit configuration for signal testing of functional units of integrated circuits | |
WO2001018962A1 (en) | Flip-flop circuit, and method of holding and synchronizing data using clock signal | |
JP4199377B2 (en) | LSI devices | |
JP2000209847A (en) | Semiconductor integrated circuit | |
JPH10132909A (en) | Method and circuit for setting various test modes using external pins, and device with the circuit | |
JP4725563B2 (en) | Noise generation circuit, semiconductor integrated circuit, and noise tolerance evaluation method | |
JPH01312480A (en) | Integrated-circuit burn-in system | |
JP3189808B2 (en) | Semiconductor integrated circuit | |
US6202184B1 (en) | Semiconductor integrated circuit device | |
KR100230408B1 (en) | Low power comparator and control method of comparator | |
KR200161931Y1 (en) | I/o cell for supply of power and output terminal | |
JPH04218936A (en) | Integrated circuit device | |
KR20020046306A (en) | Circuit for Generating Reference Voltage | |
JPH07159482A (en) | Semiconductor testing device | |
JP2618550B2 (en) | Burn-in method | |
JPH05333116A (en) | Integrated circuit | |
JPH04218938A (en) | Integrated circuit device |