JPH06113380A - Data packet processing distribute control system - Google Patents

Data packet processing distribute control system

Info

Publication number
JPH06113380A
JPH06113380A JP4257868A JP25786892A JPH06113380A JP H06113380 A JPH06113380 A JP H06113380A JP 4257868 A JP4257868 A JP 4257868A JP 25786892 A JP25786892 A JP 25786892A JP H06113380 A JPH06113380 A JP H06113380A
Authority
JP
Japan
Prior art keywords
data packet
packet processing
control unit
line
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4257868A
Other languages
Japanese (ja)
Inventor
Toshikimi Takagi
利公 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4257868A priority Critical patent/JPH06113380A/en
Publication of JPH06113380A publication Critical patent/JPH06113380A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE:To design a packet exchange of a flexible building-block structure corresponding to a line speed by allowing plural processing sections to process a data packet inputted from one line in the packet exchange. CONSTITUTION:The system is provided with data packet processing sections 30,40 and a working rate of each data packet processing section is registered in a working rate storage section 50. A line control section 20 shares data packet inputted to the data packet processing section 30 or 40 whose working ratio is low.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はデータパケット処理分散
制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data packet processing distributed control system.

【0002】[0002]

【従来の技術】従来のデータパケット交換処理方式で
は、通信回線からデータパケットを入力する1つの回線
制御部とデータパケット処理部とが1:1に対応してパ
ケット交換機能を果たしていた。
2. Description of the Related Art In the conventional data packet exchange processing system, one line control unit for inputting a data packet from a communication line and the data packet processing unit perform a packet exchange function in a 1: 1 correspondence.

【0003】[0003]

【発明が解決しようとする課題】しかし、この従来のデ
ータパケット交換処理方式では、通信回線から入力する
データに対する処理能力を向上させるためには、各部共
に高速の装置を作製しなければならず、また速度の異な
る通信回線に対して処理能力の異なるデータパケット処
理を作成しなければならないという問題点があった。
However, in this conventional data packet exchange processing system, in order to improve the processing capacity for data input from the communication line, it is necessary to fabricate a high-speed device for each unit, There is also a problem that data packet processing having different processing capacities must be created for communication lines having different speeds.

【0004】[0004]

【課題を解決するための手段】本発明のデータパケット
処理分散制御方式は、通信回線入力ポートからデータパ
ケットを入力する回線制御部と、1つの通信回線を制御
する1つの前記回線制御部に対してデータパケット処理
を行う複数のデータパケット処理部とを備えることを特
徴とする。
A data packet processing distributed control system according to the present invention provides a line control unit for inputting a data packet from a communication line input port and one line control unit for controlling one communication line. And a plurality of data packet processing units that perform data packet processing.

【0005】そして、複数の前記データパケット処理部
と、前記各データパケット処理部の稼働状況を登録する
稼働率記憶部とを備え、前記回線制御部は前記稼働率記
憶部に登録された使用率を用いて前記通信回線入力ポー
トから入力したデータパケットの処理を行う前記データ
パケット処理部を決定することを特徴とする。
The data packet processing unit is provided with a plurality of data packet processing units, and an operation rate storage unit for registering the operation status of each data packet processing unit is provided. The line control unit has a utilization rate registered in the operation rate storage unit. Is used to determine the data packet processing unit that processes the data packet input from the communication line input port.

【0006】[0006]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明のデータパケット処理分散制御方式の
一実施例を示すブロック図である。
The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a data packet processing distributed control system of the present invention.

【0007】本実施例におけるパケット交換機は回線制
御部20と、データパケット処理部30,40と、稼働
率記憶部50と、出力回線制御部100,120と、内
部バス130とから構成されている。
The packet switch according to the present embodiment comprises a line control unit 20, data packet processing units 30 and 40, an operation rate storage unit 50, output line control units 100 and 120, and an internal bus 130. .

【0008】続いて本実施例の動作について説明する
が、図1において、通信回線入力ポート10から入力し
たパケットは本パケット交換機を介して通信回線出力ポ
ート101または通信回線出力ポート102に出力する
ものとする。その際に入力したデータパケットはロジカ
ルチャネルごとの連続性チェック等のデータパケット処
理をおこなう必要がある。
Next, the operation of this embodiment will be described. In FIG. 1, a packet input from the communication line input port 10 is output to the communication line output port 101 or the communication line output port 102 via the packet switch. And The data packet input at that time needs to be subjected to data packet processing such as continuity check for each logical channel.

【0009】データパケット処理を行うデータパケット
処理部30,40はそれぞれマイクロプロセッサで構成
されており、このデータパケット処理部の稼働率をプロ
セッサ(図示省略)のCPU使用率を用いた例で示して
いる。
Each of the data packet processing units 30 and 40 for performing data packet processing is composed of a microprocessor. The operation rate of the data packet processing unit is shown by an example using the CPU usage rate of a processor (not shown). There is.

【0010】データパケット処理部30,データパケッ
ト処理部40はそれぞれ周期的に自処理部のCPU使用
率を稼働率XX,YYとして常時登録しておく。ここで
稼働率XX>YYとする。データパケットが回線制御部
20に入力されると、回線制御部20は稼働率記憶部5
0の稼働率登録値を検索して稼働率の低い方のデータパ
ケット処理部40に当該データパケットを引き渡す。回
線制御部20からデータパケットを引き渡されたデータ
パケット処理部40は処理後内部バス130を経由して
出力回線制御部100または出力回線制御部120に引
き渡す。
Each of the data packet processing unit 30 and the data packet processing unit 40 periodically periodically registers the CPU usage rate of its own processing unit as the operating rates XX and YY. Here, the operating rate XX> YY. When the data packet is input to the line control unit 20, the line control unit 20 causes the utilization rate storage unit 5
The operation rate registration value of 0 is searched and the data packet is delivered to the data packet processing unit 40 having the lower operation rate. The data packet processing unit 40 to which the data packet is delivered from the line control unit 20 delivers it to the output line control unit 100 or the output line control unit 120 via the internal bus 130 after processing.

【0011】[0011]

【発明の効果】以上説明したように本発明は、パケット
交換機において、通信回線からデータが入力する回線制
御部と、1通信回線を制御する1つの回線制御部に対し
てデータパケット処理を行う複数のデータパケット処理
部を備え、さらに複数のデータパケット処理部と、各デ
ータパケット処理部の稼働状況を登録する稼働率記憶部
と、稼働率記憶部に登録された使用率を用いて、通信回
線から入力したデータの処理を行うデータパケット処理
部を決定する回線制御部を備えることにより、装置の処
理速度に応じてデータパケット処理部の数を増してビル
ディングブロックのパケット交換機を実現でき、従来技
術の問題点を解消できるという効果を有する。
As described above, according to the present invention, in a packet switch, a plurality of data packet processes are performed for a line control unit for inputting data from a communication line and one line control unit for controlling one communication line. Data packet processing unit, a plurality of data packet processing units, an operation rate storage unit that registers the operation status of each data packet processing unit, and a communication line using the utilization rate registered in the operation rate storage unit. By providing the line control unit that determines the data packet processing unit that processes the data input from the device, the number of data packet processing units can be increased according to the processing speed of the device to realize the packet switch of the building block. This has the effect of eliminating the problem.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のデータパケット処理分散制御方式の一
実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a data packet processing distributed control system of the present invention.

【符号の説明】[Explanation of symbols]

10 通信回線入力ポート 20 回線制御部 30,40 データパケット処理部 50 稼働率記憶部 100,120 出力回線制御部 101,121 通信回線出力ポート 130 内部バス 10 communication line input port 20 line control unit 30,40 data packet processing unit 50 utilization rate storage unit 100,120 output line control unit 101,121 communication line output port 130 internal bus

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 9076−5K H04Q 11/04 K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location 9076-5K H04Q 11/04 K

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 通信回線入力ポートからデータパケット
を入力する回線制御部と、1つの通信回線を制御する1
つの前記回線制御部に対してデータパケット処理を行う
複数のデータパケット処理部とを備えることを特徴とす
るデータパケット処理分散制御方式。
1. A line control unit for inputting a data packet from a communication line input port and a control unit for controlling one communication line.
A data packet processing distributed control method, comprising: a plurality of data packet processing units that perform data packet processing on one of the line control units.
【請求項2】 複数の前記データパケット処理部と、前
記各データパケット処理部の稼働状況を登録する稼働率
記憶部とを備え、前記回線制御部は前記稼働率記憶部に
登録された使用率を用いて前記通信回線入力ポートから
入力したデータパケットの処理を行う前記データパケッ
ト処理部を決定することを特徴とする請求項1記載のデ
ータパケット処理分散制御方式。
2. A plurality of the data packet processing units, and an operating rate storage unit for registering the operating status of each of the data packet processing units, wherein the line control unit is a utilization rate registered in the operating rate storage unit. 2. The data packet processing distributed control system according to claim 1, wherein the data packet processing unit that processes the data packet input from the communication line input port is determined by using.
JP4257868A 1992-09-28 1992-09-28 Data packet processing distribute control system Pending JPH06113380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4257868A JPH06113380A (en) 1992-09-28 1992-09-28 Data packet processing distribute control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4257868A JPH06113380A (en) 1992-09-28 1992-09-28 Data packet processing distribute control system

Publications (1)

Publication Number Publication Date
JPH06113380A true JPH06113380A (en) 1994-04-22

Family

ID=17312294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4257868A Pending JPH06113380A (en) 1992-09-28 1992-09-28 Data packet processing distribute control system

Country Status (1)

Country Link
JP (1) JPH06113380A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238214A (en) * 2005-02-25 2006-09-07 Kyocera Corp Base station apparatus, and control method and communication control program for base station apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238214A (en) * 2005-02-25 2006-09-07 Kyocera Corp Base station apparatus, and control method and communication control program for base station apparatus
JP4570986B2 (en) * 2005-02-25 2010-10-27 京セラ株式会社 Base station apparatus, base station apparatus control method, and communication control program

Similar Documents

Publication Publication Date Title
US8325761B2 (en) System and method for establishing sufficient virtual channel performance in a parallel computing network
JPH06113380A (en) Data packet processing distribute control system
US5802377A (en) Method and apparatus for implementing multiple interrupt controllers in a multi-processor computer system
JP3531469B2 (en) Transaction control method and its relay device
JP2695773B2 (en) Multi CPU control method
KR100464329B1 (en) System and method to control / manage each port independently in communication board having multiple communication ports
JP2566139B2 (en) Bus interface circuit
JPS61190626A (en) Process display device
JPH04326224A (en) Network managing system
JP2553094B2 (en) Interrupt controller
JPS60204062A (en) Multidata processing system
JPH01250123A (en) Character data processor
JPH03242747A (en) Data transmission controller
JPH0282342A (en) Data communication equipment
JPS63198143A (en) Data transfer controller
JPH05313987A (en) Multicpu system
JPS5872208A (en) Data sending system
JPS634363A (en) Multi-cpu device
JPS5899845A (en) Vector interruption mask system
JPH0619706A (en) Pipeline processing circuit
JPS5846431A (en) Terminal control system
JPH07219889A (en) Data transfer method
JPH05265920A (en) Extended storage device data transfer system
JPH0635870A (en) Distributed loading system
JPH0226452A (en) Automatic control system for mean waiting time

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990323