JPH06113256A

JPH06113256A - ディジタル画像信号の受信／再生装置

Info

Publication number: JPH06113256A
Application number: JP28072492A
Authority: JP
Inventors: Tetsujiro Kondo; 哲二郎近藤; Atsuo Yada; 敦雄矢田; Hideo Nakaya; 秀雄中屋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-25
Filing date: 1992-09-25
Publication date: 1994-04-22

Abstract

(57)【要約】【目的】ディジタル画像信号の伝送過程で発生したエラ
ーデータを高精度に補間し、ハードウエアも簡単とす
る。【構成】データメモリ２３からは、補間対象画素Ｘとそ
の周辺で補間に使用する１６個の画素データＡ〜Ｐとが
取り出される。周辺の画素データＡ〜ＰがＡＤＲＣ符号
化回路２５によって圧縮される。ＡＤＲＣ符号化回路２
５の出力が同時化回路２９を介してマッピングテーブル
３０に供給される。マッピングテーブル３０には、予め
トレーニングによって、周辺の画素Ａ〜ＰのＡＤＲＣ符
号化値に対応する最適補間を指定するデータが格納され
ている。演算回路２６は、この指定された演算によって
補間値を発生する。補間対象画素Ｘがエラーである時に
は、Ｘに代えて補間値をセレクタ２８が選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル画像信号
を例えばディジタルＶＴＲによって記録／再生するのに
適用されるディジタル画像信号の受信／再生装置、特
に、エラーである画素データの補間に関する。

【０００２】

【従来の技術】ディジタルビデオ信号を磁気テープ等の
記録媒体を用いて伝送する時に、記録／再生の過程でエ
ラーが発生する。通常は、エラー対策のために、エラー
訂正符号が使用される。しかしながら、エラー訂正符号
の訂正能力を超える程度のエラーが発生した場合には、
再生画像中でエラーが目立たないように、補間処理がな
される。

【０００３】補間処理は、画像情報の持つ空間的な相関
を利用するもので、エラー画素の近傍の正しい２個の画
素の値の平均値を演算し、エラー画素の値を平均値で置
き換えるものである。なるべくエラー画素の真値に近い
補間値を生成するために、複数の補間値の中で選択した
ものを補間値として採用する適応補間が好ましい。すな
わち、エラーである補間対象画素に対して、異なった方
向（水平方向、垂直方向、斜め方向等）に位置する２個
の画素データの平均値を生成する。そして、各補間値を
生成するための２個の画素データの差分値の絶対値を演
算し、この絶対差分値の中で最小であるものを検出し、
これと対応する補間値を最適なものとして選択する。

【０００４】

【発明が解決しようとする課題】従来の適応補間装置
は、複数の補間値の中の最適値を選択するために、２個
の画素データの絶対差分値の大きさ、すなわち、補間対
象画素を中心とする１次元の方向のレベル傾斜を用い、
この傾斜が最小の場合が最適と判断している。しかしな
がら、最適な補間を検出するのに、１次元方向のレベル
傾斜で判定しても、充分な精度が期待できず、選択補間
値の精度も低くなる問題があった。さらに、最適な補間
値を選択するために、減算回路、比較回路等のハードウ
ェアを必要とする問題がある。

【０００５】従って、この発明の目的は、精度が従来の
装置より高くでき、ハードウェアが簡単なディジタル画
像信号の受信／再生装置を提供することにある。

【０００６】

【課題を解決するための手段】請求項１の発明は、受信
または再生されたディジタル画像信号中でエラーの画素
データを補間するようにしたディジタル画像信号の受信
／再生装置において、補間対象画素に対して近接する複
数の画素データを圧縮符号化するための符号化回路と、
トレーニングによって予め用意された、複数の画素デー
タの圧縮符号化出力と補間対象画素の最適補間との関係
を示すテーブルが格納されたメモリ装置と、符号化回路
の出力をアドレス情報としてメモリ装置の対応する最適
補間データを読出すための読出し回路と、読出し回路の
出力によって、補間対象画素を最適補間データによって
指示されるように補間するための補間回路とからなるこ
とを特徴とするディジタル画像信号の受信／再生装置で
ある。

【０００７】

【作用】補間対象画素をそれに対して近接する複数の画
素によって補間する時に、最適補間を行うための演算あ
るいは使用すべき画素がメモリ装置に格納されたマッピ
ングテーブルにより指定される。このマッピングテーブ
ルは、予めトレーニングによって作成されたもので、最
適補間を指定する。指定された最適補間に基づいてエラ
ーデータの補間が行われる。

【０００８】

【実施例】以下、この発明の一実施例について説明す
る。図１は、この一実施例、すなわち、ディジタルＶＴ
Ｒの信号処理の概略的構成を示す。１で示す入力端子か
らビデオ信号が供給され、Ａ／Ｄ変換器２によって、１
サンプルが例えば８ビットにディジタル化される。この
Ａ／Ｄ変換器２の出力データがブロック化回路３に供給
される。この実施例では、ブロック化回路３では、１フ
レームの有効領域が（４×４）画素、（８×８）画素等
の大きさのブロックに分割される。

【０００９】ブロック化回路３からのブロックの順序に
走査変換されたディジタルビデオ信号がシャフリング回
路４に供給される。シャフリング回路４では、例えばブ
ロックの単位で、シャフリングがなされる。シャフリン
グは、ブロックの空間的な位置をシャッフルするもので
ある。シャフリング回路４の出力がブロック符号化回路
５に供給される。ブロック符号化回路５は、ブロック毎
に画素データを圧縮符号化する。ＡＤＲＣ、コサイン変
換（ＤＣＴ）等をブロック符号化として採用できる。シ
ャフリング回路４がブロック符号化回路５の後に設けら
れることもある。

【００１０】この一実施例では、ブロック符号化とし
て、ＡＤＲＣを用いている。ブロック符号化回路５で
は、各ブロックのダイナミックレンジＤＲと最小値ＭＩ
Ｎとが検出され、最小値が除去されたビデオデータが量
子化ステップで再量子化される。４ビット固定長のＡＤ
ＲＣの場合では、ダイナミックレンジＤＲを1/16とする
ことによって、量子化ステップΔが得られる。この量子
化ステップΔで、最小値が除去されたビデオデータが除
算され、商を切り捨てにより整数化した値が量子化デー
タとされる。ダイナミックレンジＤＲ、最小値ＭＩＮお
よび量子化データがブロック符号化回路５の出力データ
である。各ブロックに重要語として、ダイナミックレン
ジＤＲおよび最小値ＭＩＮが発生する。

【００１１】ブロック符号化回路５の出力データがフレ
ーミング回路６に供給される。フレーミング回路６は、
エラー訂正符号のパリティを発生するとともに、シンク
ブロックが連続する構造の記録データを発生する。エラ
ー訂正符号としては、例えばデータのマトリクス状配列
の水平方向および垂直方向のそれぞれに対してエラー訂
正符号化を行う積符号を採用することができる。符号化
データおよびパリティに対して、シンクブロック同期信
号およびＩＤ信号が付加される。シンクブロックが連続
する記録データがチャンネル符号化回路７に供給され、
直流分を低減させるためのチャンネル符号化の処理を受
ける。

【００１２】チャンネル符号化回路７の出力データがビ
ットストリームに変換され、さらに記録アンプ８を介し
て回転ヘッドＨに供給され、記録データが磁気テープＴ
上に斜めのトラックとして記録される。通常、複数の回
転ヘッドが使用されるが、簡単のために、一つのヘッド
のみが図示されている。

【００１３】磁気テープＴから回転ヘッドＨにより取り
出された再生データは、再生アンプ１１を介してチャン
ネル復号回路１２に供給され、チャンネル符号化の復号
がなされる。チャンネル復号回路１２の出力データがフ
レーム分解回路１３に供給され、記録データからの各種
のデータの分離とエラー訂正がなされる。フレーム分解
回路１３から発生する出力データには、再生データの他
にエラー訂正した後のエラーの有無を示すエラーフラグ
が含まれる。

【００１４】フレーム分解回路１３の出力データが重要
語訂正回路１４に供給される。重要語訂正回路１４は、
エラーフラグによって、エラーであることが示される重
要語（すなわち、ブロック毎のダイナミックレンジＤＲ
および最小値ＭＩＮ）を訂正するものである。重要語訂
正回路１４の出力データがブロック復号回路１５に供給
される。この復号回路１５は、エラーでない重要語を使
用してＡＤＲＣ復号を行い、また、重要語がエラーのブ
ロックに関しては、重要語訂正回路１４において、訂正
された重要語を使用してＡＤＲＣの復号を行う。重要語
訂正回路１４は、エラーを訂正できない場合に、重要語
を推定する機能を有しているのが好ましい。

【００１５】ブロック復号回路１５では、例えばＡＤＲ
Ｃ復号の場合、量子化コードのビット数を４ビットとす
る時に、各画素の復号値Ｌｉを発生する。この復号値Ｌ
ｉは次式で表される。Ｌｉ＝〔（ＤＲ／２⁴ ）×ｘｉ＋ＭＩＮ＋０．５〕＝〔Δ×ｘｉ＋ＭＩＮ＋０．５〕

【００１６】但し、ｘｉはコード信号の値、Δは量子化
ステップ、〔〕はガウス記号である。上式の〔〕内
の演算を例えばＲＯＭで実現し、最小値ＭＩＮの加算を
行う構成をブロック復号回路１５が有している。

【００１７】ブロック復号回路１５の復号データ、すな
わち、各画素と対応する復元データがディシャフリング
回路１６に供給される。この回路１６は、記録側のシャ
フリング回路４と相補的なもので、ブロックの空間的な
位置を元の位置に戻す処理を行う。ディシャフリング回
路１６の出力データがブロック分解回路１７に供給され
る。ブロック分解回路１７によって、データの順序がブ
ロックの順序からラスター走査の順序へ戻される。ブロ
ック分解回路１７の出力データがエラー補間回路１８に
供給される。エラー補間回路１８は、画素単位でエラー
であるデータを周辺の画素データで補間する。エラー補
間回路１８の出力データがＤ／Ａ変換器１９に供給さ
れ、出力端子２０には、各画素と対応し、ラスター走査
の順序の復元データが得られる。

【００１８】エラー補間回路１８に対してこの発明が適
用される。図２は、この発明によるエラー補間回路１８
の一例である。２１で示す入力端子から再生データが供
給され、これがデータメモリ２３に蓄えられる。２２で
示す入力端子から再生データに付随するエラーフラグが
供給され、これがエラーフラグメモリ２４に蓄えられ
る。

【００１９】データメモリ２３は、補間対象画素を中心
とする（５×５）画素のブロックの画素データを同時に
発生する。図３において、ＢＬＫ１は、一つのブロック
を示す。黒いドットで示す補間対象画素Ｘを中心とする
（５×５）のブロックが構成される。この２５個の画素
の中で、Ａ〜Ｐの１６個の画素が補間演算に使用され
る。補間演算は、下記のように、種々の補間方向に関し
ての補間値ＩＰ１〜ＩＰ８を形成するものである。この
中で、最適補間データで指定される演算のみが実際にさ
れ、結果としての補間値がエラーデータに代えて出力さ
れる。

【００２０】ＩＰ１＝（Ａ＋Ｂ）／２ＩＰ２＝（Ｃ＋Ｄ）／２ＩＰ３＝（Ｅ＋Ｆ）／２ＩＰ４＝（Ｇ＋Ｈ）／２ＩＰ５＝（Ｉ＋Ｊ）／２ＩＰ６＝（Ｋ＋Ｌ）／２ＩＰ７＝（Ｍ＋Ｎ）／２ＩＰ８＝（Ｏ＋Ｐ）／２

【００２１】データメモリ２３から出力されるブロック
の画素データＡ〜Ｐと補間対象画素Ｘとは、順次ブロッ
クに含まれる。図３に示すように、データメモリ２３の
読出しは、ブロックＢＬＫ１を形成すると、次にブロッ
クＢＬＫ２を形成するようになされる。すなわち、水平
方向に１画素ずつずれたブロックを順次形成する。重複
したブロックの形成のために、データメモリ２３が設け
られている。また、１ライン期間にわたってブロックの
形成を終了して、その下に、新たなブロックを形成する
時には、１ラインずれたブロックを形成する。エラーフ
ラグメモリ２４からのエラーフラグも、各データと同期
して出力される１ビットのフラグである。

【００２２】データメモリ２３からの画素Ａ〜ＰがＡＤ
ＲＣ符号化回路２５および演算回路２６に供給される。
補間対象画素Ｘが遅延回路２７を介してセレクタ２８に
供給される。演算回路２６は、最適補間と指定された演
算式に応じて、補間値ＩＰ１〜ＩＰ８の何れかを出力す
る。この例では、最適補間のための演算式を指定する情
報（データＳ）がマッピングテーブル３０から演算回路
２６に供給され、演算回路２６がこの指定された演算式
で補間値を生成する。演算回路２６の出力がその一方の
入力としてセレクタ２８に供給される。セレクタ２８の
他方の入力として遅延回路２７の出力が供給される。

【００２３】遅延回路３１を介されたエラーフラグがセ
レクタ２８に対して、制御信号として供給される。補間
対象画素がエラーであることがエラーフラグで示される
時には、セレクタ２８が演算回路２６からの補間値を選
択し、この補間値が出力端子３２に発生する。補間対象
画素がエラーでない時には、遅延回路２７からの実際の
画素データが選択的に出力端子３２に取り出される。

【００２４】ＡＤＲＣ符号化回路２５は、２５画素のブ
ロック毎に画素値の最大値ＭＡＸ、最小値ＭＩＮ、ＭＡ
ＸとＭＩＮの差であるダイナミックレンジＤＲを検出
し、このダイナミックレンジＤＲに適応して画素値をｎ
ビットに再量子化する。但し、画素値が８ビットの時に
は、（７≧ｎ≧１）であり、データが圧縮される。

【００２５】ＡＤＲＣ符号化回路２５の一例を図４に示
す。図４において、入力端子４１からのデータに関し
て、検出回路４２がブロック毎に最大値ＭＡＸ、最小値
ＭＩＮを検出する。減算回路４３に対してＭＡＸおよび
ＭＩＮが供給され、その出力にダイナミックレンジＤＲ
が発生する。遅延回路４４を介された入力データおよび
ＭＩＮが減算回路４５に供給され、減算回路４５から最
小値が除去されることで、正規化された画素データが発
生する。ダイナミックレンジＤＲが量子化回路４６に供
給され、正規化された画素データがダイナミックレンジ
ＤＲで割算され、出力端子４７にｎビットの量子化デー
タが取り出される。

【００２６】図２に戻って説明すると、上述のｎビット
ＡＤＲＣ符号化回路２５の出力データが同時化回路２９
に供給される。同時化回路２９は、上述のように、中央
位置の補間対象画素Ｘを除くそのブロックの１６画素Ａ
〜Ｐの量子化データを同時化する。この同時化回路２９
の出力データ（データＭ）がマッピングテーブル３０に
読出しアドレス信号として供給される。従って、アドレ
スは、（２^n*16）個存在する。

【００２７】このマッピングテーブル３０は、メモリに
より構成され、後述のように予めトレーニングにより形
成された最適補間を規定するデータＳが格納されてい
る。同時化回路２９から周辺画素情報のデータＭが与え
られることによって、マッピングテーブル３０からは、
データＭに応じて最適な補間を行うのに使用すべき、演
算式を特定するためのデータＳが読出される。この読出
されたデータＳが演算回路２６に供給され、演算回路２
６は、指定された演算式によって補間値を発生する。

【００２８】図５は、マッピングテーブル３０を形成す
るためのトレーニング時の構成を示す。図５において、
５１には、ディジタルビデオ信号が供給され、これがデ
ータメモリ５２に供給される。データメモリ５２からの
順次ブロックの出力がＡＤＲＣ符号化回路５３および最
適補間決定回路５４に供給される。ＡＤＲＣ符号化回路
５３および決定回路５４の出力が同時化回路５５に供給
され、同時化回路５５からメモリ５６に対するアドレス
（データＭおよびＳ）が発生する。

【００２９】これらのデータメモリ５２、ＡＤＲＣ符号
化回路５３、同時化回路５５は、上述した補間回路１８
のデータメモリ２３、ＡＤＲＣ符号化回路２５、同時化
回路２９と同様のものである。但し、入力データは、ト
レーニングのための標準的なビデオデータであるのが好
ましく、例えば種々の絵柄の静止画像からなる信号を採
用できる。

【００３０】決定回路５４は、周辺画素Ａ〜Ｐを使用し
て前述の８種類の補間値ＩＰ１〜ＩＰ８を発生し、真値
である補間対象画素Ｘと各補間値ＩＰ１〜ＩＰ８との差
分の絶対値を生成し、この値が最小のものを最適補間と
決定する。補間演算が８種類存在するので、決定回路５
４からのデータＳは、３ビットである。一方、ＡＤＲＣ
符号化回路５３が出力するデータＭは、１６×ｎビット
である。同時化回路５５で発生した（Ｍ＋Ｓ＝１６×ｎ
＋３）ビットがメモリ５６のアドレスとされる。

【００３１】図６Ａは、メモリ５６のメモリ領域を表し
ている。ＡＤＲＣ符号化回路５３で発生したデータＭで
規定される（２^n*16）個のアドレスによってメモリ領域
の縦方向が規定され、横方向が最適補間の種類と対応す
る２³個のアドレス（データＳ）で規定される。メモリ
５６は、指定されたアドレス（データＭおよびＳ）に関
して、読出し動作および書込み動作を１サイクル期間に
行う。メモリ５６の読出し出力が加算回路５６に供給さ
れ、加算回路５６によって＋１された値がメモリ５６の
同一アドレスに再び書込まれる。

【００３２】種々の絵柄の静止画像信号の供給が終了す
ると、すなわち、トレーニングが終了すると、メモリ５
６には、度数分布表が蓄えられる。図６Ａにおいて矢印
で示すように、縦方向のあるアドレスについて見ると、
図６Ｂに示すように、８個のアドレスのそれぞれの度数
のデータが存在する。

【００３３】メモリ５６の読出しアドレスは、アドレス
カウンタ（図示しない）で形成され、入力端子５８に与
えられる。トレーニングが終了すると、この読出しアド
レスによって、メモリ５６の各アドレスのデータが読出
される。読出しアドレスは、０〜２^n*16まで、インクリ
メントする。読出されたデータが検出回路５９に供給さ
れる。検出回路５９は、データＭの各アドレスの度数分
布（図６Ｂ）の中の最大度数のアドレスを検出する。

【００３４】検出回路５９の検出信号がメモリ６０に対
して、データ入力として供給され、入力端子５８からの
アドレスに従って書込まれる。このようにして、トレー
ニングを行った結果、メモリ６０には、５×５の領域に
おいて、補間に使用する１６画素のＡＤＲＣ符号化デー
タで規定されるアドレスと、そのアドレスの最適補間デ
ータが格納される。このメモリ６０に格納されたテーブ
ルが上述のように、補間回路１８において使用されるマ
ッピングテーブルである。

【００３５】なお、補間回路１８において、補間対象画
素Ｘと近接する画素Ａ〜Ｐのいずれかにエラーが存在す
る時には、演算回路２６は、マッピングテーブル３０か
らのデータＳを使用せずに、Ａ〜Ｐの中でエラーでない
画素を使用した補間演算を行うようにしても良い。この
場合には、遅延回路３１を介されたエラーフラグを演算
回路２６に供給することが必要である。

【００３６】なお、上述の実施例と異なり、補間に使用
する複数画素のデータ量を圧縮するために、複数画素の
平均値を演算し、この平均値に対する各画素値の差をベ
クトル量子化するようにしても良い。また、補間方法と
しては、空間的補間のみならず、時間方向の補間をも最
適補間の候補の一つとして採用しても良い。さらに、ブ
ロック符号化回路５がＤＣＴであっても良い。

【００３７】

【発明の効果】この発明は、周辺画素の値に応じた最適
な補間を予めトレーニングによって求めているので、単
に２画素の差の絶対値の大小に基づいて最適な補間を決
定するのと比較して、より精度を高くできる。さらに、
最適な補間を決定するための減算回路、比較回路を必要
とせず、ハードウエアを簡単とできる。

【図面の簡単な説明】

【図１】この発明を適用することができるディジタルＶ
ＴＲの記録／再生回路のブロック図である。

【図２】この発明の一実施例におけるエラー補間回路の
一例の構成を示すブロック図である。

【図３】この発明の一実施例におけるブロックの構成の
一例を示す略線図である。

【図４】この発明の一実施例におけるＡＤＲＣ符号化回
路のブロック図である。

【図５】この発明の一実施例におけるマッピングテーブ
ルを作成するためのトレーニング時の構成を示すブロッ
ク図である。

【図６】マッピングテーブルを作成する時の説明のため
の略線図である。

【符号の説明】

１８エラー補間回路２５ＡＤＲＣ符号化回路２６補間演算回路２８セレクタ３０マッピングテーブル

Claims

【特許請求の範囲】

【請求項１】受信または再生されたディジタル画像信
号中でエラーの画素データを補間するようにしたディジ
タル画像信号の受信／再生装置において、補間対象画素に対して近接する複数の画素データを圧縮
符号化するための符号化手段と、トレーニングによって予め用意された、上記複数の画素
データの圧縮符号化出力と上記補間対象画素の最適補間
との関係を示すテーブルが格納されたメモリ手段と、上記符号化手段の出力をアドレス情報として上記メモリ
手段の対応する最適補間データを読出すための読出し手
段と、上記読出し手段の出力によって、上記補間対象画素を上
記最適補間データにより指示されるように補間するため
の補間手段とからなることを特徴とするディジタル画像
信号の受信／再生装置。
【請求項２】圧縮符号化手段は、ブロック毎のダイナ
ミックレンジおよび最小値を検出し、最小値が除去され
た画素データを上記ダイナミックレンジに応じて再量子
化するＡＤＲＣ符号化手段であることを特徴とする請求
項１記載のディジタル画像信号の受信／再生装置。
【請求項３】圧縮符号化手段は、ブロック毎に平均値
を検出し、上記平均値に対する上記ブロック内の画素デ
ータの差分値をベクトル量子化する符号化手段であるこ
とを特徴とする請求項１記載のディジタル画像信号の受
信／再生装置。