JPH06110087A - Ｅｃｄ駆動方法およびｅｃｄ駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＥＣＤの消発色の書替の際、書込深度や消去
深度を容易に制御でき、ＥＣＤの二重書込や二重消去を
有効に防止でき、特にメモリー状態におけるＥＣＤの自
然放電（自然消色、自然発色）を補償する補償書込や補
償消去を容易に制御できるＥＣＤ駆動方法を提供する。 【構成】 コンデンサＣと、このコンデンサＣの放電用
スウィッチＳＲとを有するコンデンサタイマーＣＤＴを
設け、このコンデンサＣの充放電によりＥＣＤの消発色
の書替を制御する。この場合、ゼロクロススウィッチＰ
ＳＣ１を有する充電経路と、ツェナーダイオードＴＤ＋
またはボルテェッジディテクターを有する分岐充電経路
を設け、補償書込を間欠的に行なう。同時に、ゼロクロ
ススウィッチＰＳＣ２を有する充電経路と、ツェナーダ
イオードＴＤ−を有する分岐充電経路を設け、補償消去
を間欠的に行なう。そしてこのようにして補償書込消去
時間を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はエレクトロクロミック素
子、エレクトロクロミック表示パネル（以下これらを総
称してＥＣＤという）等を消発色させるためのＥＣＤ駆
動方法と、ＥＣＤ駆動回路とに関する。

【０００２】

【従来の技術】ＥＣＤは酸化還元反応によるエレクトロ
クロミック活物質の光吸収スペクトルの変化を利用した
表示方法であり、消色状態、発色状態の２つの光学的も
しくは色彩的ステートを有する。しかし電気的駆動方式
から見ると、書込状態、消去状態、メモリー状態という
３つのステートを有するため３つのステートの切替が必
要である。

【０００３】また、ＥＣＤの書替は酸化還元反応により
行われるから、通常直流駆動であり、また基本的に化学
反応であるから書替には時間を要する。

【０００４】このようなＥＣＤの書替駆動に際しては、
消発色の電荷量のバランスをとってやることが必要であ
り、このバランスがくずれると消色と、発色ないし着色
とをくり返すうちに、消色したはずのものが消色してな
かったり発色したはずのものが発色してなかったりす
る。また、書替くり返し寿命との関係においても１回当
りの酸化還元の程度はある一定限度内におさえてやるこ
とが必要である。この場合、書替時のＥＣＤの電荷量な
いし書替時の書込、消去深度は、温度が一定ならば書替
時間に依存する。従って、書替時間を相当厳密に、かつ
温度補正をして制御しなければならない。

【０００５】もう１つＥＣＤにはメモリー状態ないしメ
モリー維持状態というステートがあるが、ＥＣＤは例え
ば発色して保持（メモリー）しておいても、時間がたつ
につれてだんだん消色してくる。また、消色して保持
（メモリー）しておいても、時間がたつにつれてだんだ
ん発色してくる。これは電池の自己放電と似た現象であ
る。

【０００６】従って、ＥＣＤの消発色状態を一定に保つ
には、ＥＣＤの前記自然消発色による電荷量の変化を補
うため、メモリー状態において補償書込や補償消去をす
る必要がある。

【０００７】また、発色状態においてさらに発色操作
（書込）をしてしまうと、書込深度がますます深くなっ
ていくため、電荷量のバランスがくずれてしまい、次に
消色操作（消去）をしても規定の消去時間では消色しな
くなってしまう。消色状態においても同様である。従っ
て、ＥＣＤのドライブに当っては、２重書込や２重消去
を防ぐいわばフールプルーフを講じることが必要であ
る。

【０００８】以上、ＥＣＤのドライブ上の問題点を整理
すると下記のとおりである。

【０００９】（１）ＥＣＤは消発色の書替時において、
その書込深度や消去深度を書替時間によって制御しなけ
ればならない。

【００１０】（２）書替時間は温度補正が必要である。

【００１１】（３）メモリー状態における自然放電（自
然消色、自然発色）を補償する補償書込や補償消去を行
なわなければならない。

【００１２】（４）補償消発色操作の補償書込消去時間
は温度補正が必要である。

【００１３】（５）二重書込、二重消去を防止するフー
ルプルーフを講じなければならない。 ＥＣＤは単一セルのドライブにおいても以上のように多
くの要因を加味したドライブ制御が必要であり、しかも
セルの大きさが異なると当然回路パラメータが変化す
る。このため、多くの場合機種毎に専用のマイクロコン
ピュータチップを設計し、作製して、ドライブ制御をす
ることになるが、同一規格の多量ニーズがなければこの
ような制御方式は経済的に成り立たない。

【００１４】このような事情から、ＥＣＤドライブに
は、セルの特性に合わせて回路定数（回路パラメータ）
を設定することにより簡易に上記の条件を踏まえてドラ
イブできるドライブ制御方式が必要である。

【００１５】

【発明が解決しようとする課題】本発明の目的は、前記
のＥＣＤ駆動上の条件を満足し、良好にＥＣＤを消発色
できるＥＣＤ駆動方法と、ＥＣＤ駆動回路とを提供する
ことにある。

【００１６】

【課題を解決するための手段】このような目的は、下記
（１）〜（１０）の本発明により達成される。

【００１７】（１） コンデンサと、このコンデンサの
放電用スウィッチとを有するコンデンサタイマー回路の
前記コンデンサの充放電により、ＥＣＤの消発色の書替
および／または消発色の補償を制御することを特徴とす
るＥＣＤ駆動方法。

【００１８】（２） 前記放電用スウィッチがゼロクロ
ススウィッチである上記（１）に記載のＥＣＤ駆動方
法。

【００１９】（３） 前記コンデンサタイマー回路への
充電経路にゼロクロススウィッチを設け、このゼロクロ
ススウィッチの作用により前記コンデンサへの充電およ
び／または補償充電を制御する上記（１）または（２）
に記載のＥＣＤ駆動方法。

【００２０】（４） 前記コンデンサタイマー回路への
充電経路に、前記ゼロクロススウィッチと並列に分岐充
電経路を設け、前記分岐充電経路にツェナーダイオード
または電圧検出器による電流制御機構を挿入し、前記ゼ
ロクロススウィッチおよび前記ツェナーダイオードまた
は電流制御機構の作用により、前記コンデンサへの補償
充電を間欠的に行なう上記（３）に記載のＥＣＤ駆動方
法。

【００２１】（５） 前記分岐充電経路にスウィッチを
設け、このスウィッチを前記コンデンサの電位により制
御する上記（４）に記載のＥＣＤ駆動方法。

【００２２】（６） 前記放電用スウィッチの開閉成
と、前記充電経路への電源電圧の印加との切替をトライ
ステートスウィッチにて行なう上記（１）ないし（５）
のいずれかに記載のＥＣＤ駆動方法。

【００２３】（７） 前記充電経路と並列に、前記充電
経路をバイパスし、充電用ゼロクロススウィッチを有す
るバイパス経路を設け、前記充電用ゼロクロススウィッ
チおよび前記放電用スウィッチのそれぞれをデュアルモ
ード信号で制御する上記（２）ないし（５）のいずれか
に記載のＥＣＤ駆動方法。

【００２４】（８） 前記コンデンサタイマー回路への
充電経路にゼロクロススウィッチを設け、前記ゼロクロ
ススウィッチおよび前記放電用スウィッチのそれぞれを
デュアルモード信号で制御する上記（２）に記載のＥＣ
Ｄ駆動方法。

【００２５】（９） 前記コンデンサタイマー回路への
充電経路にスウィッチを設け、充電用ゼロクロススウィ
ッチを有し、前記スウィッチをバイパスするバイパス経
路を設け、前記充電用ゼロクロススウィッチおよび前記
放電用ゼロクロススウィッチのそれぞれをデュアルモー
ド信号で制御し、前記スウィッチを前記コンデンサの電
位により制御して前記コンデンサへの補償充電を行なう
上記（２）に記載のＥＣＤ駆動方法。

【００２６】（１０） コンデンサおよびこのコンデン
サの放電用スウィッチを有するコンデンサタイマー回路
と、このコンデンサタイマー回路への充電経路と、ＥＣ
Ｄと、ＥＣＤ駆動用スウィッチとを有し、前記コンデン
サの充放電に伴う充電電流により前記ＥＣＤ駆動用スウ
ィッチを開閉成し、ＥＣＤの消発色の書替および／また
は消発色の補償を制御するように構成したことを特徴と
するＥＣＤ駆動回路。

【作用】本発明では、コンデンサタイマー回路のコンデ
ンサの充放電を利用し、このコンデンサへの充電電流に
よりＥＣＤの消発色の書替やメモリー状態におけるＥＣ
Ｄの消発色の補償を制御する。この場合、回路走数を所
定値に設定するだけでよいため、セルの特性等が異なる
多種類の回路についても回路毎に容易にＥＣＤ駆動回路
が実現する。

【００２７】

【実施例】以下、図１〜図１２に本発明のＥＣＤ駆動回
路の好適実施例を挙げ、図示例に従って本発明を詳細に
説明する。

【００２８】ＥＣＤは、通常ＥＣＤ表示パネル等として
用いられるものであるが、図１に示される回路は、ＥＣ
Ｄゼクメント１つを駆動する場合の本発明のＥＣＤ駆動
回路の単位基本回路の１例である。

【００２９】この回路は、ＥＣＤと、一対のＥＣＤ駆動
用スウィッチＦＴ３、ＦＴ４とを有する。スウィッチＦ
Ｔ３は、書込用、ＦＴ４は消去用であり、図示例ではそ
れぞれＦＥＴで構成されているが、この他例えばトラン
ジスタや、これらを用いた回路で構成してもよい。

【００３０】ＥＣＤの駆動には通常±１．５〜±２．０
ボルト程度のデュアルモード直流電源が必要である。こ
のため、図示例では＋Ｅボルトの単一モード電源から、
ＥＣＤ駆動用の±ｅボルトのデュアルモード直流電源を
得るため、ＤＣ−ＤＣコンバータＤＣＣを設けている。
この場合、接地電位端子Ｇ１、Ｇ２は分離型が好まし
い。

【００３１】また、ＥＣＤ回路内には、コンデンサタイ
マーＣＤＴを構成するコンデンサタイマー回路が設けら
れる。コンデンサタイマー回路は、コンデンサＣと、コ
ンデンサＣの放電用スウィッチＳＲとを有し、コンデン
サＣの充放電によりタイマーとして機能し、ＥＣＤの消
発色書替時間等を制御する。放電用スウィッチＳＲは、
ゼロクロススウィッチであることが好ましく、図示例で
はサイリスタが用いられているが、この他例えばトライ
アック、ホトサイリスカプラ、ホトトライアックカプラ
やこれらを用いた回路で構成してもよい。

【００３２】ＣＤＴには、スウィッチＦＴ１３の開閉、
すなわちＥＣＤの書き込みを制御する充電経路と、スウ
ィッチＦＴ４の開閉、すなわちＥＣＤの消去を制御する
充電経路とが接続されており、それぞれの充電経路には
ゼロクロススウィッチが挿入されている。また、この一
方の充電経路には、前記ゼロクロススウィッチと並列
に、ツェナーダイオードＴＤ＋を有する分岐充電経路が
設けられ、他方の充電経路にも同様にＴＤ−を有する分
岐充電経路が設けられている。なお、ツェナーダイオー
ドのかわりにボルテェッジディテクター（電圧検出器）
を用いた電流制御機構を用いてもよい。しきい電圧精度
が高くなる。ゼロクロススウィッチとしては、図示例で
はホトサイリスタカプラＰＳＣ１、ＰＳＣ２が設けられ
ているが、この他例えばホトトライアックカプラ、サイ
リスタ、トライアックやこれらを用いた回路で構成して
もよい。

【００３３】また、この回路には、ＦＴ３制御用の充電
経路が接続している端子ε＋、ＦＴ４制御用の充電経路
が接続しているε−、コンデンサＣの放電スウィッチＳ
Ｒに接続している端子εＯの３端子と、＋Ｅの電源を前
記３端子のいずれかに切替えるためのトライステートス
ウィッチＴＳＳとが設けられている。この場合、信号入
力端子ＳＳＳからの入力信号によりＴＳＳを所望の端子
に切替えることができる。

【００３４】次にこの回路の動作を説明する。

【００３５】まず、コンデンサＣが空の状態にあるとす
る。トライステートスウィッチＴＳＳをε＋に切替える
と、ε＋からＲ４、ホトサイリスターカプラＰＳＣ１、
ツェナーダイオードＴＤ＋、および抵抗Ｒ１を通じてＣ
に電荷が充電され、ＰＳＣ１が導通状態となる。ＰＳＣ
１が導通状態となると、今度はε＋から抵抗Ｒｂ＋ＰＳ
Ｃ１、抵抗ＲＣ＋および抵抗Ｒ１を通じてＣへの充電が
始まる。この際、抵抗Ｒｂ＋によって発生する電位差に
よりＦＥＴスウィッチＦＴ３が導通状態となり、＋ｅボ
ルトの電源からＥＣＤを経てＧ２に電流が流れＥＣＤの
は書込（発色）が始まる。

【００３６】Ｃの電位がツェナーダイオードＴＤ＋によ
って決まる電位Ｖ１まで上昇すると（Ｖ１＜Ｅ）、ＰＳ
Ｃ１の発光ダイオードには電流は流れなくなるが、サイ
リスタは一旦導通状態になるとサイリスタを流れる電流
値が零になるまで導通状態を維持し電流値が零になると
自動的にオフ状態となるゼロクロススウィッチであるの
で、ＰＳＣ１のサイリスタにはなお電流が流れ続ける。
この場合、Ｃの電位が満充電電位Ｖ２（Ｖ１＜Ｖ２＜
Ｅ）となるまでＰＳＣ１のサイリスタには電流が流れ
る。そして、Ｃの電位がＶ２となったところで、ＰＳＣ
１のゼロクロススウィッチ機能が動作し、ＰＳＣ１のサ
イリスタはオフ状態となる。この結果、Ｒｂ＋両端の電
位差は零となり、ＦＴ３はオフ状態となり、ＥＣＤへの
書込（発色）は完了する。この書込時間は、抵抗Ｒｂ
＋、Ｒｃ＋、Ｒ１、Ｒ２、コンデンサＣ等の値の関係に
よって決まるが、Ｒｂ＋＋Ｒｃ＋＋Ｒ１＜＜Ｒ２であれ
ばＲ２の影響を無視してもよい。

【００３７】書込が完了すると、ＴＳＳをε＋に保持し
ておいても回路には電流は流れない。また、ＴＳＳをε
＋から急にε−に切替えてもＣの電位がすでにＶ２とな
っているため、ＥＣＤの消去（消色）書替は始まらな
い。すなわちいずれの場合もＥＣＤは発色状態に維持さ
れたままである。この場合、発色状態のＥＣＤはメモリ
ー状態に維持しておくと自然放電により、だんだん色が
うすくなってくるが、ＴＳＳをそのままε＋に保持して
おくと、ＥＣＤの補償書込（発色）が行なわれ、発色状
態を実質的に一定に保つことができる。その動作を説明
すると、Ｃに帯電している電荷はＲ２を経て放電される
ため、Ｃの電位は徐々に下がってくるが、Ｃの電位がツ
エナーダイオードＴＤ＋によって規定される電位Ｖ１以
下になるとＴＤ＋が導通し、ほぼ同時にＰＳＣ１のサイ
リスタが再び導通状態となる。この結果、Ｃへの再充電
が開始され、ＦＴ３が再び導通状態となり、ＥＣＤへの
再書込ないし補償書込が開始される。この再書込は、前
記の動作原理から判かるようにＣの電位がＶ１からＶ２
になるまで行なわれ、Ｖ２となったところで、ＰＳＣ１
のサイリスタによるゼロクロススウィッチ機能によりＰ
ＳＣ１はオフ状態となり、ＥＣＤへの再書込が完了す
る。

【００３８】このように本発明のＥＣＤ駆動回路では間
欠的に補償書込ができ、コンデンサータイマーＣＤＴ、
ツエナーダイオード等における回路定数の組み合わせに
より、書込時間、補償書込までの保持時間、補償書込時
間等を自由に設定することができる。

【００３９】ＥＣＤを発色状態から、消色状態に書替え
るには、まずＴＳＳをε０に切り換えてリセットする。
ε０に切り換えるとサイリスタＳＲが導通し、Ｃの電荷
が抵抗Ｒ３を経て放電され、Ｃは空の状態となる。

【００４０】次いで、この状態からＴＳＳをε−に切り
替えると、今度は前記と同様にＰＳＣ２が導通し、コン
デンサＣへの充電が始まり、ＦＴ４が導通してＥＣＤの
消色状態への書替え（消去）が行なわれる。この場合も
消去時間、補償消去までの保持時間、補償消去時間等を
自由に設定できる。なお書込時間と消去時間とを違えた
ければ、例えば（Ｒｂ＋＋Ｒｃ＋）の抵抗値と（Ｒｂ−
＋Ｒｃ−）の抵抗値とをちがえればよい。

【００４１】なお、図１には、コンデンサタイマーＣＤ
Ｔを、書込用と消去用とで共用する例が示されるが、そ
れぞれに専用のＣＤＴを設けてもよい。

【００４２】また図２には、図１においてホトサイリス
タカプラＰＳＣ１、ＰＳＣ２のかわりに通常のサイリス
タＳＲ１、ＳＲ２を用いた例が示される。動作原理は図
１に示される回路と同様である。

【００４３】また、図３には、図１に示される回路から
ツエナーダイオードＴＤ＋、ＴＤ−を除去した回路例が
示される。

【００４４】両者の動作上の違いは書込（発色）あるい
は（消色）後の保持状態における補充書込、補充消去に
ある。図３の回路では、Ｃからの自然放電電流に相当す
る電流がホトサイリスタカプラＰＳＣ１、ＰＳＣ２を通
じて常に流れ、Ｃはほぼ連続的に補償充電されているた
め、ホトサイリスタカプラのサイリスタの導通状態が維
持される。このためＲｂ＋、Ｒｃ−には微弱電流が流
れ、ＦＴ３、ＦＴ４は不飽和領域で導通状態が維持され
る。この結果、ＥＣＤには常に微弱電流が流れ、メモリ
ー状態が一定に保持される。

【００４５】しかしこの方式は、図１に示される方式に
比べて、ＣＤＴ内部のみならず、あらゆる機能部品の定
数を整合性よく合わせる必要があり部品選定が困難であ
る。なおこの方式の場合も、ＰＳＣ１、ＰＳＣ２として
このほか、サイリスタ、トライアック、ホトトライアッ
クカプラやこれらを用いた回路を設けてもよい。

【００４６】また、図４には、図１に示される回路から
ツエナーダイオードＴＤ＋、ＴＤ−、ホトサイリスタカ
プラＰＳＣ１、ＰＳＣ２を除去した回路例が示される。
これはＦＥＴＦＴ３、ＦＴ４を直接駆動する方式である
が回路動作は、基本的に図３に示される回路と同様であ
る。

【００４７】以上はいずれもコンデンサタイマーＣＤＴ
を用いてＥＣＤの書換時間、補償書換時間、補償書換ま
での保持時間等を制御するものであるが、ＥＣＤは、通
常温度が上昇すると自然放電や書換に要する時間が短く
なり、温度が低下すると長くなるため、抵抗Ｒ１、Ｒ２
として温度特性について互いに正の相関特性を有するも
の、例えばＲ１、Ｒ２とも温度上昇にともない抵抗値が
減少するものを用いることが好ましい。このような抵抗
Ｒ１、Ｒ２を用いることにより書換時間、保持時間の温
度補正を容易に行なうことができる。また、コンデンサ
Ｃについても温度上昇にともないキャパシタンスが減少
するものを用いることが好ましい。これにより温度補正
はより一層容易となる。

【００４８】次に、トライステートスウィッチＴＳＳを
用いず、デュアルモード信号、例えば、デュアルモード
の発信パルスを用い、これによりＥＣＤの書込状態と、
消去状態とを切り換える方式を説明する。

【００４９】図５に示される回路は、ＥＣＤセル１ユニ
ットの基本駆動回路の１例であり、この回路の場合、±
Ｅボルトのデュアルモード電源（ドライブ用）、±ｅボ
ルトのデュアルモード電源（書換用）およびデュアルモ
ードの発信パルス（制御用）の３つのデュアルモード電
源を用いている。コンデンサタイマーは、書込制御用す
なわちプラス側のＣＤＴ＋と消去制御用すなわちマイナ
ス側のＣＤＴ−に分けられて居り、ＥＣＤが発色状態、
消色状態のうちいずれか一方のステートにある場合、一
方のコンデンサタイマーのコンデンサは帯電している
が、コンデンサタイマーのコンデンサーは常に空であ
る。

【００５０】この場合、コンデンサＣの放電用スウィッ
チには、ゼロクロススウィッチを用いる。図示例ではゼ
ロクロススウィッチとしてホトサイリスタカプラＰＳＣ
３、ＰＳＣ４が用いられているが、この他例えばサイリ
スタ、トライアック、ホトトライアックカプラやこれら
を用いた回路で構成してもよい。

【００５１】また、コンデンサＣへの一対の充電経路に
は、それぞれゼロクロススウィッチが設けられている。
図示例の場合、ゼロクロススウィッチとしてホトサイリ
スタカプラＰＳＣ１、ＰＳＣ２が用いられているが、こ
の他例えばサイリスタ、トライアック、ホトトライアッ
クカプラやこれらを用いた回路で構成してもよい。

【００５２】前記ホトサイリスタカプラＰＳＣ１、ＰＳ
Ｃ２、ＰＳＣ３およびＰＳＣ４はそれぞれ、デュアルモ
ードの発信パルスで駆動される。

【００５３】例えば信号入力端子ＳＳからプラスのパル
スｆ＋を入力すると、ホトサイリスタカプラＰＳＣ１、
ＰＳＣ４が導通するため、ＣＤＴ＋が充電作動を始め、
これとほぼ同時にＣＤＴ−のコンデンサＣ−に帯電して
いた電荷が放電される。Ｃ−の電荷が放電し終るとＰＳ
Ｃ４はサイリスタのゼロクロス機能によりオフ状態とな
り、ＣＤＴ−はＣ−が空の状態で回路から電気的に遮断
される。Ｃ＋への充電が終わるとＰＳＣ１がオフ状態と
なり、そのまま維持される。

【００５４】この間、すなわちＣ＋の充電中はＦＴ３が
導通状態にあるため、ＦＴ３を通じてＥＣＤに電流が流
れ、ＥＣＤへの書込が行なわれる。

【００５５】次に、ＳＳからマイナスのパルスｆ−を入
力すると、ホトサイリスタカプラＰＳＣ２、ＰＳＣ３が
導通し、同様にして、ＦＴ４を通じてＥＣＤに電流が流
れ、ＥＣＤへの消去が行なわれる。

【００５６】なお、ＦＴ３やＦＴ４としてＦＥＴを用い
ているが、この他例えばトランジスタ等を用いてもよ
い。

【００５７】また、この回路では、ＥＣＤの自己放電の
補償書込や補償消去を行なうことはできない。

【００５８】図６に示される回路は、ＥＣＤの自己放電
の補償書込、補償消去をほぼ連続的に行なう機能をもた
せたものであり、コンデンサＣ＋への充電経路にツェナ
ーダイオードＴＤ＋と、スウィッチＦＴ５とが設けら
れ、コンデンサＣ−への充電経路にツェナーダイオード
ＴＤ−と、スウィッチＦＴ６とが設けられ、ゼロクロス
スウィッチＰＳＣ１を有しＦＴ５をバイパスするバイパ
ス経路と、ゼロクロススウィッチＰＳＣ２を有しＦＴ６
をバイパスするバイパス経路とが設けられている。な
お、図示はしてないが、各ツェナーダイオードのかわり
に、それぞれボルテェッジディテクターによる電流制御
機構を用いてもよい。この場合、ＦＴ５、ＦＴ６は、そ
れぞれコンデンサＣ＋、Ｃ−の電位により制御され、図
示例ではそれぞれＦＥＴが用いられているが、この他例
えばトランジスタ等を用いてもよい。また、ＰＳＣ１、
ＰＳＣ２にはホトサイリスタカプラ、ＦＴ３、ＦＴ４に
はＴＥＴが用いられているが、前記図５の回路と同様こ
の他のものを用いてもよい。なお、ＦＴ３〜ＦＴ６のう
ちＦＴ６のみチャネルの異なるものを用いる。

【００５９】ＥＣＤへの補充書込、消去機能について説
明すると、例えばＣ＋が充電状態にある限りＰチャネル
のＦＥＴＦＴ５は導通状態にある。このため、Ｃ＋の電
位がＴＤ＋によって決まるある一定電位以下になるとツ
ェナーダイオードＴＤ＋を通じて充電補充され、ＥＣＤ
にもそれにともなってほぼ連続的に書込補充される。次
いでＰＳＣ２、ＰＳＣ３が導通すると、Ｃ＋の電荷が放
電され、ＦＴ５はオフ状態となり、ＣＤＴ＋は完全に回
路から遮断される。そして、今度はＣＤＴ−において前
記と同様Ｃ−が充電補充され、これにともなってＥＣＤ
にはほぼ連続的に消去補充される。

【００６０】なお、この回路の場合、ツェナーダイオー
ドＴＤ＋、ＴＤ−をあえて設ける必要がなく、ＴＤ＋Ｔ
Ｄ−を設けないときは、Ｃ＋やＣ−の電位が満充電電位
を保つように、補償充電が行なわれる。

【００６１】図７に示される回路は、ＥＣＤの自己放電
の補償書込み、補償消去を間欠的に行なう機能を持たせ
たものであり、コンデンサタイマー回路を用いて、書込
や消去の書替時間、補償書込時間や補償消去時間、補償
書込や補償消去までの保存時間等を自動的に設定できる
回路である。

【００６２】この回路は、ゼロクロススウィッチが設け
られたコンデンサタイマーＣＤ＋への充電経路を有し、
この充電経路には、ゼロクロススウィッチと並列に分岐
充電経路が設けられている。この場合、図示例ではゼロ
クロススウィチとしてホトサイリスタカプラＰＳＣ５が
用いられているが、この他例えばホトトライアックカプ
ラ、サイリスタ、トライアックやこれらを用いた回路等
で構成してもよい。また、前記分岐充電経路にはツェナ
ーダイオードＴＤ＋が挿入され、さらにスウィッチＦＴ
１が設けられている。なお、ツェナーダイオードのかわ
りにボルテェッジディテクターによる電流制御機構を用
いてもよい。スウィッチＦＴ１は、コンデンサＣの電位
により制御され、図示例ではＦＥＴを用いているが、こ
の他例えばトランジスタ等を用いてもよい。また、この
回路には前記充電経路と並列に、前記充電経路および前
記分岐充電経路をバイパスし、充電用ゼロクロススウィ
ッチＰＳＣ１を有するバイパス経路が設けられている。
この場合充電用ゼロクロススウィッチにはホトサイリス
タカプラが用いられており、ＥＣＤ駆動用スウィッチＦ
Ｔ３にはＦＥＴが用いられているが、前記図５、図６の
回路と同様この他のものを用いてもよい。また、コンデ
ンサタイマーＣＤＴ−側も同様に構成されるが、ＦＴ１
〜ＦＴ４のうちＦＴ１のみチャネルの異なるものを用い
る。なお、この回路ではコンデンサＣをＣＤＴ＋とＣＤ
Ｔ−とで共用しているが、図５、図６に示されるように
ＣＤＴ＋、ＣＤＴ−のそれぞれにコンデンサを設けても
よく、逆に図５、図６に示される回路において、図７に
示されるようにＣを共用してもよい。そしていずれの場
合もＲ２＋とＲ２−の抵抗値、Ｒ３＋とＲ３−の抵抗
値、さらにはＣ＋とＣ−のキャパシタンスを同一にして
も違えてもよく、これらの値により書込み時のＣの充放
電時間や消去時のＣの充放電時間等を自由に設定でき
る。

【００６３】次に図７に示される回路の動作を説明す
る。

【００６４】例えば、コンデンサＣの電源側がマイナス
に帯電している状態でプラスのパルス信号ｆ＋を信号入
力端子ＳＳに入力すると、ホトサイリスターカプラＰＳ
１、ＰＳＣ４が導通する。ＰＳＣ４が導通するとコンデ
ンサＣの電荷が抵抗Ｒ３−を通じて放電され、放電が完
了するとゼロクロススウィッチ機能によりＰＳＣ４はオ
フする。ＰＳＣ１が導通することによりＲ２＋を通じて
プラスの電荷がコンデンサーＣに充電され、Ｃの電源側
がプラスに帯電するため、ＰチャネルのＦＥＴＦＴ１が
導通し、この結果ホトサイリスターカプラＰＳＣ５が導
通する。なお、ＦＴ１はＣがプラスに帯電している限り
導通状態を保持する。ＰＳＣ５が導通するとＮチャネル
のＦＥＴＦＴ３が導通し、ＥＣＤはプラスに書込まれて
行く。そして、Ｃがプラスに満充電されるとＰＳＣ１お
よびＰＳＣ５のゼロクロススウィッチが作用し、ＰＳＣ
１及びＰＳＣ５はオフ状態となり、この結果、ＦＴ３が
オフ状態となるためＥＣＤへのプラスの書込みが完了す
る。

【００６５】この書込み時間は前記のトライステートス
ウィッチを用いたときに説明したようにコンデンサタイ
マーＣＤＴ＋等の回路定数例えば、キャパシタンスＣ、
抵抗Ｒｏ、Ｒｂ＋、Ｒ２＋により決まるため、回路定数
を適宜設定することにより所望の書込み時間を設定でき
る。

【００６６】以降Ｃの電荷は抵抗Ｒ２＋を通じて放電さ
れ、（放電の時定数はＣとＲ２＋の値により決まる）Ｃ
の電位がツェナーダイオードＴＤ＋もしくはボルテェッ
ジディテクターによって定まる一定レベル以下になると
ＴＤ＋もしくは電流制御機構が導通するため、ＰＳＣ５
が再び導通し、Ｃが再び満充電されるまでオン状態を保
持し、その間ＦＴ３が再び導通してＥＣＤへの補償書込
みが行なわれる。

【００６７】このようにしていったんプラスのパルスｆ
＋を印加するとＣはある一定以上のプラス電位を維持
し、ＴＤ＋による定数電位と、満充電電位間にて放電と
充電を繰り返し、ＥＣＤへの自動的補償書込みが行なわ
れる。

【００６８】次に、信号入力端子ＳＳにマイナスのパル
ス信号ｆ−を入力すると、今度はホトサイリスタカプラ
ＰＳＣ３、ＰＳＣ２が導通し、Ｃの電荷は抵抗Ｒ３＋を
通じて放電される。放電が完了するとＰＳＣ３がオフ
し、コンデンサＣの電源側がマイナスに帯電されてい
く。この場合、ＮチャンネルのＦＥＴＦＴ２は、Ｃの電
源側がプラスに帯電しているときは導通しないが、Ｃ放
電が終わりＣの電源側が抵抗Ｒ１−を通じてマイナスに
帯電されていくと、ＦＴ２が導通し、ホトサイリスタカ
プラＲＳＣ６が導通し、この結果Ｃは抵抗Ｒ１−、ＲＯ
を通じてマイナスに帯電されていく。なお、Ｃの放電が
終了した時点でＦＴ１はオフし、以降オフ状態を保持す
るため、プラス側は回路から遮断される。

【００６９】Ｃがマイナスに満充電されるまでの間、Ｆ
Ｔ４は導通状態にあるため、この間ＥＣＤは、マイナス
に書き込まれていく、すなわち消去されていく。以降、
書込時と同様に、Ｃがマイナスに満充電されると充電電
流は止まりＰＳＣ２、ＰＳＣ６はオフ状態となる。そし
て、ＣがＲ２−を通じて放電されて行きＣの電位がツェ
ナーダイオードＴＤ−もしくはボルテェッジディテクタ
ーによって定まる一定レベル以下になるとＴＤ−もしく
は電流制御機構が導通するため、ＰＳＣ６が再び導通
し、Ｃが再びマイナスに満充電される。なお、ＦＴ１、
ＦＴ２としては、エンハンスメントモードのＦＥＴでも
ディスプレッヨンモードのＦＥＴでもどちらを使用して
もよい。

【００７０】以上詳述したとおり図５〜図７に示される
ＥＣＤ駆動回路ではＥＣＤの消発色ステートの切替をト
ライステートの信号ではなく、デュテルステートのパル
ス信号で制御することが可能である。なお、図５〜図７
に示される回路に於いて接地電位端子Ｇ１とＧ２とは分
離する必要があるが、Ｇ３はＧ１とＧ２のいずれか一方
と共通でもよい。

【００７１】次に、他の好適例として、図７に示される
回路において、コンデンサＣの放電用ゼロクロススウィ
ッチをホトサイリスタカプラＰＳＣ３、ＰＳＣ４に換え
て１つのトライアックＴＲやホトトライアックカプラＰ
ＴＣで構成した回路を図８〜図１２に示す。これらの回
路の基本動作は図７に示される回路と実質的に同じであ
る。

【００７２】図８および図９に示される回路は、放電用
ゼロクロススウィッチとしてトライアックＴＲを用いた
回路であり、充電用ゼロクロススウィッチとして、図８
ではサイリスタＳＲ１、ＳＲ２を用い、図９ではホトサ
イリスタカプラＰＳＣ１、ＰＳＣ２を用いている。この
場合、信号系の接地電位端子と駆動系の接地電位端子と
はＧ１を共用する形にしている。

【００７３】また、図１０および図１１に示される回路
は、放電用ゼロクロススウィッチとしてホトトライアッ
クカプラＰＣＴを用いた回路である。この場合、ホトト
ライアックカプラにより信号系の接地電位端子Ｇ３と駆
動系の接地電位端子Ｇ１とを分離させている。

【００７４】また、図８〜図１０に示される回路は、コ
ンデンサタイマーＣＤＴの抵抗として、書込用、消去用
とも同一の抵抗Ｒ２、Ｒ３を使用しているので、書込時
と消去時の時定数は双方同一となる。これに対し、図１
１に示される回路はＣＤＴの抵抗をダイオードを挿入し
て書込用と消去用とに分けており、書込用をＲ２＋、Ｒ
３＋、消去用をＲ２−、Ｒ３−としている。このため、
書込時と消去時のとき定数をそれぞれ変えることができ
る。

【００７５】この場合、Ｒ２、Ｒ３のうちいずれか一方
のみを書込時と消去時で共用する形にしてもよい。ま
た、このような抵抗Ｒ２、Ｒ３の分離ないし分割は図８
や図９の回路に適用することもできる。

【００７６】

【発明の効果】本発明のＥＣＤ駆動方法では、ＥＣＤの
消発色の書替の際、書込深度や消去深度をコンデンサＣ
の充電時間によって制御でき、しかもＣの充電時間の温
度補正を容易に行なうことができる。

【００７７】また、メモリー状態におけるＥＣＤの自然
放電（自然消色、自然発色）を補償する補償書込や補償
消去を、コンデンサＣの充放電を利用して行なうことが
でき、しかもこの際の温度補正も容易に行なうことがで
きる。

【００７８】また、ＥＣＤの二重書込や二重消去を有効
に防止できる。

【図面の簡単な説明】

【図１】本発明のＥＣＤ駆動回路の１例が示される回路
図である。

【図２】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図３】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図４】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図５】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図６】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図７】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図８】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図９】本発明のＥＣＤ駆動回路の他の例が示される回
路図である。

【図１０】本発明のＥＣＤ駆動回路の他の例が示される
回路図である。

【図１１】本発明のＥＣＤ駆動回路の他の例が示される
回路図である。

【符号の説明】

ＥＣＤ ＥＣＤ ＦＴ１〜ＦＴ６ ＦＥＴ ＴＤ＋、ＴＤ− ツェナーダイオード Ｃ、Ｃ＋、Ｃ− コンデンサ ＣＤＴ、ＣＤＴ＋、ＣＤＴ− コンデンサタイマー ＰＳＣ１〜ＰＳＣ８ ホトサイリスタカプラ ＰＴＣ ホトトライアックカプラ ＳＲ、ＳＲ１、ＳＲ２ サイリスタ ＴＳＳ トライステートスウィッチ ＤＣＣ ＤＣ−ＤＣコンバータ ＳＳ、ＳＳＳ 信号入力端子

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年９月１７日

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】（１０） コンデンサおよびこのコンデン
サの放電用スウィッチを有するコンデンサタイマー回路
と、このコンデンサタイマー回路への充電経路と、ＥＣ
Ｄと、ＥＣＤ駆動用スウィッチとを有し、前記コンデン
サの充放電に伴う充電電流により前記ＥＣＤ駆動用スウ
ィッチを開閉成し、ＥＣＤの消発色の書替および／また
は消発色の補償を制御するように構成したことを特徴と
するＥＣＤ駆動回路。

【作用】本発明では、コンデンサタイマー回路のコンデ
ンサの充放電を利用し、このコンデンサへの充電電流に
よりＥＣＤの消発色の書替やメモリー状態におけるＥＣ
Ｄの消発色の補償を制御する。この場合、回路定数を所
定値に設定するだけでよいため、セルの特性等が異なる
多種類の回路についても回路毎に容易にＥＣＤ駆動回路
が実現する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】

【実施例】以下、図１〜図１１に本発明のＥＣＤ駆動回
路の好適実施例を挙げ、図示例に従って本発明を詳細に
説明する。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】図５に示される回路は、ＥＣＤセル１ユニ
ットの基本駆動回路の１例であり、この回路の場合、±
Ｅボルトのデュアルモード電源（ドライブ用）、±ｅボ
ルトのデュアルモード電源（書換用）およびデュアルモ
ードの発信パルス（制御用）の３つのデュアルモード電
源を用いている。コンデンサタイマーは、書込制御用す
なわちプラス側のＣＤＴ＋と消去制御用すなわちマイナ
ス側のＣＤＴ−に分けられて居り、ＥＣＤが発色状態、
消色状態のうちいずれか一方のステートにある場合、一
方のコンデンサタイマーのコンデンサは帯電している
が、他方のコンデンサタイマーのコンデンサーは常に空
である。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００７０

【補正方法】変更

【補正内容】

【００７０】以上詳述したとおり図５〜図７に示される
ＥＣＤ駆動回路ではＥＣＤの消発色ステートの切替をト
ライステートの信号ではなく、デュアルステートのパル
ス信号で制御することが可能である。なお、図５〜図７
に示される回路に於いて接地電位端子Ｇ１とＧ２とは分
離する必要があるが、Ｇ３はＧ１とＧ２のいずれか一方
と共通でもよい。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 貴昭 埼玉県深谷市大字上野台2352番地ダイアパ レスＢＷ深谷1118号 (72)発明者 須賀 敏彦 神奈川県川崎市高津区下作延1892

Claims (10)

【特許請求の範囲】
1. 【請求項１】 コンデンサと、このコンデンサの放電用
   スウィッチとを有するコンデンサタイマー回路の前記コ
   ンデンサの充放電により、ＥＣＤの消発色の書替および
   ／または消発色の補償を制御することを特徴とするＥＣ
   Ｄ駆動方法。
2. 【請求項２】 前記放電用スウィッチがゼロクロススウ
   ィッチである請求項１に記載のＥＣＤ駆動方法。
3. 【請求項３】 前記コンデンサタイマー回路への充電経
   路にゼロクロススウィッチを設け、このゼロクロススウ
   ィッチの作用により前記コンデンサへの充電および／ま
   たは補償充電を制御する請求項１または２に記載のＥＣ
   Ｄ駆動方法。
4. 【請求項４】 前記コンデンサタイマー回路への充電経
   路に、前記ゼロクロススウィッチと並列に分岐充電経路
   を設け、前記分岐充電経路にツェナーダイオードまたは
   電圧検出器による電流制御機構を挿入し、前記ゼロクロ
   ススウィッチおよび前記ツェナーダイオードまたは電流
   制御機構の作用により、前記コンデンサへの補償充電を
   間欠的に行なう請求項３に記載のＥＣＤ駆動方法。
5. 【請求項５】 前記分岐充電経路にスウィッチを設け、
   このスウィッチを前記コンデンサの電位により制御する
   請求項４に記載のＥＣＤ駆動方法。
6. 【請求項６】 前記放電用スウィッチの開閉成と、前記
   充電経路への電源電圧の印加との切替をトライステート
   スウィッチにて行なう請求項１ないし５のいずれかに記
   載のＥＣＤ駆動方法。
7. 【請求項７】 前記充電経路と並列に、前記充電経路を
   バイパスし、充電用ゼロクロススウィッチを有するバイ
   パス経路を設け、前記充電用ゼロクロススウィッチおよ
   び前記放電用スウィッチのそれぞれをデュアルモード信
   号で制御する請求項２ないし５のいずれかに記載のＥＣ
   Ｄ駆動方法。
8. 【請求項８】 前記コンデンサタイマー回路への充電経
   路にゼロクロススウィッチを設け、前記ゼロクロススウ
   ィッチおよび前記放電用スウィッチのそれぞれをデュア
   ルモード信号で制御する請求項２に記載のＥＣＤ駆動方
   法。
9. 【請求項９】 前記コンデンサタイマー回路への充電経
   路にスウィッチを設け、充電用ゼロクロススウィッチを
   有し、前記スウィッチをバイパスするバイパス経路を設
   け、前記充電用ゼロクロススウィッチおよび前記放電用
   ゼロクロススウィッチのそれぞれをデュアルモード信号
   で制御し、前記スウィッチを前記コンデンサの電位によ
   り制御して前記コンデンサへの補償充電を行なう請求項
   ２に記載のＥＣＤ駆動方法。
10. 【請求項１０】 コンデンサおよびこのコンデンサの放
    電用スウィッチを有するコンデンサタイマー回路と、こ
    のコンデンサタイマー回路への充電経路と、ＥＣＤと、
    ＥＣＤ駆動用スウィッチとを有し、前記コンデンサの充
    放電に伴う充電電流により前記ＥＣＤ駆動用スウィッチ
    を開閉成し、ＥＣＤの消発色の書替および／または消発
    色の補償を制御するように構成したことを特徴とするＥ
    ＣＤ駆動回路。