JPH06109763A - Emulation probe - Google Patents

Emulation probe

Info

Publication number
JPH06109763A
JPH06109763A JP4254417A JP25441792A JPH06109763A JP H06109763 A JPH06109763 A JP H06109763A JP 4254417 A JP4254417 A JP 4254417A JP 25441792 A JP25441792 A JP 25441792A JP H06109763 A JPH06109763 A JP H06109763A
Authority
JP
Japan
Prior art keywords
probe
electrode
target system
board
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4254417A
Other languages
Japanese (ja)
Other versions
JP3099547B2 (en
Inventor
Shigeji Nakada
茂治 中田
Takaharu Koba
敬治 木場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04254417A priority Critical patent/JP3099547B2/en
Publication of JPH06109763A publication Critical patent/JPH06109763A/en
Application granted granted Critical
Publication of JP3099547B2 publication Critical patent/JP3099547B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide an emulation probe allowing an application to the target LSI of a standard operating procedure(SOP) package having a small terminal pitch, and further allowing an easy manufacture at low cost. CONSTITUTION:This probe has a flat cable 3, a connector 2 for connecting one end of the cable 3 to an in-circuit emulator 21 and the probe end section of a flexible board 5 connected to the other end of the cable 3 via a freely detachable connector 4. Also, the the flexible board 5 has an electrode soldered and fixed in such a way as superposed on an electrode suitable for an SOP type package LSI terminal formed on a target system board 22. As the flexible board 5 is provided with an electrode soldered for connection to the electrode on the target system (board) 22, wiring and an electrode used even for a small pitch terminal can be easily manufactured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロコンピュータの
開発ツールに関し、特にインサーキットエミュレータな
どの開発支援装置とターゲントシステムを接続するエミ
ュレーションプローブに関し、特にターゲットLSIの
形状が面実装タイプであるエミュレーションプローブに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer development tool, and more particularly to an emulation probe for connecting a development support device such as an in-circuit emulator to a target system. Regarding

【0002】[0002]

【従来の技術】マイクロコンピュータの開発ではハード
ウェアとソフトウェアの双方の開発を平行させて行うこ
とが多く、この場合、マイクロコンピュータの開発支援
システムは重要な役割を果たす。一般的にターゲットシ
ステムを含めたソフトウェアのデバッグはターゲットシ
ステムに対して外付けの装置(インサーキットエミュレ
ータとコントロールステーション)を接続して行う。
2. Description of the Related Art In the development of a microcomputer, development of both hardware and software is often done in parallel, and in this case, the development support system for the microcomputer plays an important role. Generally, debugging software including the target system is performed by connecting an external device (in-circuit emulator and control station) to the target system.

【0003】本発明の対象であるフラットパッケージ用
エミュレーションプローブは、インサーキットエミュレ
ータ(以下ICEと称す)と開発しようとするLSIが
実装されるべき基板(ターゲットシステム)とを接続す
るものであり、ICEとターゲットシステム間の信号の
受け渡しはこのエミュレーションプローブを介して行わ
れる。
An emulation probe for a flat package, which is the object of the present invention, connects an in-circuit emulator (hereinafter referred to as ICE) to a substrate (target system) on which an LSI to be developed is mounted. Signals are exchanged between the target system and the target system via this emulation probe.

【0004】図5は従来のエミュレーションプローブと
関連機器を示す側面図である。図において、コネクタ2
はICE21とエミュレーションプローブ(以下プロー
ブと略す)11との接続部であり、このコネクタ2を通
じてICE21からの信号がプローブ11に伝えられ
る。ダミーチップ12は直方体の形状をした絶縁体の側
面に導体13が埋め込まれて構成されている。導体13
の1本1本は開発しようとするターゲットシステム22
上に取付けられているソケット24の端子の1本1本に
接触する。プローブ11とターゲットシステム22との
接続はダミーチップ12をソケット24に挿入すること
によって行われる。
FIG. 5 is a side view showing a conventional emulation probe and related equipment. In the figure, connector 2
Is a connecting portion between the ICE 21 and an emulation probe (hereinafter abbreviated as probe) 11, and a signal from the ICE 21 is transmitted to the probe 11 through this connector 2. The dummy chip 12 is configured by embedding a conductor 13 on the side surface of an insulator having a rectangular parallelepiped shape. Conductor 13
Target system 22 to be developed
It contacts each of the terminals of the socket 24 mounted on it. The connection between the probe 11 and the target system 22 is made by inserting the dummy chip 12 into the socket 24.

【0005】図6(A)はソケット24を上面から見た
図である。ソケット24の内部にはダミーチップ12の
導体13に整合したピッチで導体25が配置され、その
各々の導体は、図6(B)に示すLSIを接続すべき基
板の電極23に半田接続できるように端子として外部に
出ている。
FIG. 6A is a view of the socket 24 as seen from above. Inside the socket 24, conductors 25 are arranged at a pitch matching the conductors 13 of the dummy chip 12, and each of the conductors can be soldered to the electrodes 23 of the substrate to which the LSI shown in FIG. 6B is to be connected. To the outside as a terminal.

【0006】[0006]

【発明が解決しようとする課題】上述した従来のエミュ
レーションプローブは、ターケットシステム(基板)と
接続する為に、形状がLSIと同一である専用ソケット
と、それと接続するダミーチップを使用する構造になっ
ている。しかし、このソケットとダミーチップは絶縁体
にLSIの端子の数だけ導体を埋め込んだ構造になって
いるため製造に使用する金型は非常に精密さが要求され
る。このためターゲットになるLSIの端子間のピッチ
が小さくなればなるほど、これに合ったソケットとダミ
ーチップの金型の作製が難しくなり、端子ピッチがさら
に小さくなると作製が不可能になる。また価格的にも高
価になるという問題点がある。また、デバッグ終了後に
LSIを直接ダーゲットシステム(基板)に搭載した場
合でも、ソケットを取り外すなどしない限りできないと
いう問題点がある。
The conventional emulation probe described above has a structure in which a dedicated socket having the same shape as the LSI and a dummy chip connected to the socket are used to connect to the turquet system (board). Has become. However, since the socket and the dummy chip have a structure in which conductors are embedded in the insulator as many as the terminals of the LSI, the mold used for manufacturing requires extremely high precision. For this reason, the smaller the pitch between the terminals of the target LSI, the more difficult it becomes to manufacture a mold for the socket and the dummy chip that match this, and the further the terminal pitch becomes smaller, the more difficult the manufacture becomes. There is also a problem that the price becomes expensive. Further, there is a problem that even if the LSI is directly mounted on the target system (board) after completion of debugging, it cannot be done unless the socket is removed.

【0007】[0007]

【課題を解決するための手段】本発明のフラットパッゲ
ージ用エミュレーションプローブは、インサーキットエ
ミュレータとオンチップソフトウェアを開発しようとす
るLSIを実装すべきターゲットシステム(基板)との
接続に用いられ、ケーブルと、このケーブルの一端をイ
ンサーキットエミュレータと接続する手段、ケーブルの
他端とプローブ先端部を接続する手段およびプローブ先
端部とから構成され、プローブ先端部は薄く柔軟性のあ
るフレキシブルプリント配線基板でできており、その基
板のターゲットシステム基板と接続する面に基板に実装
されるべきLSIの端子と同じピッチの電極を有する。
An emulation probe for a flat package of the present invention is used for connecting an in-circuit emulator and a target system (board) on which an LSI for developing on-chip software is to be mounted, and a cable. And a means for connecting one end of the cable to the in-circuit emulator, a means for connecting the other end of the cable to the probe tip and a probe tip, and the probe tip is a thin and flexible flexible printed wiring board. The surface of the board, which is connected to the target system board, has electrodes having the same pitch as the terminals of the LSI to be mounted on the board.

【0008】また、本発明のエミュレーションプローブ
は、プローブ先端部が薄く柔軟性のあるプリント配線基
板でできており、その基板の両面にターゲット基板に実
装されるべきLSIの端子と同じピッチの電極を有す
る。
In the emulation probe of the present invention, the probe tip is made of a thin and flexible printed wiring board, and electrodes having the same pitch as the terminals of the LSI to be mounted on the target board are provided on both surfaces of the board. Have.

【0009】[0009]

【実施例】つぎに図面を参照して本発明を説明する。図
1は本発明の一実施例のフラットパッケージ用エミュレ
ーションプローブによりインサーキットエミュレータ
(ICE)とターゲットシステム(基板)とを接続した
状態の側面図である。図において、本発明のエミュレー
ションプローブ1は、ICE21とフラットケーブル3
の一端とを接続するコネクタ2と、ケーブル3と,ケー
ブル3の他端に脱着自在のコネクタ4により接続されて
いるプローブ先端部を形成するフレキシブル基板5とか
ら形成されている。
The present invention will be described below with reference to the drawings. FIG. 1 is a side view showing a state in which an in-circuit emulator (ICE) and a target system (board) are connected by an emulation probe for a flat package according to an embodiment of the present invention. In the figure, the emulation probe 1 of the present invention is composed of an ICE 21 and a flat cable 3.
A connector 2 for connecting one end of the cable 3, a cable 3, and a flexible substrate 5 forming a probe tip connected to the other end of the cable 3 by a detachable connector 4.

【0010】図2はフレキシブル基板を上から見た平面
図である。図において、プローブ先端部を形成するフレ
キシブル基板5は、薄く柔軟性のある素材でできている
基板であり、内部に配線が通っているが多少の曲げでは
折れたり断線することはない。配線につながっている電
極6は、4辺のうちの長辺2辺のみリード線が引き出さ
れている面実装用パッケージであるスモールアウトライ
ンパッケージ(SOPという)に適合するもので、端子
ピッチも0.5mmと非常に小さくなっている。電極6
はまた、電極と電極の間には基板がなくすきまがある状
態になっており、図3に示すターゲットシステム(基
板)2上の電極23と端子数ピッチが同一で、それぞれ
はちょうど重なり合わせることができる。しかし、最終
的にはフレキシブル基板5の電極6をターゲット基板2
2上の電極23と接触させた状態で半田付けにより固定
する。フレキシブル基板5は一枚の基板であることを考
えるとかなり細かい配線が可能であり、電極6も細かい
ピッチでの配線が可能である。
FIG. 2 is a plan view of the flexible substrate as seen from above. In the figure, the flexible substrate 5 forming the tip of the probe is a substrate made of a thin and flexible material, and has wiring inside, but it will not be broken or broken by some bending. The electrode 6 connected to the wiring is suitable for a small outline package (called SOP) which is a surface mounting package in which lead wires are drawn out only on two long sides of the four sides, and the terminal pitch is 0. It is very small, 5 mm. Electrode 6
In addition, there is no substrate between the electrodes, and there is a gap, and the electrode 23 and the electrode 23 on the target system (substrate) 2 shown in FIG. You can However, in the end, the electrodes 6 of the flexible substrate 5 are connected to the target substrate 2
It is fixed by soldering while being in contact with the electrode 23 on the upper surface 2. Considering that the flexible substrate 5 is a single substrate, it is possible to carry out fine wiring, and the electrodes 6 can also be wired at a fine pitch.

【0011】この様に本発明のエミュレーションプロー
ブは、ターゲットシステム基板との接続にフレキシブル
基板を用いることにより、ターゲットのLSIの端子ピ
ッチがSOPのような小さい場合でも容易に作成でき
る。
As described above, the emulation probe of the present invention can be easily manufactured by using the flexible substrate for connection with the target system substrate even when the terminal pitch of the target LSI is as small as SOP.

【0012】このように、本発明のエミュレーションプ
ローブ1はターゲットシステム22との接続にフレキシ
ブル基板5を使用することによって、ターゲットのLS
Iの端子ピッチがSOPのように小さい場合でも容易に
作成できる。
As described above, the emulation probe 1 of the present invention uses the flexible substrate 5 for connection with the target system 22 so that the LS of the target is
Even if the terminal pitch of I is as small as SOP, it can be easily created.

【0013】図4は本発明の実施例2を説明するための
側面図である。
FIG. 4 is a side view for explaining the second embodiment of the present invention.

【0014】一般にデバッグ時は、ターゲットシステム
のLSIが搭載されるべき電極23に図1のようにエミ
ュレーションプローブ1を接続して使用するが、デバッ
グ終了後ターゲットシステム上に実際のLSIを搭載し
て使用したい場合がある。本発明のエミュレーションプ
ローブではコネクタでフラットケーブル3とフレキシブ
ル基板7とを切り離すことができる。またフレキシブル
基板7の電極は両面にあるため、図4のように直接にL
SI10をこのフレキシブル基板7に搭載することがで
きる。このようにして、ターゲットシステム22上に接
続済みであるフレキシブル基板7を取り外すことなくL
SI10を搭載しシステム評価ができるというメリット
がある。
Generally, at the time of debugging, the emulation probe 1 is connected to the electrode 23 on which the LSI of the target system is to be mounted as shown in FIG. 1, but after the debugging is completed, the actual LSI is mounted on the target system. You may want to use it. In the emulation probe of the present invention, the flat cable 3 and the flexible substrate 7 can be separated by the connector. Also, since the electrodes of the flexible substrate 7 are on both sides, the L
The SI 10 can be mounted on this flexible substrate 7. In this way, the flexible substrate 7 that has already been connected to the target system 22 can be removed without removing it.
There is a merit that the system can be evaluated by mounting SI10.

【0015】[0015]

【発明の効果】以上に説明した通り本発明のフラットパ
ッケージ用エミュレーションプローブは、ターゲットシ
ステムとの接続部にフレキシブル基板を使用することに
より、従来の専用ソケットにより接続するのに比べ製作
が容易なため細かいピッチのLSIにも対応できるよう
になり、開発費も安くなるという効果がある。また、フ
レキシブル基板上に直接LSIを実装することによって
デバッグ後のLSIの評価が同一ターゲットシステムで
行えるという効果がある。
As described above, the emulation probe for a flat package according to the present invention is easier to manufacture as compared with the conventional dedicated socket for connection because the flexible substrate is used for the connection portion with the target system. The LSI can be applied to fine pitch LSIs, and the development cost can be reduced. Further, by mounting the LSI directly on the flexible substrate, there is an effect that evaluation of the LSI after debugging can be performed in the same target system.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のエミュレーションプローブ
により、インサーキットエミュレータとターゲットシス
テム(基板)とを接続した状態の側面図である。
FIG. 1 is a side view showing a state in which an in-circuit emulator and a target system (board) are connected by an emulation probe according to an embodiment of the present invention.

【図2】図1のフレキシベル基板(プローブ先端部)の
平面図である。
2 is a plan view of the flexibel substrate (probe tip portion) of FIG. 1. FIG.

【図3】図1のターゲットシテム(基板)上の電極の平
面図である。
FIG. 3 is a plan view of electrodes on the target system (substrate) of FIG.

【図4】本発明の実施例2と、ターゲットシステム(基
板)と、ターゲットLSIとを組み合わせた状態の側面
図である。
FIG. 4 is a side view showing a state in which a second embodiment of the present invention, a target system (board), and a target LSI are combined.

【図5】従来のエミュレーションプローブを説明するた
めの側面図である。
FIG. 5 is a side view for explaining a conventional emulation probe.

【図6】分図(A)は図5のソケットの平面図、分図
(B)はターゲットシテム(基板)上の電極の平面図で
ある。
6A is a plan view of the socket of FIG. 5, and FIG. 6B is a plan view of electrodes on a target system (substrate).

【符号の説明】[Explanation of symbols]

1 エミュレーションプローブ 2 コネクタ 3 フラットケーブル 4 コネクタ 5 フレキシブル基板(プローブ先端部) 6 プローブの電極 7 実施例2のフレキシブル基板 21 インサーキットエミュレータ 22 ターゲットシステム(基板) 23 ターゲットシテム基板上の電極 1 Emulation Probe 2 Connector 3 Flat Cable 4 Connector 5 Flexible Board (Probe Tip) 6 Probe Electrode 7 Flexible Board of Example 2 21 In-Circuit Emulator 22 Target System (Board) 23 Electrode on Target System Board

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 インサーキットエミュレータとオンチッ
プソフトウェアを開発しようとするLSIを実装すべき
ターゲットシステム(基板)との間を接続するためのフ
ラットパッケージ用のエミュレーションプローブであっ
て、接続手段により一端が前記インサーキットエミュレ
ータに接続されるケーブルと、このゲーブルの他端に接
続されるプローブ先端部とを有し、このプローブ先端部
は、前記ターゲットシステム(基板)上に設けられてい
る実装されるべきLSIの端子と同じピッチの電極に合
わせて電極が設けられているフレキシブルプリント配線
基板からなることを特徴とするエミュレーションプロー
ブ。
1. An emulation probe for a flat package for connecting between an in-circuit emulator and a target system (board) on which an LSI for which on-chip software is to be developed is to be mounted, one end of which is formed by connecting means. The probe has a cable connected to the in-circuit emulator and a probe tip connected to the other end of the gable, and the probe tip should be mounted on the target system (board). An emulation probe comprising a flexible printed wiring board in which electrodes are provided in accordance with electrodes having the same pitch as terminals of an LSI.
【請求項2】 上記プローブ先端部の電極は前記ターゲ
ットシステム(基板)の電極に重ねて半田付け固定され
るものであることを特徴とする請求項1のエミュレーシ
ョンプローブ。
2. The emulation probe according to claim 1, wherein the electrode at the tip of the probe is fixed on the electrode of the target system (substrate) by soldering.
【請求項3】 上記プローブの先端部の電極は前記ター
ゲットシステム(基盤)上の電極に重ねて半田付け固定
するための基板下面の電極と前記LSIの端子を半田付
け固定するための基板上面の電極とからなることを特徴
とする請求項1のエミュレーションプローブ。
3. The electrode at the tip of the probe is provided on the upper surface of the substrate for soldering and fixing the electrode on the lower surface of the substrate for overlapping and fixing the electrode on the target system (base) by soldering. The emulation probe according to claim 1, comprising an electrode.
JP04254417A 1992-09-24 1992-09-24 Emulation probe Expired - Fee Related JP3099547B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04254417A JP3099547B2 (en) 1992-09-24 1992-09-24 Emulation probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04254417A JP3099547B2 (en) 1992-09-24 1992-09-24 Emulation probe

Publications (2)

Publication Number Publication Date
JPH06109763A true JPH06109763A (en) 1994-04-22
JP3099547B2 JP3099547B2 (en) 2000-10-16

Family

ID=17264692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04254417A Expired - Fee Related JP3099547B2 (en) 1992-09-24 1992-09-24 Emulation probe

Country Status (1)

Country Link
JP (1) JP3099547B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015083974A (en) * 2013-10-25 2015-04-30 テクトロニクス・インコーポレイテッドTektronix,Inc. Test and measurement probe connection system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015083974A (en) * 2013-10-25 2015-04-30 テクトロニクス・インコーポレイテッドTektronix,Inc. Test and measurement probe connection system

Also Published As

Publication number Publication date
JP3099547B2 (en) 2000-10-16

Similar Documents

Publication Publication Date Title
JPH04230866A (en) Ic adaptor
JP2901603B1 (en) Electronic component conductive sheet
JP2000331734A (en) Manufacture of surface mounting type connector and circuit device
JPH10242374A (en) Semiconductor device
JP3099547B2 (en) Emulation probe
JPH08278900A (en) Emulator probe
JPH026195B2 (en)
JPS6036969A (en) Probe-cable
JP2002015794A (en) Connector device and printed wiring board connection device
JP2536625B2 (en) Emulation probe for flat package IC
JPH04225600A (en) Method of connecting operation tester for printed board unit
JPH09129330A (en) Socket for electronic part
JPH01298665A (en) Pin grid array socket with auxiliary terminal
JPH04359172A (en) Characteristic testing jig for high-frequency ic
JPH05175376A (en) Semiconductor device
JPH07221428A (en) Connecting structure for surface mount board
JPH04369253A (en) Semiconductor integrated circuit package
JPH04313082A (en) Connecting apparatus for checking operation of printed board device
JPH07146803A (en) Connection device for emulator to surface mounted integrated circuit
JPH0450780A (en) Semiconductor evaluation device
JPH06268105A (en) Structure for part package and manufacture of electronic circuit using part package
JPS60109056U (en) Terminal connection mechanism
JP2002093937A (en) Csp, csp packaging test method, and csp socket structure
JPH05142255A (en) Probe adapter
JPH10270111A (en) Contact

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees