JPH06105987B2 - 加入者回路 - Google Patents
加入者回路Info
- Publication number
- JPH06105987B2 JPH06105987B2 JP20947685A JP20947685A JPH06105987B2 JP H06105987 B2 JPH06105987 B2 JP H06105987B2 JP 20947685 A JP20947685 A JP 20947685A JP 20947685 A JP20947685 A JP 20947685A JP H06105987 B2 JPH06105987 B2 JP H06105987B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- feedback
- balanced amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電話交換機における加入者回路に関する。
この種の加入者回路として出願人は特願昭58−225826号
（特開昭60−117989号）、特願昭58−165946号（特開昭
60−58710号）および特願昭58−247035号を提案した。
また前記特願昭58−225826号の発明を適用したLSI回路
に関して“A VERSATILE SUBSCRIBER ILNE INTERFACE CI
RCUIT"西村他,ESSCIRC−83（Europian Solid−State Ci
rcuit Conference 1983）および“GENER−AL−PURPOSE
SUBSCRIBER CIRCUIT USING HIGH−VOLTAGE LSI FOR NEA
X−61 FULLY DIGITAL LOCAL SWITCH"新井他,ICC−84（I
nternational Conference on Communication 1984）に
発表した。
（特開昭60−117989号）、特願昭58−165946号（特開昭
60−58710号）および特願昭58−247035号を提案した。
また前記特願昭58−225826号の発明を適用したLSI回路
に関して“A VERSATILE SUBSCRIBER ILNE INTERFACE CI
RCUIT"西村他,ESSCIRC−83（Europian Solid−State Ci
rcuit Conference 1983）および“GENER−AL−PURPOSE
SUBSCRIBER CIRCUIT USING HIGH−VOLTAGE LSI FOR NEA
X−61 FULLY DIGITAL LOCAL SWITCH"新井他,ICC−84（I
nternational Conference on Communication 1984）に
発表した。
前記特願昭58−225826号に提案した発明は、抵抗を高イ
ンピーダンス化する帰還手段と周波数帯別に所定のイン
ピーダンス合成に必要な帰還信号を発生する帰還手段と
によって高精度のインピーダンス合成を可能とし、特性
バラツキの少ない加入者回路の実現を可能とした。
ンピーダンス化する帰還手段と周波数帯別に所定のイン
ピーダンス合成に必要な帰還信号を発生する帰還手段と
によって高精度のインピーダンス合成を可能とし、特性
バラツキの少ない加入者回路の実現を可能とした。
また、特願昭58−165946号および特願昭58−247035号に
提案した発明では、高インピーダンス化させる帰還パス
を１つのアンプで構成する方法を提供し、インピーダン
ス合成の精度向上，回路素子数の減少を可能とした。所
定のインピーダンスを合成する帰還手段としては、特願
昭58−165946号では、高インピーダンス化させる帰還パ
スの出力を帰還入力とするフィードバック型であるのに
対して、特願昭58−247035号では、高インピーダンス化
させる帰還パスの入力を帰還入力とするフィードフォワ
ード型である点で違いがある。
提案した発明では、高インピーダンス化させる帰還パス
を１つのアンプで構成する方法を提供し、インピーダン
ス合成の精度向上，回路素子数の減少を可能とした。所
定のインピーダンスを合成する帰還手段としては、特願
昭58−165946号では、高インピーダンス化させる帰還パ
スの出力を帰還入力とするフィードバック型であるのに
対して、特願昭58−247035号では、高インピーダンス化
させる帰還パスの入力を帰還入力とするフィードフォワ
ード型である点で違いがある。
特願昭58−165946号および特願昭58−247035号の各手法
の得失は、加入者回路としてより具体的な回路を構成し
た場合、回路素子数，消費電力，その他機能の付加容易
性,LSI化の容易性等の点からの判断が必要となる。
の得失は、加入者回路としてより具体的な回路を構成し
た場合、回路素子数，消費電力，その他機能の付加容易
性,LSI化の容易性等の点からの判断が必要となる。
このような加入者回路をLSI化し、高性能，高機能，高
経済性のLSIを提供することは、加入者線サービスを経
済的に高度化する場合極めて重要である。
経済性のLSIを提供することは、加入者線サービスを経
済的に高度化する場合極めて重要である。
電話交換網における電話機端末へ供給するループ電流の
給電特性は、電話機端末が必要とする最小電流値、加入
者線路ループ抵抗値、加入者回路内で加入者線路に挿入
される給電抵抗値および加入者線路ループ抵抗値が小さ
い範囲において許容して供給し得る最大電流値によって
決まり、それらの給電抵抗値や許容供給最大電流値であ
る定電流値はその電話交換網における加入者線路ループ
抵抗値や、交換機の消費電力設計等の条件から定められ
る。すなわち、給電抵抗は、加入者線路のループ抵抗が
小さい場合に電話機端末に過大電流が流れないように制
限する目的で加入者線路に挿入される抵抗であり、定電
流設定値は、そのような領域において本来的に必要のな
い電流をもっと少なくおさえることにより交換機の消費
電力の低減を図る目的で設定される交換機からの最大供
給電流値である。
給電特性は、電話機端末が必要とする最小電流値、加入
者線路ループ抵抗値、加入者回路内で加入者線路に挿入
される給電抵抗値および加入者線路ループ抵抗値が小さ
い範囲において許容して供給し得る最大電流値によって
決まり、それらの給電抵抗値や許容供給最大電流値であ
る定電流値はその電話交換網における加入者線路ループ
抵抗値や、交換機の消費電力設計等の条件から定められ
る。すなわち、給電抵抗は、加入者線路のループ抵抗が
小さい場合に電話機端末に過大電流が流れないように制
限する目的で加入者線路に挿入される抵抗であり、定電
流設定値は、そのような領域において本来的に必要のな
い電流をもっと少なくおさえることにより交換機の消費
電力の低減を図る目的で設定される交換機からの最大供
給電流値である。
加入者回路をLSI化することは、このような電話機端末
への電流供給回路を等価的にLSIで実現することに加え
て交換機のバッテリー電圧を電源電圧とすることも考慮
して、加入者がオンフックして加入者線のループが無く
なったときに加入者線に接続されている電子回路部分が
グランド電位およびバッテリー電位により動作しなくな
ることを防止する工夫を必要とする。
への電流供給回路を等価的にLSIで実現することに加え
て交換機のバッテリー電圧を電源電圧とすることも考慮
して、加入者がオンフックして加入者線のループが無く
なったときに加入者線に接続されている電子回路部分が
グランド電位およびバッテリー電位により動作しなくな
ることを防止する工夫を必要とする。
前記各文献記載のLSI加入者回路においては、オンフッ
ク時に加入者線ドライブ回路の出力電圧を完全にバッテ
リー電圧にすることなく、そのバッテリー電圧の範囲内
で所望の電圧を与える制御を行うオンフック制御回路を
実現している。その回路では直流帰還の係数が常に一定
であるために、一定量の電流を出力回路に与えるだけで
この制御を実現できていた。
ク時に加入者線ドライブ回路の出力電圧を完全にバッテ
リー電圧にすることなく、そのバッテリー電圧の範囲内
で所望の電圧を与える制御を行うオンフック制御回路を
実現している。その回路では直流帰還の係数が常に一定
であるために、一定量の電流を出力回路に与えるだけで
この制御を実現できていた。
しかし、LSI化した加入者回路においては前記の給電特
性を等価的に実現するために直流帰還の係数を変えるこ
とを考慮したものである。そのような加入者回路におい
ては、オンフック制御で制御される電圧は直流帰還の係
数に依存して変わってしまうので、給電特性の設定とオ
ンフック制御の設定を独立して行えないという欠点があ
った。
性を等価的に実現するために直流帰還の係数を変えるこ
とを考慮したものである。そのような加入者回路におい
ては、オンフック制御で制御される電圧は直流帰還の係
数に依存して変わってしまうので、給電特性の設定とオ
ンフック制御の設定を独立して行えないという欠点があ
った。
本発明の目的は、直流帰還の係数を変えて給電抵抗値を
変化させる加入者回路において、オンフック時に制御さ
れる出力回路の電圧が、設定された給電特性にかかわら
ず常に一定となるような加入者状態帰還回路を備えた加
入者回路を提供することにある。
変化させる加入者回路において、オンフック時に制御さ
れる出力回路の電圧が、設定された給電特性にかかわら
ず常に一定となるような加入者状態帰還回路を備えた加
入者回路を提供することにある。
本発明の加入者回路は、２つの入力端子＋，−と該入力
端子間の電圧を増幅して基準電圧ＶＲを中心にして２つ
の出力O,にたがいに同振幅で逆極性の電圧を発生する
バランス型アンプと、２線式線路の第１の線と前記バラ
ンス型アンプの一端子間、該２線式線路の第２の線と前
記バランス型アンプの＋端子間、前記バランス型アンプ
の−端子とＯ端子間および前記バランス型アンプの＋端
子と端子間にそれぞれ接続された、同一の抵抗値ＲＨ
を有する抵抗と、前記２線式線路の第１の線と前記バラ
ンス型アンプの端子との間および前記２線式線路の第
２の線と前記バランス型アンプのＯ端子との間にそれぞ
れ接続された、該２線式線路の基準インピーダンスより
も小さい同一の抵抗値ＲＦを有する抵抗を有し、また、
少なくとも前記バランス型アンプのＯ端子と端子のう
ちのいずれか一方の端子電圧を入力として、該入力の電
圧と制御される電圧とを分圧した電圧に比例した直流帰
還電流を前記バランス型アンプに出力する直流帰還回路
を有する、これにより等価的な給電特性を得ることがで
きる。更に、前記２線式線路に流れる電流を監視して加
入者の状態を判別し、ループ有を検出してオフフックと
判別した場合は前記制御される電圧をグランド電位と
し、ループ無を検出してオンフックと判別した場合は、
前記制御される電圧をグランド電位から所望の電圧ＶMG
に変化させる制御を行い、該電圧変化によって生じる直
流帰還電流と同一の電流を電流源より前記バランス型ア
ンプの＋端子または−端子のいずれか一方に該直流帰還
の効果を打消す方向に印加する加入者状態帰還回路とを
有する。これにより、オンフック制御の電圧変化に起因
する直流帰還電流の変化を打消すことで給電特性とオン
フック制御の電圧を独立して設定することができる。
端子間の電圧を増幅して基準電圧ＶＲを中心にして２つ
の出力O,にたがいに同振幅で逆極性の電圧を発生する
バランス型アンプと、２線式線路の第１の線と前記バラ
ンス型アンプの一端子間、該２線式線路の第２の線と前
記バランス型アンプの＋端子間、前記バランス型アンプ
の−端子とＯ端子間および前記バランス型アンプの＋端
子と端子間にそれぞれ接続された、同一の抵抗値ＲＨ
を有する抵抗と、前記２線式線路の第１の線と前記バラ
ンス型アンプの端子との間および前記２線式線路の第
２の線と前記バランス型アンプのＯ端子との間にそれぞ
れ接続された、該２線式線路の基準インピーダンスより
も小さい同一の抵抗値ＲＦを有する抵抗を有し、また、
少なくとも前記バランス型アンプのＯ端子と端子のう
ちのいずれか一方の端子電圧を入力として、該入力の電
圧と制御される電圧とを分圧した電圧に比例した直流帰
還電流を前記バランス型アンプに出力する直流帰還回路
を有する、これにより等価的な給電特性を得ることがで
きる。更に、前記２線式線路に流れる電流を監視して加
入者の状態を判別し、ループ有を検出してオフフックと
判別した場合は前記制御される電圧をグランド電位と
し、ループ無を検出してオンフックと判別した場合は、
前記制御される電圧をグランド電位から所望の電圧ＶMG
に変化させる制御を行い、該電圧変化によって生じる直
流帰還電流と同一の電流を電流源より前記バランス型ア
ンプの＋端子または−端子のいずれか一方に該直流帰還
の効果を打消す方向に印加する加入者状態帰還回路とを
有する。これにより、オンフック制御の電圧変化に起因
する直流帰還電流の変化を打消すことで給電特性とオン
フック制御の電圧を独立して設定することができる。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の基本的動作を説明するための一実施例
である。バランス型アンプ１は、＋端子と−端子との間
の電圧を増幅して基準電圧ＶＲを中心に２つの出力Ｏ端
子，端子にたがいに同振幅で逆極性の電圧を発生す
る。２線式（Tip線,Ring線）線路の一方（例えばここで
はTip線とする）と−端子との間に抵抗R3,他方、（例え
ばここではRing線とする）と＋端子との間に抵抗R6,−
端子とＯ端子との間に抵抗R4,＋端子と端子との間に
抵抗R5が接続される。各抵抗R3＝R4＝R5＝R6＝ＲＨは、
比較的高い抵抗値（例えば数＋ＫΩ以上）を有する。ま
た、Tip線と端子との間には抵抗R1,Ring線とＯ端子と
の間には抵抗R2が接続され、抵抗R1＝R2＝ＲＦは２線式
線路の基準インピーダンス（通常600Ωあるいは900Ω）
よりも小さい抵抗値（例えば数十Ω）を有する。
である。バランス型アンプ１は、＋端子と−端子との間
の電圧を増幅して基準電圧ＶＲを中心に２つの出力Ｏ端
子，端子にたがいに同振幅で逆極性の電圧を発生す
る。２線式（Tip線,Ring線）線路の一方（例えばここで
はTip線とする）と−端子との間に抵抗R3,他方、（例え
ばここではRing線とする）と＋端子との間に抵抗R6,−
端子とＯ端子との間に抵抗R4,＋端子と端子との間に
抵抗R5が接続される。各抵抗R3＝R4＝R5＝R6＝ＲＨは、
比較的高い抵抗値（例えば数＋ＫΩ以上）を有する。ま
た、Tip線と端子との間には抵抗R1,Ring線とＯ端子と
の間には抵抗R2が接続され、抵抗R1＝R2＝ＲＦは２線式
線路の基準インピーダンス（通常600Ωあるいは900Ω）
よりも小さい抵抗値（例えば数十Ω）を有する。
直流帰還回路２は、加入者のオンフック時においては、
スイッチSW23はＡ側に接続され、端子と制御された電
圧ＶMGとを抵抗ＲDC1とＲDC2とで分圧した電圧より直流
帰還信号を発生する。加入者オンフック時においては、
スイッチSW23をＢ側に接続し、制御される電圧をグラン
ド電位とすることによって、後述するように通常の給電
特性が得られるが、この点は本発明の本旨とは直接関係
しない。
スイッチSW23はＡ側に接続され、端子と制御された電
圧ＶMGとを抵抗ＲDC1とＲDC2とで分圧した電圧より直流
帰還信号を発生する。加入者オンフック時においては、
スイッチSW23をＢ側に接続し、制御される電圧をグラン
ド電位とすることによって、後述するように通常の給電
特性が得られるが、この点は本発明の本旨とは直接関係
しない。
直流帰還信号は電流信号としてバランス型アンプの入力
に印加される（第１図では＋端子にのみ入力してい
る）。
に印加される（第１図では＋端子にのみ入力してい
る）。
加入者状態帰還回路５では、Tip線,Ring線に流れる電流
を検出する検出部51,コンパレータ52を有し、検出部51
が検出した電流がある一定値以下の時に加入者がオンフ
ックしていると判断し、直流帰還回路のスイッチをＡ側
にするとともに電流源I53をオンし、＋端子か−端子の
いずれか一方（第１図では−端子）に電流を流す。この
とき平衡状態において、電流源53の電流値は直流帰還に
よって生じる電流と同一でO,端子電圧に生じる直流帰
還信号の影響が打消される極性で印加される。
を検出する検出部51,コンパレータ52を有し、検出部51
が検出した電流がある一定値以下の時に加入者がオンフ
ックしていると判断し、直流帰還回路のスイッチをＡ側
にするとともに電流源I53をオンし、＋端子か−端子の
いずれか一方（第１図では−端子）に電流を流す。この
とき平衡状態において、電流源53の電流値は直流帰還に
よって生じる電流と同一でO,端子電圧に生じる直流帰
還信号の影響が打消される極性で印加される。
加入者状態帰還回路２の動作は後述する通りであるが、
次の効果が生じることが重要である。すなわち、抵抗Ｒ
DC1,RDC2の配分比によって決定される給電抵抗値にかか
わらず、オンフック時の端子,O端子の電圧を一定電圧
ＶMGだけ閉じた値に制御できる。
次の効果が生じることが重要である。すなわち、抵抗Ｒ
DC1,RDC2の配分比によって決定される給電抵抗値にかか
わらず、オンフック時の端子,O端子の電圧を一定電圧
ＶMGだけ閉じた値に制御できる。
次に回路の動作を詳細に説明する。まず、バランス型ア
ンプ１は、非常に大きな増幅度を有し、抵抗R4,R5は負
帰還抵抗として動作するために、＋端子の電圧V+と−端
子の電圧V-は V+＝V- （１） となる。ここで＋端子と−端子は電流を吸いこまないた
めに、Ｏ端子の電圧ＶＯと端子の電圧Ｖ は次のとお
りに表せる。
ンプ１は、非常に大きな増幅度を有し、抵抗R4,R5は負
帰還抵抗として動作するために、＋端子の電圧V+と−端
子の電圧V-は V+＝V- （１） となる。ここで＋端子と−端子は電流を吸いこまないた
めに、Ｏ端子の電圧ＶＯと端子の電圧Ｖ は次のとお
りに表せる。
ＶＯ＝2V+−ＶTip （２） Ｖ ＝2V+−ＶRing （３） ＶＯとＶ の平均がＶＲになることを考慮するとＶ Ｖ
Ｏは次のようになり、高インピーダンス化する帰還を作
る。
Ｏは次のようになり、高インピーダンス化する帰還を作
る。
例えばその電話網で必要な給電特性を与える給電抵抗を
２線式線路の片方あたりＺDC、計ＺDC×２、定電流設定
値を１maxとすると、直流帰還回路２は加入者オフフッ
ク時には次の帰還信号を発生する。
２線式線路の片方あたりＺDC、計ＺDC×２、定電流設定
値を１maxとすると、直流帰還回路２は加入者オフフッ
ク時には次の帰還信号を発生する。
但し、−Ｋ″Ｉmax＝V1 この直流帰還回路の構成は、一例として給電抵抗値，定
電流設定値を任意に設定できるものを示したが、本発明
はこれに拘束されるものではない。
電流設定値を任意に設定できるものを示したが、本発明
はこれに拘束されるものではない。
直流帰還信号としては、Ｋ″＝2RＦとして、次の帰還信
号電流を＋端子より吸いこむ。
号電流を＋端子より吸いこむ。
このように一方のみへ電流ＩＦを入力した場合でも、Ｏ
端子，端子はバランス型の出力を発生するために、Ｖ
Ｏ,V 端子はＩＦによって次の出力を発生する。
端子，端子はバランス型の出力を発生するために、Ｖ
Ｏ,V 端子はＩＦによって次の出力を発生する。
従ってバランス型アンプ,DC帰還の動作を総合すると、
特性は次のようになる。
特性は次のようになる。
直流特性は、次のようになる。なお、通常ＶＲはバッテ
リー電圧ＶBBの半分に選ばれ、ＶＲ＝ＶBB/2である。
（８）式第３項のmax部において である場合には、（８）式は次のようになる。
リー電圧ＶBBの半分に選ばれ、ＶＲ＝ＶBB/2である。
（８）式第３項のmax部において である場合には、（８）式は次のようになる。
通常状態でTipとＶRingは、ＶBB/2に対して対称でＶTip
＋ＶRing＝ＶBBであるから、これは次のようになる。
＋ＶRing＝ＶBBであるから、これは次のようになる。
これによってＲＦは、Ｉmaxなる定電流を流すことにな
る。このことは、ＶとＶTipの電位差において、R1
（＝ＲＦ）を流れる電流をＩＬとすると、ＩＬ＝（Ｖ
−ＶTip）/RＦで表されることと、それに（10）式より
Ｖ ＝ＶTip−ＲＦＩmaxを代入することにより、ＩＬ＝
Ｉmaxとなるので容易に理解できる。
る。このことは、ＶとＶTipの電位差において、R1
（＝ＲＦ）を流れる電流をＩＬとすると、ＩＬ＝（Ｖ
−ＶTip）/RＦで表されることと、それに（10）式より
Ｖ ＝ＶTip−ＲＦＩmaxを代入することにより、ＩＬ＝
Ｉmaxとなるので容易に理解できる。
である場合には、（８）式は Ｖ とＶＯ,VTipとＶRingがＶBBに対して対称であると
すると、 であり、加入者線路ループ抵抗をＲＬとすると、Ｖ と
ＶＯの電位差により流れるループ電流ＩＬは、ＩＬ＝
（Ｖ −ＶＯ）／（ＲＬ＋2RＦ）で表され、（12）式を
考慮して変形すると、ＩＬ＝−ＶBB／（ＲＬ＋2KRＦ）
が求められる。これは、KRＦ＝給電抵抗であることを表
している。これによって、定数Ｋを変えることによって
任意の給電抵抗が実現できる。
すると、 であり、加入者線路ループ抵抗をＲＬとすると、Ｖ と
ＶＯの電位差により流れるループ電流ＩＬは、ＩＬ＝
（Ｖ −ＶＯ）／（ＲＬ＋2RＦ）で表され、（12）式を
考慮して変形すると、ＩＬ＝−ＶBB／（ＲＬ＋2KRＦ）
が求められる。これは、KRＦ＝給電抵抗であることを表
している。これによって、定数Ｋを変えることによって
任意の給電抵抗が実現できる。
前述の直流帰還回路２は（５）式のような信号を帰還す
るが定抵抗給電における帰還信号Ｋ″Ｖ ／（ＺDC−Ｒ
Ｆ）は、第１図においてスイッチSW23をＢ側に接続し、
グランド電圧と端子の電圧を分圧することによって発
生できる。本発明における加入者状態帰還制御は、この
構成でスイッチSW23をＡ側に接続し、制御される電圧を
ＶMGとすることによって行なわれる。このとき、直流帰
還回路２よりバランスアンプ１に流れる電流は次のよう
になる。
るが定抵抗給電における帰還信号Ｋ″Ｖ ／（ＺDC−Ｒ
Ｆ）は、第１図においてスイッチSW23をＢ側に接続し、
グランド電圧と端子の電圧を分圧することによって発
生できる。本発明における加入者状態帰還制御は、この
構成でスイッチSW23をＡ側に接続し、制御される電圧を
ＶMGとすることによって行なわれる。このとき、直流帰
還回路２よりバランスアンプ１に流れる電流は次のよう
になる。
（13）式のmaxの中の右項は、電圧Ｖ とＶMGを抵抗Ｒ
DC2とＲDC1とで分圧した電圧である。通常オンフック時
においては、（13）式の右項が左項よりも大きく支配的
となるように設計され、必要ならば、オンフック時左項
を修正することもある。
DC2とＲDC1とで分圧した電圧である。通常オンフック時
においては、（13）式の右項が左項よりも大きく支配的
となるように設計され、必要ならば、オンフック時左項
を修正することもある。
加入者状態帰還回路の電流源ＩOHは通常次のように選ば
れる。
れる。
ＩOH＝ＶMG/RＨ （14） これによって端子,O端子の電圧は次のように変化す
る。
る。
ハイインピーダンス化する帰還，直流帰還，加入者状態
帰還の結果、Ｖ とＶＯ,VTipとＶRingがＶBB/2に対し
て対称であるとすると次のようになる。
帰還の結果、Ｖ とＶＯ,VTipとＶRingがＶBB/2に対し
て対称であるとすると次のようになる。
これより、ループ電流が0mAの時、抵抗ＲDC1,RDC2によ
って決まる給電抵抗の値にかかわらずＶTip＝Ｖ ＝Ｖ
MG,VRing＝ＶＯ＝ＶBB＋ＶMGとなり、LSI加入者回路出
力端子,O端子の電圧は、活性領域の一定電圧にコント
ロールされる。このとき、直流帰還よりバランス型アン
プ１に流れる電流は、ＶMG/RＨであり、ＩOHの値と同一
となるが、,O端子の電圧におよぼす影響は逆方向であ
り、互いに打消し合っている。端子電圧のＶMGからの
微少なずれは、直流帰還回路２より負帰還がかかるた
め、Ｖ ＝ＶMGで平衡するよう動作する。
って決まる給電抵抗の値にかかわらずＶTip＝Ｖ ＝Ｖ
MG,VRing＝ＶＯ＝ＶBB＋ＶMGとなり、LSI加入者回路出
力端子,O端子の電圧は、活性領域の一定電圧にコント
ロールされる。このとき、直流帰還よりバランス型アン
プ１に流れる電流は、ＶMG/RＨであり、ＩOHの値と同一
となるが、,O端子の電圧におよぼす影響は逆方向であ
り、互いに打消し合っている。端子電圧のＶMGからの
微少なずれは、直流帰還回路２より負帰還がかかるた
め、Ｖ ＝ＶMGで平衡するよう動作する。
第２図は、本発明の一実施例であり、帰還回路の動作を
より具体的に説明するものである。バランス型アンプ１
の構成は前述の第１図と同じであるので、まず直流帰還
回路２から説明する。抵抗ＲDC1とＲDC2は、 と設定することにより、加入者オフフック時は、グラン
ドと端子の電圧を分圧して なる電圧を発生する。オンフック時には加入者状態帰還
回路５の制御により、制御される電圧ＶMGと端子の電
圧を分圧して なる電圧を発生する。抵抗R21,コンデンサC21はその電
圧にローパス特性を与え、最大値回路つきフォロワアン
プOP21に入力する。V1は定電流設定用の入力電圧であ
る。最大値回路つきフォロワアンプOP21は、２つの＋入
力のうち大きい電圧の方が本当の＋入力として生かされ
る特性を持ち、トランジスタQ41とともに、トランジス
タQ41のエミッタがその＋入力の電圧と等しくなるよう
なフォロワアンプを構成する。すなわち、定電流設定入
力V1と前記分圧した電圧との最大値をトランジスタQ41
のエミッタに発生する。抵抗R41はR41＝ＲＨと選ばれ、
グランド電位と直流帰還出力であるトランジスタQ41の
エミッタ電圧との差を抵抗ＲＨで割った電流が、第２図
の例では−端子に流しこまれる。
より具体的に説明するものである。バランス型アンプ１
の構成は前述の第１図と同じであるので、まず直流帰還
回路２から説明する。抵抗ＲDC1とＲDC2は、 と設定することにより、加入者オフフック時は、グラン
ドと端子の電圧を分圧して なる電圧を発生する。オンフック時には加入者状態帰還
回路５の制御により、制御される電圧ＶMGと端子の電
圧を分圧して なる電圧を発生する。抵抗R21,コンデンサC21はその電
圧にローパス特性を与え、最大値回路つきフォロワアン
プOP21に入力する。V1は定電流設定用の入力電圧であ
る。最大値回路つきフォロワアンプOP21は、２つの＋入
力のうち大きい電圧の方が本当の＋入力として生かされ
る特性を持ち、トランジスタQ41とともに、トランジス
タQ41のエミッタがその＋入力の電圧と等しくなるよう
なフォロワアンプを構成する。すなわち、定電流設定入
力V1と前記分圧した電圧との最大値をトランジスタQ41
のエミッタに発生する。抵抗R41はR41＝ＲＨと選ばれ、
グランド電位と直流帰還出力であるトランジスタQ41の
エミッタ電圧との差を抵抗ＲＨで割った電流が、第２図
の例では−端子に流しこまれる。
加入者状態帰還回路５は次のように動作する。電流検出
手段51は、抵抗R1とR2の両端の電圧を見ることによっ
て、ループ電流を検出する。コンパレータ52は、ループ
電流が一定以上の時は、加入者がオフフックと判断し、
直流帰還回路スイッチSW23をＢ端子側にたおし、抵抗Ｒ
DC1をグランドに接続するとともに定電流源I53をオフす
る。ループ電流が一定以下の時は、加入者がオンフック
と判断し、直流帰還回路スイッチSW23をＡ端子側にたお
し、抵抗ＲDC1をＶMGに接続するとともに定電流源I53を
オンし、電流を＋端子に流し込む。
手段51は、抵抗R1とR2の両端の電圧を見ることによっ
て、ループ電流を検出する。コンパレータ52は、ループ
電流が一定以上の時は、加入者がオフフックと判断し、
直流帰還回路スイッチSW23をＢ端子側にたおし、抵抗Ｒ
DC1をグランドに接続するとともに定電流源I53をオフす
る。ループ電流が一定以下の時は、加入者がオンフック
と判断し、直流帰還回路スイッチSW23をＡ端子側にたお
し、抵抗ＲDC1をＶMGに接続するとともに定電流源I53を
オンし、電流を＋端子に流し込む。
これらの動作によって生じる回路の定量的動作は、前述
の（１）〜（16）式に示すとおりである。
の（１）〜（16）式に示すとおりである。
以上説明したように、本発明の加入者回路は、直流帰還
の係数を変えることによって給電抵抗値を変化させる加
入者回路において、加入者がオンフック時の加入者線ド
ライブ回路の出力を、給電抵抗に依存しない一定電圧だ
け閉じる方向に制御することを可能とする。
の係数を変えることによって給電抵抗値を変化させる加
入者回路において、加入者がオンフック時の加入者線ド
ライブ回路の出力を、給電抵抗に依存しない一定電圧だ
け閉じる方向に制御することを可能とする。
第１図は本発明の基本的動作を説明するための回路図、
第２図は本発明の一実施例を示す回路図である。 １……バランス型アンプ、２……直流帰還回路、５……
加入者状態帰環回路、R1〜R6……抵抗。
第２図は本発明の一実施例を示す回路図である。 １……バランス型アンプ、２……直流帰還回路、５……
加入者状態帰環回路、R1〜R6……抵抗。
Claims (1)
- 【請求項１】２つの入力端子＋，−と該入力端子間の電
圧を増幅して基準電圧ＶＲを中心にして２つの出力O,
にたがいに同振幅で逆極性の電圧を発生するバランス型
アンプと、 ２線式線路の第１の線と前記バランス型アンプの−端子
間、該２線式線路の第２の線と前記バランス型アンプの
＋端子間、前記バランス型アンプの−端子とＯ端子間お
よび前記バランス型アンプの＋端子と端子間にそれぞ
れ接続された、同一の抵抗値ＲＨを有する抵抗と、 前記２線式線路の第１の線と前記バランス型アンプの
端子との間および前記２線式線路の第２の線と前記バラ
ンス型アンプのＯ端子との間にそれぞれ接続された、該
２線式線路の基準インピーダンスよりも小さい同一の抵
抗値ＲＦを有する抵抗と、 少なくとも前記バランス型アンプのＯ端子と端子のう
ちのいずれか一方の端子電圧を入力として、該入力の電
圧と制御される電圧とを分圧した電圧に比例した直流帰
還電流を前記バランス型アンプに出力する直流帰還回路
と、 前記２線式線路に流れる電流を監視して加入者の状態を
判別し、ループ有を検出してオフフックと判別した場合
は前記制御される電圧をグランド電位とし、ループ無を
検出してオンフックと判別した場合は、前記制御される
電圧をグランド電位から所望の電圧ＶMGに変化させる制
御を行い、該電圧変化によって生じる直流帰還電流と同
一の電流を電流源より前記バランス型アンプの＋端子ま
たは−端子のいずれか一方に該直流帰還の効果を打消す
方向に印加する加入者状態帰還回路と、 を有する加入者回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20947685A JPH06105987B2 (ja) | 1985-09-20 | 1985-09-20 | 加入者回路 |
| DE8686307164T DE3686111T2 (de) | 1985-09-20 | 1986-09-17 | Teilnehmerleitungsschnittstellenschaltung mit mitteln zum kombinieren von gleichstrom- und wechselstromgegenkopplungssignalen. |
| EP86307164A EP0215677B1 (en) | 1985-09-20 | 1986-09-17 | Subscriber line interface circuit having means for combining dc and ac feedback signals |
| US06/908,187 US4760595A (en) | 1985-09-20 | 1986-09-17 | Subscriber line interface circuit having means for combining DC and AC feedback signals |
| CA000518599A CA1257722A (en) | 1985-09-20 | 1986-09-19 | Subscriber line interface circuit having means for combining dc and ac feedback signals |
| AU62953/86A AU584558B2 (en) | 1985-09-20 | 1986-09-19 | Subscriber line interface circuit having means for combining DC and AC feedback signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20947685A JPH06105987B2 (ja) | 1985-09-20 | 1985-09-20 | 加入者回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269794A JPS6269794A (ja) | 1987-03-31 |
| JPH06105987B2 true JPH06105987B2 (ja) | 1994-12-21 |
Family
ID=16573477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20947685A Expired - Lifetime JPH06105987B2 (ja) | 1985-09-20 | 1985-09-20 | 加入者回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105987B2 (ja) |
-
1985
- 1985-09-20 JP JP20947685A patent/JPH06105987B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6269794A (ja) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0713803B2 (ja) | バッテリフィード集積回路 | |
| US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| CA1137666A (en) | Connecting circuit for a telephone line | |
| EP0218888A2 (en) | Telephone circuits | |
| US4539438A (en) | Active impedance transformer assisted line feed circuit with supervision filtering | |
| JPH06105987B2 (ja) | 加入者回路 | |
| US4485341A (en) | Current limiter circuit | |
| US4588860A (en) | Battery feed circuit for telephone subscriber line | |
| US4723280A (en) | Constant current line circuit | |
| US4800586A (en) | Compensation circuit for use with an integrating amplifier | |
| US4332984A (en) | Active speech network circuit for a telephone set | |
| JPH06105989B2 (ja) | 加入者回路 | |
| GB2234139A (en) | Power circuit for telephone apparatus | |
| US3056915A (en) | Circuit of high alternating current impedance for feeding a constant direct current to a circuit | |
| JPS6333755B2 (ja) | ||
| JP2573190B2 (ja) | 直流給電回路 | |
| JP3740896B2 (ja) | ループ電流検出回路 | |
| JPH0787501B2 (ja) | 電話用給電回路 | |
| JPH05153294A (ja) | 電話の加入者線路と主交換局の間の電子インターフエース回路 | |
| JPS59127500A (ja) | 加入者回路 | |
| JPS615669A (ja) | 加入者回路の定電流給電回路 | |
| US6728373B1 (en) | Differential output stage for electronic equipment providing a remote power feed to a terminal | |
| USRE40897E1 (en) | Constant current line circuit with class features | |
| JPS61128666A (ja) | 給電制御回路 | |
| JPH0636626B2 (ja) | ル−プ検出回路 |