JPH06104578A - Multilayer wiring board and production thereof - Google Patents

Multilayer wiring board and production thereof

Info

Publication number
JPH06104578A
JPH06104578A JP25322992A JP25322992A JPH06104578A JP H06104578 A JPH06104578 A JP H06104578A JP 25322992 A JP25322992 A JP 25322992A JP 25322992 A JP25322992 A JP 25322992A JP H06104578 A JPH06104578 A JP H06104578A
Authority
JP
Japan
Prior art keywords
layer
wiring board
dielectric constant
paste
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25322992A
Other languages
Japanese (ja)
Inventor
Onori Kato
大典 加藤
Yukihiro Kimura
幸広 木村
Rokuro Kanbe
六郎 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP25322992A priority Critical patent/JPH06104578A/en
Publication of JPH06104578A publication Critical patent/JPH06104578A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a multilayer wiring board, and production method thereof, in which high density wiring is realized through simple production process while incorporating a capacitor having high capacity. CONSTITUTION:A first ground layer 10 having potential of 0V, a first dielectric layer 3 having high dielectric constant, a power supply layer 11 to be applied with a DC voltage for driving an IC, a second dielectric layer 4, a second ground layer 12 connected with the first ground layer 10, a first low dielectric layer 5 having low dielectric constant, a first signal wiring layer 13, a second low dielectric layer 6, a second signal wiring layer 14, and a third low dielectric layer 7 are laminated sequentially on a multilayer wiring board 1. A die attach 16 and pads 15 are also formed on the surface of the board 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばコンピュータ或
は通信等の分野における高速,大容量の情報処理を行な
うための機器などに使用される多層配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board used for a device for high-speed and large-capacity information processing in the field of computers or communications.

【0002】[0002]

【従来の技術】従来より、半導体用基板やICパッケー
ジ等に使用される多層配線基板は、スクリーン印刷技
術や写真製版技術を用いて製造されている。 例えばスクリーン印刷法を用いて多層配線基板を製造
する方法には、大別して2つの技術がある。1つはグリ
ーンシート積層技術であり、他の1つは厚膜ペーストの
多層技術である。
2. Description of the Related Art Conventionally, multilayer wiring boards used for semiconductor substrates, IC packages and the like have been manufactured by using screen printing technology and photoengraving technology. For example, there are roughly two techniques for manufacturing a multilayer wiring board using a screen printing method. One is a green sheet lamination technology, and the other is a thick film paste multilayer technology.

【0003】このうち、グリーンシート積層技術では、
複数のセラミックグリーンシートを用意し、スクリーン
印刷法を用いて、各シート毎に導電性のメタライズペー
ストにて配線回路を形成し、また必要に応じて層間の導
通を得るためのビアホールを形成した後に、グリーンシ
ートを積層一体化し、その後セラミック層及びメタライ
ズ層を同時焼成して、多層配線基板を作製している。
Among these, in the green sheet laminating technique,
After preparing a plurality of ceramic green sheets, using a screen printing method to form a wiring circuit with a conductive metallizing paste for each sheet, and after forming a via hole for obtaining interlayer conduction as necessary The green sheets are laminated and integrated, and then the ceramic layer and the metallized layer are simultaneously fired to produce a multilayer wiring board.

【0004】一方、厚膜ペースト多層技術では、セラミ
ック焼結体基板に導電性ペーストをスクリーン印刷し、
その後焼成して配線回路を形成し、その上に誘電体厚膜
ペーストをスクリーン印刷し、その後焼成して絶縁層を
形成し、これを交互に繰り返して多層配線基板を作製し
ている。
On the other hand, in the thick film paste multi-layer technology, a conductive paste is screen-printed on a ceramic sintered body substrate,
After that, a wiring circuit is formed by baking, a dielectric thick film paste is screen-printed thereon, and then an insulating layer is formed by baking, and this is repeated alternately to produce a multilayer wiring board.

【0005】また、写真製版技術を用いる場合には、
まず、セラミック焼結体基板に、スパッタリング等の薄
膜技術を用いてメタライズ面を形成し、次いでフォトレ
ジストを塗布した後に露光・現像を行なって、配線パタ
ーンを形成する。更に、その上に、結晶化ガラス粉末に
感光性乳剤,バインダー,有機溶媒等を混合混練した感
光性のペーストを印刷し、次いで露光・現像を行なっ
て、絶縁層間の導通を確保するためのビアホールを有し
た未焼成の絶縁層を設け、その後焼成して絶縁層を形成
する。この様に、配線パターンと絶縁層を交互に形成す
ることによって、多層配線基板を作製している。
When the photoengraving technique is used,
First, a metallized surface is formed on a ceramic sintered body substrate by using a thin film technique such as sputtering, and then a photoresist is applied, followed by exposure and development to form a wiring pattern. Further, a photosensitive paste obtained by mixing and kneading a photosensitive emulsion, a binder, an organic solvent and the like with crystallized glass powder is printed thereon, and then exposed and developed to form a via hole for ensuring continuity between insulating layers. An unfired insulating layer having is provided and then fired to form the insulating layer. In this way, the multilayer wiring board is manufactured by alternately forming the wiring patterns and the insulating layers.

【0006】[0006]

【発明が解決しようとする課題】ところが、前記の様な
技術では、下記の様な問題があり、必ずしも好適ではな
かった。 つまり、スクリーン印刷技術のうち、グリーンシート
積層法では、多層配線基板内に極薄シート(厚さ30〜
50μm)を多数枚積層してキャパシターを内蔵させ、
基板表面に薄膜技術を用いて高密度微細配線を行ったI
Cパッケージが報告されている。ところが、この技術で
は、多層配線基板内で同時焼成される極薄シートの誘電
率を(他の層との熱膨張率を一致させる必要から)比較
的低くしなければならず、大きなキャパシタンスが得ら
れないという問題があった。また、極薄シートは、導線
性の層を接続するビア加工が難しく加工の際に破損し易
いので、作業性が悪くコストアップになるという問題が
あり好適ではない。
However, the above technique is not always suitable because of the following problems. In other words, among the screen printing techniques, the green sheet laminating method uses an ultrathin sheet (thickness 30 to
50μm) and stack a large number of layers to incorporate a capacitor,
High density fine wiring was performed on the substrate surface using thin film technology I
C packages have been reported. However, with this technology, the dielectric constant of the ultra-thin sheet co-fired in the multilayer wiring board must be made relatively low (because the thermal expansion coefficient of the other layers must match), resulting in a large capacitance. There was a problem that I could not. In addition, the ultra-thin sheet is not preferable because it is difficult to process vias for connecting the conductive layers and is easily damaged during processing, resulting in poor workability and increased cost.

【0007】一方、厚膜ペースト多層法では、高誘電率
の材料のペーストを印刷し焼成することによって、スイ
ッチングノイズを低減させるための大容量のキャパシタ
ーを内蔵した多層配線基板を比較的容易に製造できる
が、その様な多層配線基板は、配線密度が低く、高速信
号処理に不適であるという問題があった。
On the other hand, in the thick film paste multi-layer method, a paste of a material having a high dielectric constant is printed and baked to relatively easily manufacture a multi-layer wiring board having a large-capacity capacitor for reducing switching noise. However, such a multilayer wiring board has a problem that the wiring density is low and it is not suitable for high-speed signal processing.

【0008】また、写真製版技術を用いたものでは、
微細で高密度の配線が可能であるが、電源に接続される
電源層やアースに用いられる接地層には微細な配線パタ
ーンを必要とせず、また大容量のキャパシターを内蔵す
る場合にも、前記スクリーン印刷技術よりも手間がかか
り、よって多層配線基板の製造工程が複雑になりコスト
アップの原因になるという問題があった。
In the case of using the photoengraving technique,
Although fine and high-density wiring is possible, a fine wiring pattern is not required for the power supply layer connected to the power supply or the ground layer used for grounding, and even when a large-capacity capacitor is built in, There is a problem that it takes more time than the screen printing technique, and thus the manufacturing process of the multilayer wiring board becomes complicated and causes an increase in cost.

【0009】本発明は前記課題を解決するためになさ
れ、簡単な製造工程によって、大容量のキャパシターを
内蔵し、かつ高密度配線が可能である多層配線基板及び
その製造方法を提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a multilayer wiring board having a built-in large-capacity capacitor and capable of high-density wiring by a simple manufacturing process, and a manufacturing method thereof. And

【0010】[0010]

【課題を解決するための手段】かかる目的を達成するた
めの、請求項1の発明は、導電性を有する信号配線層,
接地層,電源層と、該各層の間に配置された絶縁層と、
を備えた多層配線基板であって、前記接地層及び電源層
に挟まれた1又は複数の厚膜の第1絶縁層として高誘電
率材料を用いるとともに、前記信号配線層側の1又は複
数の厚膜の第2絶縁層として低誘電率材料を用いること
を特徴とする多層配線基板を要旨とする。
In order to achieve the above object, the invention of claim 1 provides a signal wiring layer having conductivity,
A ground layer, a power layer, and an insulating layer disposed between the layers,
And a high dielectric constant material is used as one or more thick first insulating layers sandwiched between the ground layer and the power supply layer, and one or more of the signal wiring layer side is used. A gist of a multi-layer wiring board is that a low dielectric constant material is used as a thick second insulating layer.

【0011】また、請求項2の発明は、前記請求項1記
載の多層配線基板の製造方法であって、前記接地層及び
電源層を導電性材料を用いて形成するとともに、該接地
層及び電源層に挟まれた第1絶縁層を高誘電率の誘電体
材料からなるペーストを用いてスクリーン印刷技術によ
って形成し、更に前記信号配線層側の第2絶縁層を低誘
電率無機材料に感光性乳剤を加えた絶縁ペーストを用い
て写真製版技術によって形成することを特徴とする多層
配線基板の製造方法を要旨とする。
A second aspect of the present invention is the method for manufacturing a multilayer wiring board according to the first aspect, wherein the ground layer and the power supply layer are formed of a conductive material, and the ground layer and the power supply are provided. The first insulating layer sandwiched between the layers is formed by a screen printing technique using a paste made of a dielectric material having a high dielectric constant, and the second insulating layer on the signal wiring layer side is photosensitive to a low dielectric constant inorganic material. A gist of the present invention is a method for manufacturing a multilayer wiring board, which is characterized in that it is formed by a photoengraving technique using an insulating paste to which an emulsion is added.

【0012】更に、請求項3の発明は、スクリーン印刷
によって、前記導電性材料のペーストを塗布して接地層
及び電源層を形成するとともに、同じくスクリーン印刷
によって、高誘電率の誘電体材料のペースト塗布して第
1絶縁層を形成することを特徴とする前記請求項2記載
の多層配線基板の製造方法を要旨とする。
Further, according to the invention of claim 3, the paste of the conductive material is applied by screen printing to form the ground layer and the power supply layer, and the paste of high dielectric constant dielectric material is also applied by screen printing. A method of manufacturing a multilayer wiring board according to claim 2 is characterized in that the first insulating layer is formed by coating.

【0013】ここで、前記高誘電率の第1絶縁層の材料
としては、例えば比誘電率がεr=20〜2000程度
の、チタン酸鉛にガラス分を加えたもの(εr=10
0)や、チタン酸ジルコン酸鉛(εr=1000))等
を採用でき、一方、低誘電率の第2絶縁層の材料として
は、比誘電率がεr=5〜10程度のアルミナ,窒化ア
ルミニウム,ムライト,コージエライト等を採用でき
る。
Here, as the material of the first insulating layer having a high dielectric constant, for example, lead titanate having a relative dielectric constant of about 20 to 2000 and a glass component added (εr = 10).
0) or lead zirconate titanate (εr = 1000)) or the like, and as the material of the second insulating layer having a low dielectric constant, alumina or aluminum nitride having a relative permittivity of about εr = 5 to 10 is used. , Mullite, cordierite, etc. can be adopted.

【0014】前記信号配線層,接地層,電源層の材料と
しては、Ag/PdやAuペースト等を採用できるが、
特に高密度配線が必要になる信号配線層については、T
i/Pd/Au,Ti/Mo/Cu/Ni/Au等のス
パッタリングやメッキなどにより薄膜メタライズを行な
い、写真製版技術を用いて配線パターンを形成すること
も可能である。更に、ICのボンディングパッド等が形
成される最表面層では、パッドの平坦度及び寸法精度等
が厳しく要求されるため、写真製版技術を用いた配線パ
ターンの形成が望ましい。
As a material for the signal wiring layer, the ground layer, and the power supply layer, Ag / Pd, Au paste, etc. can be adopted.
Especially for the signal wiring layer that requires high-density wiring,
It is also possible to perform thin film metallization by sputtering or plating of i / Pd / Au, Ti / Mo / Cu / Ni / Au, etc., and form a wiring pattern by using a photoengraving technique. Furthermore, since the flatness and dimensional accuracy of the pads are strictly required in the outermost surface layer where the bonding pads of the IC are formed, it is desirable to form the wiring pattern using the photoengraving technique.

【0015】前記第1絶縁層用の高誘電率の誘電体ペー
ストとしては、チタン酸バリウム,チタン酸ストロンチ
ウム,チタン酸鉛,チタン酸カルシウム又はこれらの固
溶体組成物からなる材料を採用できる。一方、第2絶縁
層用の絶縁ペーストとしては、低誘電率無機材料に、感
光性乳剤,バインダー,溶剤等を加えた感光性乳剤を採
用できる。また、この無機材料としては、ムライト,コ
ージエライト,アルミナ,アノーサイト或はこれらの複
合系や、結晶化ガラスを採用でき、これらは、多層配線
基板全体の膨張率に合わせて適宜選択することが望まし
い。
As the dielectric paste having a high dielectric constant for the first insulating layer, a material made of barium titanate, strontium titanate, lead titanate, calcium titanate or a solid solution composition thereof can be used. On the other hand, as the insulating paste for the second insulating layer, a photosensitive emulsion obtained by adding a photosensitive emulsion, a binder, a solvent and the like to a low dielectric constant inorganic material can be adopted. Further, as the inorganic material, mullite, cordierite, alumina, anorthite, a composite system thereof, or crystallized glass can be adopted, and it is desirable to appropriately select these in accordance with the expansion coefficient of the entire multilayer wiring board. .

【0016】[0016]

【作用】前記構成を有する請求項1の発明では、多層配
線基板の接地層及び電源層に挟まれた第1絶縁層として
高誘電率材料を用いるので、この接地層及び電源層に挟
まれた第1絶縁層は、スイッチングノイズを低減するこ
とができる大容量のキャパシターとして機能する。
According to the invention of claim 1 having the above structure, since a high dielectric constant material is used as the first insulating layer sandwiched between the ground layer and the power layer of the multilayer wiring board, it is sandwiched between the ground layer and the power layer. The first insulating layer functions as a large-capacity capacitor that can reduce switching noise.

【0017】尚、キャパシターのキャパシタンス(静電
容量C)は、下記(1)式にて定義される。 C=ε0εrS/d …(1) (S:電極面積,d:誘電体厚み,ε0:真空の誘電
率,εr:比誘電率) また、本発明では、信号配線層側の第2絶縁層として低
誘電率材料を用いるので、高速で信号を伝えることがで
きる。つまり、下記(2)式に示す様に、信号が伝わる
速度は、信号配線層の比誘電率εrによって影響され、
高速で信号を伝達する場合には、比誘電率をεrをでき
るだけ小さくすればよいからである。
The capacitance of the capacitor (electrostatic capacity C) is defined by the following equation (1). C = ε 0 εr S / d (1) (S: electrode area, d: dielectric thickness, ε 0 : vacuum permittivity, εr: relative permittivity) Further, in the present invention, the second on the signal wiring layer side. Since a low dielectric constant material is used for the insulating layer, signals can be transmitted at high speed. That is, as shown in the following equation (2), the signal transmission speed is affected by the relative permittivity εr of the signal wiring layer,
This is because in the case of transmitting a signal at a high speed, the relative permittivity should be as small as possible.

【0018】 V=c/εr1/2 …(2) (c:真空中の光の速さ(3×108m/s)) 尚、低誘電率の第2絶縁層は、高誘電率の第1絶縁層を
緻密な層で覆うオーバーグレーズの作用ももつ。
V = c / εr 1/2 (2) (c: Speed of light in vacuum (3 × 10 8 m / s)) The second insulating layer having a low dielectric constant has a high dielectric constant. Also has the function of overglazing to cover the first insulating layer with a dense layer.

【0019】請求項2の発明では、接地層及び電源層に
挟まれた第1絶縁層を高誘電率材料のペーストを用いて
スクリーン印刷法により形成するので、容易な製造工程
で、大容量のキャパシタンスをもったキャパシターを破
損することなく製造することが可能である。
According to the second aspect of the present invention, since the first insulating layer sandwiched between the ground layer and the power supply layer is formed by the screen printing method using the paste of the high dielectric constant material, it is easy to manufacture and has a large capacity. It is possible to manufacture a capacitor having a capacitance without damaging it.

【0020】しかも、信号配線層側の第2絶縁層を低誘
電率無機材料に感光性乳剤を加えた絶縁ペーストを用
い、写真製版技術によって形成するので、微細なビア等
を備えた(配線パターンに対応した)第2絶縁層を容易
に形成することができる。よって、その第2絶縁層の上
に、例えばスパッタリング等によって、容易に緻密な信
号配線層を容易に形成することができるので、高密度配
線が実現される。
Moreover, since the second insulating layer on the signal wiring layer side is formed by photolithography using an insulating paste obtained by adding a photosensitive emulsion to a low dielectric constant inorganic material, fine vias and the like are provided (wiring pattern The second insulating layer (corresponding to the above) can be easily formed. Therefore, since a dense signal wiring layer can be easily formed on the second insulating layer by, for example, sputtering or the like, high density wiring can be realized.

【0021】特に、スクリーン印刷法によって、接地層
及び電源層を形成するとともに、第1絶縁層を形成する
場合には、製造が一層簡易化される。
Particularly, when the grounding layer and the power supply layer are formed and the first insulating layer is formed by the screen printing method, the manufacturing is further simplified.

【0022】[0022]

【実施例】次に、本発明の多層配線基板及びその製造方
法の実施例について説明する。本実施例の多層配線基板
は、多数の微細な配線が形成されるもので、例えばIC
を搭載する基板等に利用される。
EXAMPLES Next, examples of the multilayer wiring board and the method for manufacturing the same according to the present invention will be described. The multilayer wiring board of the present embodiment has a large number of fine wirings formed thereon, and for example, an IC
It is used for the board etc.

【0023】図1に示す様に、本実施例の多層配線基板
1は、アルミナ製のセラミックス基板2上に、高誘電率
及び低誘電率の層からなる5層の絶縁層3〜7と、それ
らの絶縁層3〜7の間及び表面に形成された導電層10
〜16とが積層されて形成されたものである。尚、前記
絶縁層3〜7のうち、下部の2層が(本発明の)第1絶
縁層に該当し、上部の3層が第2絶縁層に該当する。
As shown in FIG. 1, the multilayer wiring board 1 of this embodiment has five layers of insulating layers 3 to 7 composed of high dielectric constant and low dielectric constant layers on a ceramic substrate 2 made of alumina. Conductive layer 10 formed between the insulating layers 3 to 7 and on the surface thereof
To 16 are laminated and formed. Of the insulating layers 3 to 7, the lower two layers correspond to the first insulating layer (of the present invention) and the upper three layers correspond to the second insulating layer.

【0024】つまり、多層配線基板1は、その下層か
ら、電位が0Vでアースされる第1接地層10,比誘電
率の大きな第1高誘電体層3,ICを駆動するためのD
C電圧が印加される電源層11,第2高誘電体層4,第
1接地層10と接続された第2接地層12,比誘電率の
小さな第1低誘電体層5,信号線となる第1信号配線層
13,第2低誘電体層6,第2信号配線層14,第3低
誘電体層7が、順次積層され、更に、基板1の表面に
は、(図2に示すICが載置される)ダイアタッチ16
及び(ICから伸びるボンディングワイヤが接続され
る)パッド15等が形成されている。
That is, the multi-layer wiring board 1 is provided with D layers for driving the first ground layer 10 grounded at a potential of 0 V, the first high dielectric layer 3 having a large relative dielectric constant 3, and the IC from the lower layer thereof.
It serves as a power supply layer 11 to which a C voltage is applied, a second high dielectric layer 4, a second ground layer 12 connected to the first ground layer 10, a first low dielectric layer 5 having a small relative dielectric constant 5, and a signal line. The first signal wiring layer 13, the second low-dielectric layer 6, the second signal wiring layer 14, and the third low-dielectric layer 7 are sequentially stacked, and further on the surface of the substrate 1 (IC shown in FIG. 2). Die attach 16
And a pad 15 (to which a bonding wire extending from the IC is connected) and the like are formed.

【0025】前記第1,第2高誘電体層3,4は、各々
厚さ30μmであり、比誘電率がεr=1000のチタン
酸ジルコン酸鉛から構成されている。従って、本実施例
では、両接地層10,12及び電源層11に挟まれた両
高誘電体層3,4が、各々300pF/mm2の大容量のデ
ィカップリングキャパシターとして機能する。一方、前
記第1〜第3低誘電体層5〜7は、各々厚さ60μmで
あり、比誘電率がεr=8.5〜9の結晶化ガラスから
なる。
The first and second high dielectric layers 3 and 4 each have a thickness of 30 μm and are made of lead zirconate titanate having a relative permittivity of εr = 1000. Therefore, in this embodiment, the high dielectric layers 3 and 4 sandwiched between the ground layers 10 and 12 and the power supply layer 11 each function as a large-capacity decoupling capacitor of 300 pF / mm 2 . On the other hand, each of the first to third low dielectric layers 5 to 7 has a thickness of 60 μm and is made of crystallized glass having a relative dielectric constant of εr = 8.5 to 9.

【0026】前記両接地層10,12及び電源層11
は、Ag/Pdペーストが焼成されて形成されたもので
あり、一方、両信号配線層13,14は、スパッタリン
グによって形成されたTi/Pd層の上にAuメッキ層
が形成されたものである。また、各信号配線層13,1
4の線幅は50μm,ピッチは100〜200μmであ
り、信号配線層13,14は、片側に接地層12を持つ
マイクロストリップ構造とされている。
Both the ground layers 10 and 12 and the power supply layer 11
Is formed by firing an Ag / Pd paste, while both signal wiring layers 13 and 14 are formed by forming an Au plating layer on a Ti / Pd layer formed by sputtering. . In addition, each signal wiring layer 13, 1
4 has a line width of 50 μm and a pitch of 100 to 200 μm, and the signal wiring layers 13 and 14 have a microstrip structure having the ground layer 12 on one side.

【0027】尚、各導電層10〜15は、図3にA部を
拡大して示す様に、ビア19を介して接続されている
が、特に接続する必要がない場合には、環状の絶縁部2
0を設けて接続しない様にしている。このビア19の径
は、スクリーン印刷法で形成される第1絶縁層ではφ5
00μm、写真製版技術で形成される第2絶縁層ではφ
100μmとされている。
The conductive layers 10 to 15 are connected via vias 19 as shown in the enlarged view of the portion A in FIG. Part 2
0 is set to prevent connection. The diameter of the via 19 is φ5 in the first insulating layer formed by the screen printing method.
00μm, φ in the second insulating layer formed by photoengraving technology
It is set to 100 μm.

【0028】次に、前記構成の多層配線基板1の製造方
法について説明する。 1)まず、アルミナ製のセラミックス基板2の表面に、
スクリーン印刷によって、Au(又はAg/Pd)ペー
ストを塗布し、乾燥した後に、大気中にて900℃で焼
成して第1接地層10を形成する。
Next, a method of manufacturing the multilayer wiring board 1 having the above-mentioned structure will be described. 1) First, on the surface of the ceramic substrate 2 made of alumina,
An Au (or Ag / Pd) paste is applied by screen printing, dried, and then fired at 900 ° C. in the atmosphere to form the first ground layer 10.

【0029】2)この第1接地層10の上に、スクリー
ン印刷によって、チタン酸ジルコン酸鉛等の誘電体及び
フリット成分:65.5重量%,ガラス成分:4.5重
量%,バインダ:30重量%からなる誘電体ペーストを
塗布し、乾燥した後に、大気中にて920℃で焼成して
(ビア穴22を備えた)第1高誘電体層3を形成する。
尚、焼成後の厚さが30μmとなる様に、この作業は3
回繰り返す。
2) A dielectric such as lead zirconate titanate and a frit component: 65.5% by weight, a glass component: 4.5% by weight, and a binder: 30 on the first ground layer 10 by screen printing. A dielectric paste consisting of wt% is applied, dried and then fired at 920 ° C. in the atmosphere to form the first high dielectric layer 3 (having the via hole 22).
In addition, this work is done in 3 steps so that the thickness after firing becomes 30 μm.
Repeat times.

【0030】3)次に、Ag/Pdペーストでビア穴2
2を埋め、大気中にて900℃で焼成する。 4)そして、前記1)〜3)と同様な処理を再度繰り返し
て、電源層11及び第2高誘電体層4を形成する。
3) Next, a via hole 2 with Ag / Pd paste
2 is filled and it is baked at 900 ° C. in the atmosphere. 4) Then, the same processing as 1) to 3) above is repeated again to form the power supply layer 11 and the second high dielectric layer 4.

【0031】5)次いで、第2高誘電体層4の上に、A
u(又はAg/Pd)ペーストを塗布し、乾燥した後
に、大気中にて900℃で焼成して第2接地層12を形
成する。 6)更に、第2接地層12の上に、ガラス,アルミナ等
からなる無機材料粉末と、有機高分子結合体ポリ(メチ
ルメタクリレート/β−ヒドロキシエチルアクリルレー
ト)等:85重量%,光重合単量体ジエチレングリコー
ルジアクリルレート等:12.5重量%,光重合開始剤
ジアセチル等:2.5重量%からなるビヒクルとを混合
した感光性結晶化ガラスペーストを印刷する。その後、
このペーストを露光し現像し、ビア穴22を形成した
後、大気中にて約920℃で焼成する。そして、この処
理を3回繰り返して(ビア穴22を備えた)第1低誘電
体層5を形成する。
5) Next, on the second high dielectric layer 4, A
The u (or Ag / Pd) paste is applied, dried, and then fired at 900 ° C. in the atmosphere to form the second ground layer 12. 6) Furthermore, on the second ground layer 12, an inorganic material powder made of glass, alumina, etc., and an organic polymer binder poly (methyl methacrylate / β-hydroxyethyl acrylate), etc .: 85% by weight, a photopolymerization simple substance A photosensitive crystallized glass paste mixed with a vehicle consisting of diethylene glycol diacrylate, etc., 12.5% by weight, and diacetyl, etc., photopolymerization initiator: 2.5% by weight is printed. afterwards,
This paste is exposed and developed to form via holes 22, and then baked at about 920 ° C. in the atmosphere. Then, this process is repeated three times to form the first low dielectric layer 5 (having the via hole 22).

【0032】7)次いで、Auペーストで、前記と同様
にビア穴22を埋め、大気中にて900℃で焼成する。 8)次に、第1低誘電体層5の上に、Ti/Pdのスパ
ッタリングを施し、更にその上にAuメッキを施した後
にエッチングを行なって、配線パターンである第1信号
配線層13を形成する。
7) Then, the via hole 22 is filled with Au paste in the same manner as described above, and the paste is fired at 900 ° C. in the atmosphere. 8) Next, Ti / Pd is sputtered on the first low dielectric layer 5, and Au is further plated on the first low dielectric layer 5 and then etched to form the first signal wiring layer 13 which is a wiring pattern. Form.

【0033】9)次いで、第1信号配線層13上に、前
記6)と同様な感光性結晶化ガラスペーストを印刷し、
同様に露光,現像,焼成する。そして、この処理を3回
繰り返して第2低誘電体層6を形成する。 10)そして、前記7)〜9)の処理を繰り返して、第2信
号配線層14及び第3低誘電体層7を形成する。
9) Next, a photosensitive crystallized glass paste similar to 6) above is printed on the first signal wiring layer 13,
Similarly, exposure, development and baking are performed. Then, this process is repeated three times to form the second low dielectric layer 6. 10) Then, the processes 7) to 9) are repeated to form the second signal wiring layer 14 and the third low dielectric layer 7.

【0034】11)次いで、Auペーストでビア穴22を
埋め、大気中にて900℃で焼成する。 12)最後に、第3低誘電体層7の上に、Ti/Pdのス
パッタリングを施し、更にその上にAuメッキを施した
後にエッチングを行なって、基板表面のパッド15及び
ダイアタッチ16を形成する。
11) Next, the via hole 22 is filled with Au paste and baked in the air at 900 ° C. 12) Finally, Ti / Pd is sputtered on the third low dielectric layer 7, Au is further plated on the third low dielectric layer 7, and then etching is performed to form pads 15 and die attach 16 on the substrate surface. To do.

【0035】上述した様に、本実施例では、スクリーン
印刷技術を用いて、両高誘電体層3,4を形成するとと
もに、両接地層10,12及び電源層11を形成するこ
とによって、多層配線基板1の一部に大容量のディカッ
プリングキャパシターを容易に形成することができる。
As described above, in this embodiment, by using the screen printing technique, the high dielectric layers 3 and 4 are formed, and the ground layers 10 and 12 and the power supply layer 11 are formed to form a multilayer structure. A large-capacity decoupling capacitor can be easily formed on a part of the wiring board 1.

【0036】更に、写真製版技術を用いて、微細な配線
パターンに対応したビア穴22等を備えた低誘電体層5
〜7を形成するとともに、これらの低誘電体層5〜7の
表面に、スパッタリング等によって、緻密なパターンを
有する信号配線層13,14を容易にかつ正確に形成で
きるという効果を奏する。
Further, the low dielectric layer 5 having the via holes 22 corresponding to the fine wiring pattern is formed by using the photolithography technique.
1 to 7, the signal wiring layers 13 and 14 having a dense pattern can be easily and accurately formed on the surfaces of the low dielectric layers 5 to 7 by sputtering or the like.

【0037】また、信号配線層13,14の両側は、比
誘電率の小さな第1〜第3低誘電体層5〜7で挟まれて
いるので、信号を高速で伝達することができるという利
点がある。更に、一般に比誘電率の高い物質は、ポーラ
スなものが多く、耐湿性に劣るものがあるが、本実施例
では、第2高誘電率体層4の表面を緻密な第1低誘電体
層5で覆っているので、この様な高誘電体層の欠点の現
れることを防ぐことができる。
Further, since both sides of the signal wiring layers 13 and 14 are sandwiched by the first to third low dielectric layers 5 to 7 having small relative permittivity, it is possible to transmit signals at high speed. There is. Further, generally, a substance having a high relative dielectric constant is often porous and inferior in moisture resistance, but in the present embodiment, the surface of the second high dielectric constant layer 4 has a dense first low dielectric constant layer. Since it is covered with No. 5, it is possible to prevent such defects of the high dielectric layer from appearing.

【0038】次に、他の実施例の多層配線基板の製造方
法について説明する。この実施例では、信号配線層の材
料として、Ti/Pdスパッタリング及びAuメッキを
使用するものではなく、Ti/Mo/Cuスパッタリン
グ及びCuメッキを用いるものであり、他は前記実施例
であるので、特に図示しない。
Next, a method of manufacturing a multilayer wiring board of another embodiment will be described. In this embodiment, as the material of the signal wiring layer, Ti / Pd sputtering and Au plating are not used, but Ti / Mo / Cu sputtering and Cu plating are used. Not specifically shown.

【0039】1)〜5)については前記実施例と同様であ
り、6)については前記実施例の「大気中」を「窒素中
に」変更すれば同じであるので説明は省略する。 7)本実施例では、Cuペーストでビア穴を埋め、窒素
中にて900℃で焼成する。
The items 1) to 5) are the same as those in the above embodiment, and the items 6) are the same as those in the above embodiment except that “in the atmosphere” is changed to “into nitrogen”, and therefore the description is omitted. 7) In this embodiment, the via hole is filled with Cu paste and baked at 900 ° C. in nitrogen.

【0040】8)第1低誘電体層の上に、Ti/Mo/
Cuのスパッタリングを施し、更にその上にCuメッキ
を施した後にエッチングを行なって、配線パターンであ
る第1信号配線層を形成する。 9)次いで、第1信号配線層上に、前記6)と同様な感光
性結晶化ガラスペーストを印刷し、同様に露光,現像,
焼成する。そして、この処理を3回繰り返して第2低誘
電体層を形成する。
8) Ti / Mo / on the first low dielectric layer
Cu is sputtered, Cu is further plated thereon, and then etching is performed to form a first signal wiring layer which is a wiring pattern. 9) Next, print the same photosensitive crystallized glass paste as the above 6) on the first signal wiring layer, and similarly expose, develop,
Bake. Then, this process is repeated three times to form the second low dielectric layer.

【0041】10)そして、本実施例の前記7)〜9)の処
理を繰り返して、第2信号配線層及び第3低誘電体層を
形成する。 11)次いで、Cuペーストでビア穴を埋め、窒素ガス雰
囲気中にて900℃で焼成する。
10) Then, the processes 7) to 9) of this embodiment are repeated to form the second signal wiring layer and the third low dielectric layer. 11) Next, fill the via holes with Cu paste and fire at 900 ° C. in a nitrogen gas atmosphere.

【0042】12)最後に、第3低誘電体層の上に、Ti
/Mo/Cuのスパッタリングを施し、更にその上にC
uメッキを施した後にエッチングを行なって、基板表面
のパッド15及びダイアタッチ16を形成する。 本実施例においても、スクリーン印刷技術にて大容量の
ディカップリングキャパシターを容易に製造でき、また
写真製版技術にて緻密な信号配線層を形成できるという
効果を奏する。
12) Finally, Ti is deposited on the third low dielectric layer.
/ Mo / Cu is sputtered, and then C
After u-plating, etching is performed to form pads 15 and die attach 16 on the substrate surface. Also in this embodiment, there is an effect that a large-capacity decoupling capacitor can be easily manufactured by the screen printing technique and a fine signal wiring layer can be formed by the photolithography technique.

【0043】更に、導体材料としてCuを用いるため、
極めて低い配線抵抗が実現するという利点がある。尚、
本発明は、前記実施例に何等限定されず、本発明の要旨
の範囲内において各種の態様で実施できることは勿論で
ある。
Further, since Cu is used as the conductor material,
There is an advantage that an extremely low wiring resistance is realized. still,
It is needless to say that the present invention is not limited to the above embodiments and can be implemented in various modes within the scope of the gist of the present invention.

【0044】例えば基板表面に設けられたパッドには、
信号配線層のために抵抗部を設けて、終端抵抗機能を付
与してもよい。この終端抵抗機能とは、ICからICへ
信号を伝える際に反射ノイズをなくして正しく信号を伝
える様にする機能である。また、前記両高誘電体層とし
て、比誘電率がεr=100のチタン酸鉛とガラスとか
らなる材料を使用してもよい。その場合には、一層でキ
ャパシタンスは30pF/mm2となる。
For example, the pads provided on the surface of the substrate include
A resistance portion may be provided for the signal wiring layer to provide a termination resistance function. The terminator resistance function is a function that eliminates reflection noise when a signal is transmitted from IC to IC and transmits the signal correctly. Further, as the both high dielectric layers, a material composed of lead titanate having a relative permittivity of εr = 100 and glass may be used. In that case, one layer has a capacitance of 30 pF / mm 2 .

【0045】[0045]

【発明の効果】以上詳述した様に、請求項1の発明で
は、多層配線基板の接地層及び電源層に挟まれた厚膜の
第1絶縁層として高誘電率材料を用いるので、この第1
絶縁層は、大容量のキャパシターとなり、スイッチング
ノイズを低減することができる。一方、信号配線層側の
第2絶縁層として低誘電率材料を用いるので、高速で信
号を伝えることができる。また、この第2絶縁層は、高
誘電率の第1絶縁層を緻密な層で覆うオーバーグレーズ
となる。
As described in detail above, according to the first aspect of the present invention, the high dielectric constant material is used as the thick first insulating layer sandwiched between the ground layer and the power supply layer of the multilayer wiring board. 1
The insulating layer serves as a large-capacity capacitor and can reduce switching noise. On the other hand, since the low dielectric constant material is used as the second insulating layer on the signal wiring layer side, signals can be transmitted at high speed. Further, this second insulating layer becomes an overglaze in which the first insulating layer having a high dielectric constant is covered with a dense layer.

【0046】請求項2の発明では、接地層及び電源層に
挟まれた第1絶縁層を高誘電率の誘電体材料からなるペ
ーストを用いてスクリーン印刷技術によって形成するの
で、容易な製造工程で、大容量のキャパシタンスをもっ
たキャパシターを破損することなく製造することができ
る。しかも、信号配線層側の第2絶縁層を低誘電率無機
材料に感光性乳剤を加えた絶縁ペーストを用い、写真製
版技術によって形成するので、微細なビア及び信号配線
層を容易に形成することができ、それによって、高密度
配線が実現される。
According to the second aspect of the present invention, the first insulating layer sandwiched between the ground layer and the power supply layer is formed by the screen printing technique using a paste made of a dielectric material having a high dielectric constant. Therefore, it is possible to manufacture a capacitor having a large capacitance without damaging it. Moreover, since the second insulating layer on the signal wiring layer side is formed by photolithography using an insulating paste obtained by adding a photosensitive emulsion to a low dielectric constant inorganic material, it is possible to easily form fine vias and signal wiring layers. And high density wiring is realized.

【0047】特に、スクリーン印刷法によって、接地層
及び電源層を形成するとともに、第1絶縁層を形成する
場合には、製造を一層簡易化することができる。
In particular, when the ground layer and the power supply layer are formed and the first insulating layer is formed by the screen printing method, the manufacturing can be further simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の多層配線基板を示す断面図である。FIG. 1 is a cross-sectional view showing a multilayer wiring board of an example.

【図2】 実施例の多層配線基板上に配置されたICを
示す説明図である。
FIG. 2 is an explanatory diagram showing an IC arranged on a multilayer wiring board according to an embodiment.

【図3】 ビアの構造を模式的に示す斜視図である。FIG. 3 is a perspective view schematically showing the structure of a via.

【符号の説明】[Explanation of symbols]

1…多層配線基板 3,4,5,6,7…絶縁層 10,11,12,13,14,15,16…導電層 DESCRIPTION OF SYMBOLS 1 ... Multilayer wiring board 3, 4, 5, 6, 7 ... Insulating layer 10, 11, 12, 13, 14, 15, 16 ... Conductive layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 導電性を有する信号配線層,接地層,電
源層と、該各層の間に配置された絶縁層と、を備えた多
層配線基板であって、 前記接地層及び電源層に挟まれた1又は複数の厚膜の第
1絶縁層として高誘電率材料を用いるとともに、前記信
号配線層側の1又は複数の厚膜の第2絶縁層として低誘
電率材料を用いることを特徴とする多層配線基板。
1. A multi-layer wiring board comprising a conductive signal wiring layer, a ground layer, a power supply layer, and an insulating layer disposed between the respective layers, which is sandwiched between the ground layer and the power supply layer. A high dielectric constant material is used as the one or more thick first insulating layers, and a low dielectric constant material is used as the one or more thick second insulating layers on the signal wiring layer side. Multilayer wiring board.
【請求項2】 前記請求項1記載の多層配線基板の製造
方法であって、 前記接地層及び電源層を導電性材料を用いて形成すると
ともに、該接地層及び電源層に挟まれた第1絶縁層を高
誘電率の誘電体材料からなるペーストを用いてスクリー
ン印刷技術によって形成し、更に前記信号配線層側の第
2絶縁層を低誘電率無機材料に感光性乳剤を加えた絶縁
ペーストを用いて写真製版技術によって形成することを
特徴とする多層配線基板の製造方法。
2. The method for manufacturing a multilayer wiring board according to claim 1, wherein the ground layer and the power supply layer are formed of a conductive material, and the first layer is sandwiched between the ground layer and the power supply layer. The insulating layer is formed by a screen printing technique using a paste made of a dielectric material having a high dielectric constant, and the second insulating layer on the signal wiring layer side is an insulating paste obtained by adding a photosensitive emulsion to a low dielectric constant inorganic material. A method for manufacturing a multilayer wiring board, which is characterized in that it is formed by a photoengraving technique.
【請求項3】 スクリーン印刷によって、前記導電性材
料のペーストを塗布して接地層及び電源層を形成すると
ともに、同じくスクリーン印刷によって、高誘電率の誘
電体材料のペースト塗布して第1絶縁層を形成すること
を特徴とする前記請求項2記載の多層配線基板の製造方
法。
3. A first insulating layer formed by applying a paste of a conductive material by screen printing to form a ground layer and a power supply layer and also applying a paste of a high dielectric constant dielectric material by screen printing. 3. The method for manufacturing a multilayer wiring board according to claim 2, wherein:
JP25322992A 1992-09-22 1992-09-22 Multilayer wiring board and production thereof Pending JPH06104578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25322992A JPH06104578A (en) 1992-09-22 1992-09-22 Multilayer wiring board and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25322992A JPH06104578A (en) 1992-09-22 1992-09-22 Multilayer wiring board and production thereof

Publications (1)

Publication Number Publication Date
JPH06104578A true JPH06104578A (en) 1994-04-15

Family

ID=17248371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25322992A Pending JPH06104578A (en) 1992-09-22 1992-09-22 Multilayer wiring board and production thereof

Country Status (1)

Country Link
JP (1) JPH06104578A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905720A1 (en) * 1997-09-17 1999-03-31 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
JP2006222442A (en) * 2002-10-30 2006-08-24 Kyocera Corp Capacitor and wiring board
JP2010512667A (en) * 2006-12-13 2010-04-22 インテル コーポレイション Small electronic device with bridge interconnection to upper conductive layer of passive buried structure and method of making the same
JP2023516161A (en) * 2020-02-26 2023-04-18 エイエムエス-オスラム インターナショナル ゲーエムベーハー Substrate and semiconductor laser

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905720A1 (en) * 1997-09-17 1999-03-31 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6638378B2 (en) 1999-02-01 2003-10-28 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
JP2006222442A (en) * 2002-10-30 2006-08-24 Kyocera Corp Capacitor and wiring board
JP2010512667A (en) * 2006-12-13 2010-04-22 インテル コーポレイション Small electronic device with bridge interconnection to upper conductive layer of passive buried structure and method of making the same
JP4932912B2 (en) * 2006-12-13 2012-05-16 インテル コーポレイション Small electronic device with bridge interconnection to upper conductive layer of passive buried structure and method of making the same
JP2023516161A (en) * 2020-02-26 2023-04-18 エイエムエス-オスラム インターナショナル ゲーエムベーハー Substrate and semiconductor laser

Similar Documents

Publication Publication Date Title
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
US4202007A (en) Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPH01282890A (en) Manufacture of multilayer circuit
US4193082A (en) Multi-layer dielectric structure
JPS62188399A (en) Ceramic wiring board
EP0797254B1 (en) LSI package and manufacturing method thereof
JPH06104578A (en) Multilayer wiring board and production thereof
JP3154594B2 (en) Multilayer wiring board with built-in capacitor and method of manufacturing the same
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JP2004186395A (en) Manufacturing method of ceramic substrate
JP3774336B2 (en) High frequency wiring board and manufacturing method thereof
JPH08125339A (en) Manufacture of multilayer circuit board
JPH06216501A (en) Printed board and member for it
JPH06283380A (en) Manufacture of ceramic multilayer circuit board incorporating capacitor
JP4412891B2 (en) Method for producing composite and composite laminate, and method for producing ceramic substrate
JP2004031699A (en) Ceramic circuit board and method for manufacturing the same
KR20060013950A (en) Method for manufacturing multilayer substrate using dissimilar dielectric material
JPH06164151A (en) Multilayer interconnection board
JPH0283995A (en) Ceramic multilayer circuit board and its applications
JPH06164146A (en) Multilayer interconnection board
JPH0433396A (en) Multilayer printed ceramic board with air layer
JP4022105B2 (en) Manufacturing method of multilayer wiring board
JPH0239878B2 (en)
JP2003051679A (en) Ceramic wiring board and manufacturing method therefor
US20050195052A1 (en) Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics