JPH0610425Y2 - Keyboard controller - Google Patents

Keyboard controller

Info

Publication number
JPH0610425Y2
JPH0610425Y2 JP1987060058U JP6005887U JPH0610425Y2 JP H0610425 Y2 JPH0610425 Y2 JP H0610425Y2 JP 1987060058 U JP1987060058 U JP 1987060058U JP 6005887 U JP6005887 U JP 6005887U JP H0610425 Y2 JPH0610425 Y2 JP H0610425Y2
Authority
JP
Japan
Prior art keywords
input
output
port
key switch
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987060058U
Other languages
Japanese (ja)
Other versions
JPS63168530U (en
Inventor
徹彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1987060058U priority Critical patent/JPH0610425Y2/en
Publication of JPS63168530U publication Critical patent/JPS63168530U/ja
Application granted granted Critical
Publication of JPH0610425Y2 publication Critical patent/JPH0610425Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 <産業上の利用分野> 本考案は、1チップ・マイクロコンピュータの入出力ポ
ートを用いてキー・スイッチ・マトリクスの列を選択的
に駆動し、このキー・スイッチ・マトリクスの行信号を
入力してキー・スイッチのオンオフ状態を検出するキー
ボード・コントローラに関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial application field> The present invention selectively drives a row of a key switch matrix by using an input / output port of a one-chip microcomputer. The present invention relates to a keyboard controller for detecting the on / off state of a key switch by inputting a row signal of

<従来の技術> 一般的に、マトリクス状に配列されたキー・スイッチに
よって構成されるキーボードを制御する場合、汎用の1
チップ・マイクロコンピュータを利用することが多い。
<Prior Art> Generally, when controlling a keyboard composed of key switches arranged in a matrix, a general-purpose 1
Often a chip microcomputer is used.

このとき、第2図に示すような汎用のマイクロコンピュ
ータの入出力ポート回路を複数個利用する。この入出力
ポート回路は、Dフリップ・フロップ回路f、入力バッ
ファb、ナンド・ゲート及び出力ドライバ回路から構成
される信号出力部oよりなり、詳しい動作の説明は省略
するが、ポートPをプログラムに応じて内部バスBを介
して与えられるデータにより入力ポートまたは出力ポー
トとして用いることができる。
At this time, a plurality of input / output port circuits of a general-purpose microcomputer as shown in FIG. 2 are used. This input / output port circuit is composed of a signal output section o composed of a D flip-flop circuit f, an input buffer b, a NAND gate and an output driver circuit, and detailed description of the operation will be omitted. Accordingly, it can be used as an input port or an output port according to the data given through the internal bus B.

即ち、内部バスBに“L”が出力され、クロック・パル
スCL”H”のタイミングでDフリップ・フロップ回路
fにラッチされると、Q端子出力“L”、Q端子出力”
H”となって、pチャネル半導体素子z1はオフ、nチ
ャネル半導体素子z2はオン、pチャネル半導体素子z
3はオフとなり、ポートP出力は“L”となる。
That is, when "L" is output to the internal bus B and latched by the D flip-flop circuit f at the timing of the clock pulse CL "H", the Q terminal output is "L" and the Q terminal output is "L".
H ″, the p-channel semiconductor element z1 is off, the n-channel semiconductor element z2 is on, and the p-channel semiconductor element z is
3 is turned off, and the port P output becomes "L".

一方、内部バスBに”H”が出力されると、クロック・
パルスCL“H”によりDフリップ・フロップ回路fは
Q端子出力“H”,Q端子出力“L”となって、pチャ
ネル半導体素子z1はクロック・パルスCL“H”の期
間オン、nチャネル半導体素子z2はオフ、pチャネル
半導体素子z3はオンとなり、ポートP出力は“H”と
なる。
On the other hand, when "H" is output to the internal bus B, the clock
The pulse CL "H" causes the D flip-flop circuit f to have a Q terminal output "H" and a Q terminal output "L", and the p-channel semiconductor element z1 is on during the clock pulse CL "H" and is an n-channel semiconductor. The element z2 is turned off, the p-channel semiconductor element z3 is turned on, and the port P output becomes "H".

このような入出力ポートPを入力ポートとして用いる場
合には、入力バッファbを有効とするとともに、nチャ
ネル半導体素子z2をオフとして外からの信号を入力す
る。
When such an input / output port P is used as an input port, the input buffer b is enabled, and the n-channel semiconductor element z2 is turned off to input an external signal.

以上のような機能を利用し、この入出力ポートPを複数
個用い、キー・スイッチ・マトリクスの行信号を入力し
てキー・スイッチのオンオフ状態を検出している。
Utilizing the functions as described above, a plurality of input / output ports P are used to input the row signal of the key switch matrix to detect the on / off state of the key switch.

<考案が解決しようとする問題点> しかし、このような入出力ポートPを入力ポートとして
使用している場合、クロック・パルスCLにノイズが混
入してパルスCL“H”となり、かつ、他の用途にも用
いられている内部バスBのこの時の信号状態がたまたま
“L”であると、上述したように、nチャネル半導体素
子z2はオンとなってポートP出力は“L”保持固定と
なることがある。
<Problems to be Solved by the Invention> However, when such an input / output port P is used as an input port, noise is mixed into the clock pulse CL to generate a pulse CL “H”, and If the signal state of the internal bus B, which is also used for the purpose, happens to be "L", the n-channel semiconductor element z2 is turned on and the port P output is held "L" and fixed, as described above. May be.

そして、この入力ポートの入力バッファbには常に信号
“L”が与えられる状態が続き、この結果、キーボード
上の押されていないキー・スイッチまでが押されている
ようにみえ、誤動作の原因となるおそれがある。
Then, the signal "L" is continuously applied to the input buffer b of this input port, and as a result, it seems that even the unpressed key switches on the keyboard are being pressed, which causes the malfunction. May be.

キーボード・コントローラとして用いられる入出力ポー
ト回路に与えられるクロック・パルスCLに外来ノイズ
等が重畳される原因として、次の点が挙げられる。
The following points can be cited as the cause of the external noise being superposed on the clock pulse CL given to the input / output port circuit used as the keyboard controller.

オペレータがキー・スイッチを押す時に人体に帯電し
た静電気より静電気ノイズが発生しやすい。
Electrostatic noise is more likely to occur than static electricity charged on the human body when the operator presses the key switch.

キー・スイッチ・マトリクスの行配線は通常長い配線
長かつハイ・インピーダンスになっていて外来ノイズの
影響を受けやすい。
The row wiring of the key switch matrix usually has a long wiring length and high impedance and is easily affected by external noise.

については配線パターンを両面配線プリント板を使
用する等すれば改善できるが、コスト高となる。キーボ
ードの場合は低コスト化の要求により片面配線プリント
板を使用するのが一般的である。
As for the wiring pattern, the wiring pattern can be improved by using a double-sided wiring printed board, but the cost is increased. In the case of a keyboard, a single-sided wiring printed board is generally used because of the demand for cost reduction.

本考案が解決しようとする問題は、上記した過渡的な外
来ノイズが発生してもこれに影響されることなくキー・
スイッチのオンオフ状態を検出することであり、円滑な
動作を行なえるキーボード・コントローラを実現するこ
とを目的とする。
The problem to be solved by the present invention is that even if the above-mentioned transient external noise is generated, the key
The purpose is to detect a switch on / off state, and to realize a keyboard controller that can perform smooth operation.

<問題を解決するための手段> 以上の問題を解決した本考案は、内部バス上の信号
“L”をクロック・パルス“H”でラッチしてそのポー
ト出力を“L”として出力ポートとなり、前記内部バス
上の信号“H”を前記クロック・パルス“H”でラッチ
してそのポート出力を“H”とするとともに入力バッフ
ァを有効として入力ポートとなる入出力ポートを少なく
とも2個以上備える1チップ・マイクロコンピュータを
用い、前記入出力ポートを出力ポートとしてその出力
“L”によりキー・スイッチ・マトリクスの各々の列を
選択的に駆動し、前記入出力ポートを入力ポートとして
前記キー・スイッチ・マトリクスの各々の行に発生する
信号を入力してキー・スイッチのオンオフを検出するキ
ーボード・コントローラにおいて、前記キー・スイッチ
・マトリクスの列駆動動作中にオン状態の前記キー・ス
イッチをカウントしカウンタ値が一定値以上になるとキ
ャリイ信号を前記1チップ・マイクロコンピュータに出
力するカウンタを設け、前記1チップ・マイクロコンピ
ュータは、前記キャリイ信号が与えられたとき前記入力
バッファが有効で入力ポートとなっている入出力ポート
に対応する前記内部バスに“H”を与えるとともに前記
クロック・パルスを“H”とし当該入出力ポートを入力
ポートとして列スキャン動作を開始することを特徴とす
るキーボード・コントローラである。
<Means for Solving Problems> In the present invention which solves the above problems, the signal “L” on the internal bus is latched by the clock pulse “H” and its port output becomes “L” and becomes an output port. A signal "H" on the internal bus is latched by the clock pulse "H" to set its port output to "H", and at least two input / output ports serving as input ports by enabling an input buffer are provided. Using a chip microcomputer, each of the columns of the key switch matrix is selectively driven by the output "L" with the input / output port as the output port, and the input / output port as the input port. In a keyboard controller for detecting ON / OFF of a key switch by inputting a signal generated in each row of a matrix, the key switch A counter is provided which counts the key switches in the ON state during the column driving operation of the switch matrix and outputs a carry signal to the one-chip microcomputer when the counter value exceeds a certain value. When the carry signal is applied, the input buffer is valid and "H" is applied to the internal bus corresponding to the input / output port that is the input port, and the clock pulse is set to "H". Is a keyboard controller characterized by starting a column scan operation using as an input port.

<作用> 本考案のキーボード・コントローラは、1チップ・マイ
クロコンピュータの入出力ポートを用いてキー・スイッ
チ・マトリクスの列を順次駆動して行信号を入力し、オ
ン状態のキー・スイッチの個数をカウントし、カウント
数が一定値以上となるとノイズが発生したとみなし、一
旦、行入力ポートから“H”レベルが出力されるように
制御して、行入力ポートが正しく入力ポートとなるよう
に戻してから再び列駆動動作を開始する。
<Operation> The keyboard controller of the present invention uses the input / output port of the one-chip microcomputer to sequentially drive the columns of the key switch matrix to input the row signal, and to determine the number of the key switches in the ON state. Counting is performed, noise is considered to have occurred when the number of counts exceeds a certain value, control is once made to output "H" level from the row input port, and the row input port is returned to the correct input port. Then, the column driving operation is started again.

<実施例> 第1図は本考案を実施したキーボード・コントローラの
1例を表わす図である。
<Embodiment> FIG. 1 is a diagram showing an example of a keyboard controller embodying the present invention.

この図において、1は汎用の1チップ・マイクロコンピ
ュータCPUであり、入出力ポートP10,P11,P20,
P21を有し、入出力ポートP10,P11はキー・スイッチ
・マトリクス2の行c0,c1入力ポート、入出力ポー
トP20,P21は列r0,r1の列セレクト信号出力ポー
トとして使用する。
In the figure, reference numeral 1 is a general-purpose one-chip microcomputer CPU, which has input / output ports P10, P11, P20,
Input / output ports P10 and P11 are used as row c0 and c1 input ports of the key switch matrix 2 and input / output ports P20 and P21 are used as column select signal output ports of columns r0 and r1.

2はキー・スイッチ・マトリクスであり、説明を簡単に
するために、行c,列rの各交点に4個のキー・スイッ
チsw00,sw01,sw10,sw11を配置する。
Reference numeral 2 denotes a key switch matrix, and four key switches sw00, sw01, sw10, sw11 are arranged at each intersection of row c and column r for the sake of simplicity.

3はCPU1に接続されたカウンタである。CPU1
は、キー・スイッチ・マトリクス2上のオン状態のキー
・スイッチが検出されると端子Poutからパルス出力を
行ない、カウンタ3はこのパルスをカウントし、カウン
タ値が一定値以上になると端子CからCPU1のCin端
子へキャリイ信号を出力する。このカウンタ3は、CP
U1のキー・スイッチ・マトリクスの列駆動が一巡する
と、CPU1からリセットRESET信号が与えられ
る。
Reference numeral 3 is a counter connected to the CPU 1. CPU1
Outputs a pulse from the terminal Pout when a key switch in the ON state on the key switch matrix 2 is detected, the counter 3 counts this pulse, and when the counter value exceeds a certain value, the CPU outputs from the terminal C to the CPU 1 The carry signal is output to the Cin terminal of. This counter 3 is CP
When the column drive of the key switch matrix of U1 has completed one cycle, the reset reset signal is given from the CPU1.

尚、CPU1内における入出力ポートP10,P11,P2
0,P21の構成は、第2図に示した入出力ポート回路と
同様である。
Input / output ports P10, P11, P2 in the CPU 1
The configurations of 0 and P21 are similar to those of the input / output port circuit shown in FIG.

さて、このように構成された本考案のキーボード・コン
トローラは次のように動作する。
Now, the keyboard controller of the present invention thus constructed operates as follows.

CPU1は、通常、出力ポートP20,P21から列駆動セ
レクト信号“L”を出力し、キー・スイッチ・マトリク
ス2の各列を選択的にr0,r1,r0,…と順次駆動
する。列駆動セレクト信号を出力し列の駆動が整定した
ら、入力ポートP10,P11から入力されるその列に設置
されるキー・スイッチのオンオフ状態を調べる。この動
作を繰り返すことによってキー・スイッチ・マトリクス
2上のオンオフ状態を全て検出することができる。
The CPU 1 normally outputs a column drive select signal "L" from the output ports P20, P21 to selectively drive each column of the key switch matrix 2 sequentially as r0, r1, r0, .... When the column drive select signal is output and the drive of the column is settled, the on / off state of the key switch installed in the column input from the input ports P10 and P11 is checked. By repeating this operation, it is possible to detect all on / off states on the key switch matrix 2.

このとき、CPU1はオン状態のキー・スイッチを検出
する度に端子Poutからパルス出力を行なう。カウンタ
3はこのパルス出力をカウントし、CPU1の列駆動動
作が一巡した時点で与えられるリセット信号RESET
によってリセットされ、新たにカウント動作可能とな
る。
At this time, the CPU 1 outputs a pulse from the terminal Pout each time the key switch in the ON state is detected. The counter 3 counts this pulse output, and the reset signal RESET provided when the column driving operation of the CPU 1 completes one cycle.
It is reset by and the count operation becomes possible again.

従って、カウンタ3には、オン状態のキー・スイッチの
個数が保持されることになる。そして、カウンタ値が予
め定めた値、例えば列の数以上になった場合にキャリイ
信号をCPU1の端子Cinへ出力する。
Therefore, the counter 3 holds the number of key switches in the ON state. Then, when the counter value exceeds a predetermined value, for example, the number of columns, a carry signal is output to the terminal Cin of the CPU 1.

CPU1は、このキャリイ信号を入力すると、予め内部
に設定したファームウェアにより、内部バスBに“H”
を出力するとともにクロック・パルスCL“H”とし、
入力ポートP10,P11から“H”レベルが出力されるよ
うに制御する。
When the carry signal is input, the CPU 1 causes the internal bus B to "H" by the firmware set in advance.
And clock pulse CL “H”,
The input ports P10 and P11 are controlled to output "H" level.

即ち、いずれかの入力ポートにてノイズが発生し、
“L”レベル出力固定となり、正しいキー・スイッチ操
作を読み出せないと判定し、これらの入出力ポートにつ
き、入力ポートとしての機能を回復させる。
That is, noise is generated at one of the input ports,
The "L" level output is fixed, and it is determined that the correct key switch operation cannot be read out, and the function of these input / output ports as the input port is restored.

そして、その後、キー・スイッチ・マトリクス2のスキ
ャンを再び開始する。
Then, after that, the scan of the key switch matrix 2 is started again.

例えば、過渡的なノイズの影響で行cOが“L”レベル
となった場合、キー・スイッチsw00,sw01のオンオ
フ状態にかかわらず、これらのキー・スイッチsw01,
sw11のオンのようにみえるが、この時点でカウンタ3
からキャリイ信号が出力されることにより、CPU1は
ポートP10,P11に一旦“H”レベルを出力した後にキ
ー・スイッチ・マトリクス2のスキャン開始状態とな
り、新たにキー・スイッチ・マトリクスのスキャン動作
を開始することができる。
For example, when the row cO becomes the “L” level due to the influence of transient noise, these key switches sw01, sw01, sw01, irrespective of the on / off states of these switches.
It looks like sw11 is on, but at this point counter 3
When a carry signal is output from the CPU 1, the CPU 1 once outputs "H" level to the ports P10 and P11, and then the key switch matrix 2 starts to scan, and the key switch matrix scan operation is newly started. can do.

尚、この図に示す例では、一定値以上のオン状態のキー
・スイッチをカウントする機能として、外部回路即ちカ
ウンタ3を利用したが、CPU1のカウント機能を用い
てソフトウエア的に実現することもできる。
In the example shown in this figure, the external circuit, that is, the counter 3 is used as the function of counting the key switches in the ON state of a certain value or more, but it can be realized by software using the counting function of the CPU 1. it can.

このようにして、本考案のキーボード・コントローラ
は、列駆動セレクト動作中に一定値以上のキー・スイッ
チがオンになったことを検出して、CPUが入力ポート
に一旦“H”レベルを出力しスキャン動作開始状態とす
ることによって、ノイズの影響を除くことができる。
In this way, the keyboard controller of the present invention detects that the key switch of a certain value or more is turned on during the column drive select operation, and the CPU once outputs the “H” level to the input port. The influence of noise can be eliminated by setting the scan operation start state.

<考案の効果> 本考案のキーボード・コントローラは、1チップ・マイ
クロコンピュータの入出力ポートを用いてキー・スイッ
チ・マトリクスの列を順次駆動して行信号を入力し、オ
ン状態のキー・スイッチの個数をカウントし、カウント
数が一定値以上となるとノイズが発生したとみなし、一
旦行入力ポートに“H”レベルを出力して再び列駆動動
作を開始するので、過渡的なノイズが発生してもこれに
影響されることなくキー・スイッチのオンオフ状態を検
出でき、円滑な動作を行なうキーボード・コントローラ
を実現することができる。
<Effects of the Invention> The keyboard controller of the present invention uses the input / output ports of the one-chip microcomputer to sequentially drive the columns of the key switch matrix to input the row signals and to turn on the key switches in the ON state. The number is counted, and when the counted number exceeds a certain value, it is considered that noise has occurred, and once the row input port is output "H" level and the column driving operation is restarted, transient noise occurs. Also, the on / off state of the key switch can be detected without being affected by this, and a keyboard controller that operates smoothly can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案を実施したキーボード・コントローラを
表わす図、第2図は汎用の1チップ・マイクロコンピュ
ータの入出力ポートの構成図である。 1…中央処理装置CPU、 2…キー・スイッチ・マトリクス、 3…カウンタ。
FIG. 1 is a diagram showing a keyboard controller embodying the present invention, and FIG. 2 is a configuration diagram of input / output ports of a general-purpose one-chip microcomputer. 1 ... Central processing unit CPU, 2 ... Key switch matrix, 3 ... Counter.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】内部バス上の信号“L”をクロック・パル
ス“H”でラッチしてそのポート出力を“L”として出
力ポートとなり、前記内部バス上の信号“H”を前記ク
ロック・パルス“H”でラッチしてそのポート出力を
“H”とするとともに入力バッファを有効として入力ポ
ートとなる入出力ポートを少なくとも2個以上備える1
チップ・マイクロコンピュータを用い、前記入出力ポー
トを出力ポートとしてその出力“L”によりキー・スイ
ッチ・マトリクスの各々の列を選択的に駆動し、前記入
出力ポートを入力ポートとして前記キー・スイッチ・マ
トリクスの各々の行に発生する信号を入力してキー・ス
イッチのオンオフを検出するキーボード・コントローラ
において、前記キー・スイッチ・マトリクスの列駆動動
作中にオン状態の前記キー・スイッチをカウントしカウ
ンタ値が一定値以上になるとキャリイ信号を前記1チッ
プ・マイクロコンピュータに出力するカウンタを設け、
前記1チップ・マイクロコンピュータは、前記キャリイ
信号が与えられたときに前記入力バッファが有効で入力
ポートとなっている入出力ポートに対応する前記内部バ
スに“H”を与えるとともに前記クロック・パルスを
“H”とし当該入出力ポートを入力ポートとして列スキ
ャン動作を開始することを特徴とするキーボード・コン
トローラ。
1. A signal "L" on an internal bus is latched by a clock pulse "H" and its port output is set to "L" to become an output port. The signal "H" on the internal bus is clock pulsed. It has at least two input / output ports that are latched at "H" to set the port output to "H" and enable the input buffer to become input ports.
Using a chip microcomputer, each of the columns of the key switch matrix is selectively driven by the output "L" with the input / output port as the output port, and the input / output port as the input port. In a keyboard controller for detecting ON / OFF of a key switch by inputting a signal generated in each row of the matrix, the key switch in the ON state is counted during the column drive operation of the key switch matrix, and a counter value is obtained. Is provided with a counter that outputs a carry signal to the one-chip microcomputer when
The one-chip microcomputer applies "H" to the internal bus corresponding to the input / output port which is the input buffer and is the input port when the carry signal is applied, and the clock pulse is applied. A keyboard controller characterized in that a column scan operation is started by setting the input / output port to "H" and using the input / output port as an input port.
JP1987060058U 1987-04-21 1987-04-21 Keyboard controller Expired - Lifetime JPH0610425Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987060058U JPH0610425Y2 (en) 1987-04-21 1987-04-21 Keyboard controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987060058U JPH0610425Y2 (en) 1987-04-21 1987-04-21 Keyboard controller

Publications (2)

Publication Number Publication Date
JPS63168530U JPS63168530U (en) 1988-11-02
JPH0610425Y2 true JPH0610425Y2 (en) 1994-03-16

Family

ID=30892132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987060058U Expired - Lifetime JPH0610425Y2 (en) 1987-04-21 1987-04-21 Keyboard controller

Country Status (1)

Country Link
JP (1) JPH0610425Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56119596A (en) * 1980-02-26 1981-09-19 Nec Corp Control signal generator
JPS58189729A (en) * 1982-04-30 1983-11-05 Casio Comput Co Ltd Key input device

Also Published As

Publication number Publication date
JPS63168530U (en) 1988-11-02

Similar Documents

Publication Publication Date Title
KR100323813B1 (en) System wake-up based on joystick movement
US8350730B2 (en) Keyboard scan
US20070159363A1 (en) Self-scan programmable keypad interface
JP2650124B2 (en) Semiconductor integrated circuit
JPH0610425Y2 (en) Keyboard controller
JPH0615309Y2 (en) Keyboard controller
JPS63244393A (en) Storage device equipped with parallel input/output circuit
US20080088488A1 (en) Keyboard scan for human interface devices
JPS6242313B2 (en)
JPH03157712A (en) Circuit device for detection of operating condition of function key
SU1503043A1 (en) Device for input of discrete signals into microcomputer
SU1501064A1 (en) Device for monitoring pulse sequences
JPH04420Y2 (en)
JPH11340816A (en) Electronic counter
JP2725680B2 (en) Bus error detection circuit
SU1677862A1 (en) Sensor switch
SU1603362A1 (en) Data output/input device
JPS5922579Y2 (en) Multi-item input device
SU1689955A1 (en) Device for debugging programs
SU1040481A1 (en) Data input device
SU1522192A2 (en) Code comparison circuit
SU1198504A1 (en) Keyboard
JP2548023Y2 (en) Key input device
SU1297050A1 (en) Device for checking operations of patching panel keys
SU938283A1 (en) Multi-program control device