JPS58189729A - Key input device - Google Patents

Key input device

Info

Publication number
JPS58189729A
JPS58189729A JP57071539A JP7153982A JPS58189729A JP S58189729 A JPS58189729 A JP S58189729A JP 57071539 A JP57071539 A JP 57071539A JP 7153982 A JP7153982 A JP 7153982A JP S58189729 A JPS58189729 A JP S58189729A
Authority
JP
Japan
Prior art keywords
input
signal
key
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57071539A
Other languages
Japanese (ja)
Inventor
Takashi Aoki
隆 青木
Hiroyoshi Kiuchi
木内 啓義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP57071539A priority Critical patent/JPS58189729A/en
Publication of JPS58189729A publication Critical patent/JPS58189729A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227Cooperation and interconnection of the input arrangement with other functional units of a computer

Abstract

PURPOSE:To eliminate a diode for preventing non-operation signal and to miniaturize a key input device, by inhibiting the processing of an operation signal when a counting value is discriminated as >=2 after counting the operation signals supplied from an output line. CONSTITUTION:The timing signals which are time-divided to input lines a0- a3 are supplied to key switches S00-S33 which are distributed in a matrix form form an input controlling part 6 via a buffer 8. The timing signal is delivered to output lines b0-b3 with operation of one of the switches S00-S33 and then supplied to counters 3a-3d as well as to the part 6 via a buffer 7. The counters 3a-3d count the timing signals, and a detecting signal is supplied to the part 6 from a line C2 via an OR gate 4 when the counting value of the timing signals becomes >=2. The part 6 transmits a resetting signal to a line C1 when the detecting signal is decided as a non-operation signal and at the same time delivers an inhibition code to the lines a0-a3 from an inhibition memory M to inhibit the processing of the operation signal.

Description

【発明の詳細な説明】 この発明は、複数個のキーがiトリックス状に配列され
たキー人力装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a key-powered device in which a plurality of keys are arranged in an i-trix pattern.

従来、前記キー人力装置には、たとえば第1図に4くず
ようにキースイッチな複数個配列した入力島か漏えられ
ている。すなわち、インバータ1&の出力癩はキースイ
ッチ8゜o、S、。%B□。’ ”’30の谷−漏に接
続され、1町様にインバータ1b、1c、ldり各出力
趨は夫々対応してキースイッチS01−831 ’ ”
tH−832,803〜83Bの各一端に接続されてい
る。さらに、キースイッチS。。〜”osの各他端はイ
ンバータ2&に接続され、同様にキースイッチ”10″
″′S13”20″″S25・ 830″″5830各
他熾は夫々対応してインバータ2b〜2dの入力端に接
続されている。そして、たとえばキースイッチS3゜が
操作されているとすると、インI・−タl&を介したタ
イミング信号はキースイッチS3い インバータ2.を
経て出力され、他のインバータ2゜〜2□からの出力は
無い。しかしなから、キースイッチ83.(Dt’iか
にキースイッチSA□、”71も同時に操作されている
場合には、前記インバータ1aを介して入力するタイミ
ング信号はインバ    −一夕2dから出力されるほ
か、第1図矢印によって示すようにキースイッチS、。
Conventionally, the above-mentioned key-operated devices include an input island arranged in a plurality of key switches, as shown in FIG. 1, for example. That is, the output of the inverter 1 & is set to the key switch 8°, S,. %B□. ''30 is connected to the valley and leakage, and each output trend of each inverter 1b, 1c, ld is connected to the corresponding key switch S01-831.'
It is connected to one end of each of tH-832, 803 to 83B. Furthermore, key switch S. . ~”Each other end of “OS” is connected to inverter 2&, and also key switch “10”
``''S13''20''''S25, 830''''5830 are respectively connected to the input terminals of inverters 2b to 2d. For example, if the key switch S3° is operated, the timing signal via the inverter I. There is no output from other inverters 2° to 2□. However, key switch 83. (If Dt'i or key switch SA□, "71 is also operated at the same time, the timing signal inputted via the inverter 1a is outputted from the inverter 2d, and also the timing signal is outputted from the inverter 2d as indicated by the arrow in FIG. Key switch S, as shown.

、S、□、S2.を夫々社で、インバータ2Cからも出
力される。すなわち、キースイッチS2゜が操作されて
無いにもかかわらす、その操作を示す信号(以下、非操
作信号と称する)が出力される。この非操作信号が型費
な意味をもつキーと対応している場合にはそのまま処理
されると不都合が生じる。そこで、各キースイッチに夫
々非操作信号の発生を防止するダイオードを接続してい
た。しかし、ダイオードをwC絖する構成とすると、実
装スペースが広くなり装fl11か大型化し、また、高
価になると共に新たな取付は作業工程を必要とする欠点
があった。また、特に導電性フィルムによってキーボー
ドを製作した場合には、ダイオードの取付は作業が困難
になる欠点もあった。
, S, □, S2. is also output from the inverter 2C at each company. That is, even though the key switch S2° has not been operated, a signal indicating the operation (hereinafter referred to as a non-operation signal) is output. If this non-operation signal corresponds to a key that has an unnecessary meaning, problems will arise if it is processed as is. Therefore, a diode was connected to each key switch to prevent the generation of a non-operation signal. However, when the diode is constructed using a wC wire, the mounting space becomes large, the mounting space becomes large, and it also becomes expensive and requires a new work process for installation. Furthermore, especially when the keyboard is made of a conductive film, there is also the drawback that mounting the diode becomes difficult.

この発明は前記事情に基ついてなされたもので、その目
的とするところは、各キースイッチにダイオードを接続
することなく、出力される非操作信号を適確に処理でき
るようにしたキー人力装置を提供することである。
This invention was made based on the above-mentioned circumstances, and its purpose is to provide a key-powered device that can accurately process output non-operation signals without connecting diodes to each key switch. It is to provide.

以下、この発明の一実施例につき第2図ないし第6図に
基ついて説明する。第2図は入力部の回m取図を不し、
同図中破−によって囲まれたHの部分は第1図のキーボ
ードの構成と同一であるため説明は省略し、同一部分は
同一符号を符してボすことにする。前記インバータ11
〜1dには夫々zj応した入力信号ライン〜〜13を介
してタイミング信号が入力される。また前記インバータ
2a〜2dから出力される信号は夫々対応した出力ライ
ンb0〜b3を介し、対応するカウンタ3a〜3dに入
力される。カウンタ3&は第2図中一点鎖蛛で曲んで不
すように、D型フリップフロップを2段にわたって直列
接続したものである。すなわち、1.2段目のD型フリ
ップフロップのOK入力端はラインb。と、1後目のD
型フリツプフロップリ入力趨は2段目のD型りリップ7
0ツブの1人力に夫々接続され、さらに1段目のD型フ
リソフフ、ロッゾのQ出力端は2段目のD型フリップ7
0ツブのD入力層に接続されている。そして、l、2検
目(DDmフリッグ70ツブのリセット端子は一括して
ラインC1に、1段目のD型フリップフロツプリQ出力
熾はオア回路4を介してラインc2に接続されてい4゜
こりほかカウンタ3b〜3dの画成もカウンタ3&の場
合と同様であるので説明を省略する。
An embodiment of the present invention will be described below with reference to FIGS. 2 to 6. Figure 2 does not show the input part time diagram.
Since the part H surrounded by the dotted line in the figure is the same as the structure of the keyboard in FIG. 1, a description thereof will be omitted, and the same parts will be designated by the same reference numerals and omitted. The inverter 11
Timing signals are input to ~1d via input signal lines ~13 corresponding to zz, respectively. Further, the signals output from the inverters 2a to 2d are input to the corresponding counters 3a to 3d via the corresponding output lines b0 to b3, respectively. The counter 3& is constructed by connecting two stages of D-type flip-flops in series so as to avoid bending as shown in FIG. That is, the OK input terminal of the 1.2nd stage D-type flip-flop is line b. and the first D
The type flip-flop input trend is the second stage D type lip 7.
The Q output terminal of the first stage D-type flip 7 is connected to the second stage D-type flip 7.
It is connected to the D input layer of 0. Then, l, 2nd check (the reset terminals of the DDm flip 70 tubes are all connected to the line C1, and the Q output terminal of the first stage D-type flip-flop is connected to the line c2 via the OR circuit 4. The configuration of the counters 3b to 3d is also the same as that of the counter 3&, so a description thereof will be omitted.

第3図番まキー人力装置12)J1部回路榊戚図を示し
、前述した入力部5からライン02を介して出力される
信号は人力制御回路6に入力され、また出力ラインb0
〜b、を介したデータはバッファ7にIIlき込まれる
。そして、バッファ7に書き込まれたデータは入力制御
回路6から与えられる絖み出し信号Hによって入力制御
回路6へ絖み込まれる。入力部」角回路6はキーコード
が記憶されるX、Yレジスタ、入力コードが記憶される
■暮しジスタ、および1、nレジスタの外に、図示しな
い加減算回路などが備えられている。そして、入力制御
回路6はラインC1を介してリセッF信号を出力し、ま
たバッファ8へ誉吉込み信号Wと共に操作キーを走査す
るためのタイミング信号を出力する。このバッファ8は
入力ライン9゜〜9Jに夫々対応して4桁分の記tt各
電を鳴し、書き込まれたタイミング信号を対応する人力
ラインに送出する。また、入力l′bl+餠回路6はフ
ィンC2からQA’4が人力された除県止メ七り勧との
間においてデータの授受を何う。
Figure 3 shows the circuit diagram of the J1 part circuit 12), where the signal output from the input section 5 described above via the line 02 is input to the human control circuit 6, and the output line b0
The data via ~b is loaded into the buffer 7. The data written in the buffer 7 is inserted into the input control circuit 6 by the adjustment signal H applied from the input control circuit 6. The input section circuit 6 is provided with an addition/subtraction circuit (not shown) in addition to the X and Y registers in which key codes are stored, the second register in which input codes are stored, and the 1 and N registers. Then, the input control circuit 6 outputs a reset F signal via the line C1, and also outputs a timing signal for scanning the operation keys together with a homicidal signal W to the buffer 8. This buffer 8 generates four-digit registers corresponding to the input lines 9° to 9J, respectively, and sends the written timing signals to the corresponding human-powered lines. In addition, the input l'bl + gate circuit 6 transmits and receives data between the fin C2 and the QA'4 manual input.

こり糸走メモリMKは入力が糸上されるキーコードかあ
らかじめ記憶される。また、入力側#都6Lm Yレジ
スタ内のFfT足りキーコードを入カコードIK変侠1
−′COP U 9のZレジスタへ送出する。
The thread running memory MK stores in advance whether the input is a key code for thread lifting. Also, enter the FfT sufficient key code in the input side #To6Lm Y register.
-' Send to Z register of COP U 9.

次に、この発明の動作について説明する。ます、説明り
便宜上、入力部5の動作について簡単に説明する。人力
ライン〜〜&3には入力11JII1部6から・・ンフ
ァ8を介して時分割されたタイミング信号か1−次入力
され、操作されたキースイッチが走査される。このとき
、たとえば第4図に示すようにスイッチ810たけが操
作されているとすると人力ラインayタイミング信号が
入力された際、出力フィンb1に信号が出力される。こ
の46号は同時にカウンタ3bKも入力され、1段目の
D型フリソノフロップかセットされる。続いて入カライ
ン町〜&3へとタイ42フ16号か入力されて全キーの
キー走査か−通り終了すると入力部」角回路6からライ
ンC1ヘクリア信号が出力されてカウンタ3a〜3dり
各り型フリソゲフロッグはリセットされる。
Next, the operation of this invention will be explained. First, for convenience of explanation, the operation of the input section 5 will be briefly explained. A time-divided timing signal is firstly inputted from the input 11JII1 unit 6 through the amplifier 8 to the human power line ~~&3, and the operated key switch is scanned. At this time, for example, if only the switch 810 is operated as shown in FIG. 4, when the human power line ay timing signal is input, a signal is output to the output fin b1. This number 46 is also input to the counter 3bK at the same time, and the first stage D-type frisono flop is set. Next, the input line Machi ~ & 3 is inputted to Tie 42 F16, and when all keys are scanned, a clear signal is output from the input section corner circuit 6 to line C1, and the counters 3a to 3d are each input. Type Furisogefrog is reset.

したがって各カウンタ3a〜3dからの出力は無い。と
ころで、たとえばキースイッチ”30%sJ1、”Jt
が同時に操作された場合には、入カライン龜。
Therefore, there is no output from each counter 3a to 3d. By the way, for example, the key switch "30%sJ1," Jt
If operated at the same time, the input line.

忙タイミング信号が入力された際、出力ラインb。When the busy timing signal is input, output line b.

を介して毎号が出力されるほか、キースイッチSJO”
  S31.8□1を夫々迂回し、出方ラインb2を介
して信号が出力される。この結果、カウンタ3d、30
の各1段目ODmフリングフロップがセットされる。統
いて入力ライン&1にタイミング信号・が入力されると
再び出力ラインb、を介してキースイッチS2Iの操作
を示す信号が出力され、ζ0結果、カウンタ3 o K
 2発註のクロックgM号が入力されるから、カウンタ
3oから信号がオア回Th4、ラインC2を夫々介して
出力される。つまり、ラインC2を介した信号は実際に
は操作されて無いキースイッチS28が操作キーとして
出力されたことを示す非操作検出信号として出力される
。続いて人力ラインlL2 % a3にタイミング信号
が出方された彼、フィンC1にクリア信号が入力される
In addition to outputting each issue via the key switch SJO”
The signals bypass S31.8□1 and are output via the output line b2. As a result, counters 3d, 30
Each first stage ODm fling flop is set. When a timing signal is input to the input line &1, a signal indicating the operation of the key switch S2I is output again via the output line b, and as a result of ζ0, the counter 3 o K
Since two clocks gM are input, signals are output from the counter 3o via the OR circuit Th4 and the line C2, respectively. That is, the signal via line C2 is output as a non-operation detection signal indicating that key switch S28, which is not actually operated, is output as an operated key. Subsequently, a timing signal is output to the human power line 1L2%a3, and a clear signal is input to the fin C1.

ところで、基1ヒメモリMには…J記キースイッチ”o
o〜SJ3の配列状態を考慮し、前記キースイッチS2
.If(対応する信号のように非操作信号が出力される
町目ヒ性のある各キースイッチを想定し、こQうち入力
が許可されると不都合なキースイッチと対応するキーコ
ードを禁止コードとしてあらかしC+設疋しているとす
る。次に、人力制御回路60蛎作につき第5図のフロー
に従って説明する。
By the way, in the base 1 memory M...J key switch"o
Considering the arrangement state of o to SJ3, the key switch S2
.. If (assuming that each key switch is inconvenient and outputs a non-operation signal like the corresponding signal, the key code corresponding to the key switch that is inconvenient if input is allowed is set as a prohibition code. It is assumed that the outline C+ is set up.Next, the creation of the human control circuit 60 will be explained according to the flow shown in FIG.

すなわち、ステップS□において入力制御回路6のXレ
ジスタがクリアされる。次いでステップ8Vこ極り、人
力mj−回路6内のn、iの各レジスタに0”か1き込
まれる。次いでステップへに移り、nレジスタの内容に
よって指定される入力フィンlL3に約しタイミング旧
号が出力される。次いでステップS4に移り、入力制御
回路6がらバッファ7−\絖み出し信号Rが出力され、
バッファ7に記憶された出力ラインb。〜3上の信号が
Xレジスタへ省き込まれる。すなわち、出力ラインb。
That is, in step S□, the X register of the input control circuit 6 is cleared. Next, at step 8V, 0'' or 1 is written into each register n and i in the manual mj-circuit 6.Then, the process moves to step 8, and the input fin lL3 specified by the contents of the n register is programmed and the timing is set. The old number is output.Next, the process moves to step S4, and the input control circuit 6 outputs the buffer 7-\adjustment signal R.
Output line b stored in buffer 7. The signals above ~3 are omitted to the X register. That is, output line b.

〜3上の18号は削記入カラインa、のタイミング信号
と共にキーコードとしてルジスタによって指定されるX
レジスタの隣り合う柘X1、X1→1に誓き込まれる。
No. 18 on ~3 is the X specified by Lujista as a key code along with the timing signal of the deleted car line a.
It is pledged to the neighboring register X1, X1→1.

このとき出力ラインb。〜、に非操作信号吃出力されて
いる場合には、その非操作信号も入力ライン1.のタイ
ミング信号と共にXレジスタの隣り合う桁に誉き込壜れ
る。このようにXレジスタの4にき込みの後、ステップ
S5に移り、nレジスタの内容が+1される。次いでス
テップS。
At this time, output line b. , if a non-operation signal is output to input line 1. It is written into the adjacent digits of the X register along with the timing signal. After writing 4 into the X register in this way, the process moves to step S5, and the contents of the n register are incremented by 1. Next step S.

に移り、nレジスタの内容が「3」以下と判断されると
未だ全キースイッチの走査が終了して無いとみなされて
ステップS8に戻る。ステップ1において、nレジスタ
の内容が「3」より大の場合は入力ライン〜)に−遡り
タイミング信号が出力されたと判断され、ステップ87
に移る。ステップS7において、入力制御回路6のルジ
スタの内容によって指定される。Xレジスタの桁Xi、
Xl+1に書き込まれた今回のキーコードがXレジスタ
に記憶されたキーコードに含まれているか否かの判断が
行なわれ、YIC8と判断されるとステップS、に移る
。ステップS、において、入力側#l[l!回路6から
ラインC1にクリア信号が出力され、各カウンタ3・〜
3dり内容がクリアされ、この恢ステツノS、へ仄る。
If it is determined that the content of the n register is "3" or less, it is assumed that all the key switches have not been scanned yet, and the process returns to step S8. In step 1, if the content of the n register is greater than "3", it is determined that the -reverse timing signal has been output to the input line ~), and step 87
Move to. In step S7, it is designated by the contents of the register of the input control circuit 6. Digit Xi of the X register,
It is determined whether the current key code written in Xl+1 is included in the key codes stored in the X register, and if it is determined to be YIC8, the process moves to step S. In step S, input side #l[l! A clear signal is output from the circuit 6 to the line C1, and each counter 3...
The contents of 3D are cleared, and the contents are transferred to this game S.

1SiJ記ステツプS7においてXレジスタ内のキーコ
ートがXレジスタのキーコードに無い場合には続いてス
テツノS、に移り、XレジスタのキーコードかXレジス
タへ転送される。次いでステップ”10V(移り、人力
市1」告回#166においてラインC2を介した非煙f
+=検出信号の入力の有無の検出が行なわれ、人力無し
と判断されるとXレジスタに記憶されたキーコートに非
操作のキーコードが含まれて無いとみなされてステップ
S1□に移る。ステソノS工。
If the key code in the X register is not found in the key code of the X register in Step S7 of 1SiJ, then the process moves to Step S, and the key code of the X register is transferred to the X register. Next, in step “10V (move, human power city 1”) notification #166, the non-smoke f via line C2
The presence or absence of input of the += detection signal is detected, and if it is determined that there is no human effort, it is assumed that the key code stored in the X register does not include a non-operated key code, and the process moves to step S1□. Stesono S engineering.

において、Xレジスタの桁Yi、Yl+1に記憶された
キーコートが入力コードに変換される。次いでステップ
S1□に進み、変換された人力コードかCPU9へ活用
され、2レジスタに1き込まれ、次いでステップへに戻
る。
At , the key codes stored in digits Yi and Yl+1 of the X register are converted into input codes. Next, the process proceeds to step S1□, where the converted manual code is utilized by the CPU 9, 1 is written into 2 registers, and then the process returns to step S1.

=iJ記ステツ7S、。において、ラインc2を介して
非操n憬出慴号の検出が有る場合には、非操作のキーコ
ードかXレジスタに1き込まねていると判断されてステ
ップS14に移る。ステップs13において、Yレジス
タの桁Yi、Yi+1に記憶されたキーコードが入力コ
ードに変換される。次いでステップS14に移り、禁止
メモリMに記憶されている入力禁止コードがサーチされ
る。次いでステップS1.に進み、サーチされた入力禁
止コードが前記f換された入力コードを含んでいるか否
かの判断が実行され、MOと判断されるとステップS1
、に移り入力コードが出力され、YIC8と判断される
とステップS1.に進む。ステップStsにおいてルジ
スタの内容が更新され、次いでステップ51fK進み、
ルジスタの内容が終了したか否か、つまり、Yレジスタ
に記憶された全キーコードに対して入力禁止コードのサ
ーチが行なわれたか否かが判断され、否と判断されると
ステップs11に戻り、YIC8と判断されるとステッ
プS、に復帰する。
=iJ 7S. In this case, if an unoperated key code is detected via line c2, it is determined that the unoperated key code has not been written to the X register, and the process moves to step S14. In step s13, the key codes stored in digits Yi and Yi+1 of the Y register are converted into input codes. Next, the process moves to step S14, and the input prohibition code stored in the prohibition memory M is searched. Next, step S1. The process proceeds to step S1, where it is determined whether or not the searched input prohibition code includes the f-converted input code.If MO is determined, the process proceeds to step S1.
, the input code is output, and if it is determined to be YIC8, the process moves to step S1. Proceed to. In step Sts, the contents of Lujista are updated, and then the process proceeds to step 51fK.
It is determined whether the contents of the register have been completed, that is, whether the input prohibition code has been searched for all the key codes stored in the Y register. If YIC8 is determined, the process returns to step S.

しかして、両速した第4図に示すキースイッチS10が
単独に操作された場合は、ステップS、−S。
If the key switch S10 shown in FIG. 4, which is set to both speeds, is operated alone, steps S and -S are performed.

が実行され、そしてこの操作と一時に同図にボすイ呂号
で1のタイミングでステップ8.〜5Iffi ”Iが
Il1次夾行きれて入力コードとして出力される。そし
て、キースイッチS1゜の操作中に、キースイッチSj
Q’  S4I、S2□が操作されたとすると、Xレジ
スタにはキースイッチ810”’J。、S3゜、S3□
、S2Iを夫々下すキーコードが記憶される。ところで
YレジスタにはすでにキースイッチS1゜を不すキーコ
ードが記憶されているからステップS、へは進めずにス
テップ81〜S、が繰り返し実行される。
is executed, and at the same time as this operation, step 8. 〜5Iffi "I goes to Il1st stage and is output as an input code. Then, while key switch S1° is being operated, key switch Sj
If Q' S4I and S2□ are operated, the key switch 810'''J., S3゜, S3□ is in the X register.
, S2I are stored. By the way, since the key code for turning off the key switch S1° has already been stored in the Y register, steps 81 to S are repeatedly executed without proceeding to step S.

次に、キースイッチSI0の操作を解除し、キースイッ
チS、。、S38.8□1の操作を続行すると、Xレジ
スタにはキースイッチS1゜を示すキーコードか含まれ
ないから、第4図に示す信号fρタイミングでステップ
S、に移り、順次ステップ8.。〜S17が実行される
。このとき、Yレジスタに転送されたキースイッチS2
゜、’30% S□、8□、を夫々下すキーコードは夫
々順次入力コードへ変換され、このうち禁止メモリyに
キースイッチS2゜と対応する入力コードが入力禁止コ
ードして記憶されている場合は、その入力コードの出力
は禁止され、他の人力コードは出力される。
Next, the operation of the key switch SI0 is released, and the key switch S. , S38.8□1 is continued. Since the X register does not include the key code indicating the key switch S1°, the process moves to step S at the timing of the signal fρ shown in FIG. 4, and steps 8. . ~S17 is executed. At this time, the key switch S2 transferred to the Y register
The key codes for ゜, '30% S□, 8□, respectively are converted into input codes in sequence, and among these, the input code corresponding to key switch S2゜ is stored as an input prohibition code in the prohibition memory y. If so, output of that input code is prohibited, and other manual codes are output.

なお、前記実施例においては、実際には操作されて無い
非操作信号を検出するために各出力ラインに操作信号数
を計数するカウンタ31〜3dを儂えた構成としたが、
これに限らず、前記操作信号数を入力制御回路6の加算
回路によって直接計数して前記非操作信号の有無を判別
するように構成しても良い。
In the above embodiment, counters 31 to 3d for counting the number of operation signals are provided in each output line in order to detect non-operation signals that are not actually operated.
However, the present invention is not limited to this, and the configuration may be such that the number of operation signals is directly counted by an adding circuit of the input control circuit 6 to determine the presence or absence of the non-operation signal.

以上説明したように仁の発明によれば、出力ラインから
の操作信号が入力された際、この操作信号を計数し、こ
の計数値が2以上であると41別された除、所定の前記
操作信号の処理を禁止するようにしたから、実際には操
作されて無いにもかかわらず出力される非操作の操作信
号を適確に処理することができる。したがって、この非
操作信号防止用にダイオードを備える必要はないから、
装置の小型化が図れ、さらに安価に製造できると共に面
倒な取付作業から解放される利点がある。
As explained above, according to Jin's invention, when an operation signal is input from the output line, this operation signal is counted, and if the counted value is 2 or more, the predetermined operation is performed. Since the processing of the signal is prohibited, it is possible to appropriately process the non-operation operation signal that is output even though the operation is not actually performed. Therefore, there is no need to provide a diode to prevent this non-operation signal.
This has the advantage that the device can be made smaller, can be manufactured at a lower cost, and can be freed from troublesome installation work.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の詳細な説明するためのキーボードの
回路構成図、第2図はこの発明の実施例を示す入力−の
回路構成図、第3図は入力装置の截略システム′!s或
図、第4図はタイムチャート、第5図はフローチャート
である。 3&〜3d・・・・・・カウンタ、5・・・・・・入力
部、6・・・・・・入力部」#1gllR11H・・・
・・・キーボード、Soo〜S0’・・・・・キースイ
ッチ、M・・・・・・禁止メモリ。 特許出願人  カシオ針算慎株式会社
FIG. 1 is a circuit configuration diagram of a keyboard for explaining the present invention in detail, FIG. 2 is a circuit configuration diagram of an input device showing an embodiment of the invention, and FIG. 3 is an abbreviated system diagram of an input device. Fig. 4 is a time chart, and Fig. 5 is a flow chart. 3&~3d...Counter, 5...Input section, 6...Input section"#1gllR11H...
...Keyboard, Soo~S0'...Key switch, M...Prohibited memory. Patent applicant Casio Harisan Shin Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] マ)IJソックス状複数個のキースイッチが配設された
キー人力手段と、前記キースイッチの操作信号が導出さ
れる複数の出力ラインと、仁の出力ラインと対応して設
けられ、出力された操作信号の数を1数する針数手段と
、前記出力ラインからの操作信号が入力された際に、前
記針数手段による計#!i値が2以上であるか否かを判
別する判別手段と、前記2以上と判別された際に、所定
の前記操作信号の処珈を県止す4禁止手段とを備えてな
るキー人力装置。
M) A key manual means in which a plurality of IJ sock-shaped key switches are arranged, a plurality of output lines from which operation signals of the key switches are derived, and a key output line that is provided corresponding to the output line and outputted. Stitch number means increments the number of operation signals by 1, and when the operation signal from the output line is input, the stitch number means calculates the total #! A key human power device comprising: a determining means for determining whether the i value is 2 or more; and a prohibiting means for preventing processing of the predetermined operation signal when it is determined that the i value is 2 or more. .
JP57071539A 1982-04-30 1982-04-30 Key input device Pending JPS58189729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57071539A JPS58189729A (en) 1982-04-30 1982-04-30 Key input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57071539A JPS58189729A (en) 1982-04-30 1982-04-30 Key input device

Publications (1)

Publication Number Publication Date
JPS58189729A true JPS58189729A (en) 1983-11-05

Family

ID=13463641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57071539A Pending JPS58189729A (en) 1982-04-30 1982-04-30 Key input device

Country Status (1)

Country Link
JP (1) JPS58189729A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162231A2 (en) * 1984-04-25 1985-11-27 Ascii Corporation Multi-function CPU having interface
JPS61176634U (en) * 1985-04-24 1986-11-04
JPS62154124A (en) * 1985-12-27 1987-07-09 Okuma Mach Works Ltd Switch input system
JPS63168530U (en) * 1987-04-21 1988-11-02

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162231A2 (en) * 1984-04-25 1985-11-27 Ascii Corporation Multi-function CPU having interface
JPS61176634U (en) * 1985-04-24 1986-11-04
JPS62154124A (en) * 1985-12-27 1987-07-09 Okuma Mach Works Ltd Switch input system
JPS63168530U (en) * 1987-04-21 1988-11-02

Similar Documents

Publication Publication Date Title
EP0011307B1 (en) Method and apparatus for character code generation
EP0495517B1 (en) Method of and system for automatically generating network diagrams
US4922248A (en) Key output method for keyboards
JP2707515B2 (en) How to compile and run a logic diagram
KR840003371A (en) System for allocating calls to split request buses
US4591833A (en) Keyboard unit control system using block scanning techniques
US20040064808A1 (en) Storage medium storing program directing computer to control optimization of program, and program optimizing apparatus
JPH02184120A (en) Keyboard device
JPS58189729A (en) Key input device
KR920003176B1 (en) Control data regenerating device for sort processor
US3613086A (en) Compressed index method and means with single control field
EP0114390B1 (en) Bit pattern check circuit
JPH0666050B2 (en) Sort processing method
Schonfelder The production of special function routines for a multi‐machine library
US3883867A (en) Information input device
US3631400A (en) Data-processing system having logical storage data register
EP0081966B1 (en) Scan-out circuitry
US4099177A (en) Keyboard entry circuitry of the key strobing type
KR100228547B1 (en) Cable map generating method
SU1485246A1 (en) Computer register indicator with check facilities
JP3230172B2 (en) Serial synchronization protection circuit for parallel data
JP3278600B2 (en) Automatic layout method and apparatus
JP3462956B2 (en) Mask ROM data generator
KR920009756B1 (en) Character input method using limited keys
JP2786017B2 (en) Method for manufacturing semiconductor integrated circuit