JPH06103170A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 プログラム実行時に不正アドレスをアクセス
した場合に、どの仮想アドレスが不正アドレスをアクセ
スしているか、またどのアドレスを不正アクセスしてい
るかということを簡単に検出する。 【構成】 高速変換緩衝機構２内のテーブルに仮想アド
レスと正しいアドレスをアクセスするための実アドレス
のページ・テーブル・エントリを設定しておく。仮想ア
ドレスを実アドレスに変換する際、アドレス設定判定回
路６を参照しアドレス設定がなされていた場合は、仮想
アドレスは実アドレスに変換され、メモリ９に記憶され
る。前記仮想アドレスと同一アドレスをメモリ１０に記
憶する。メモリ９のデータと高速変換緩衝機構２のテー
ブル内より検索されたメモリ１０のデータを高速変換緩
衝機構内容比較回路１１によって比較し、内容が不一致
であれば外部に信号１２を出力し、どの仮想アドレスが
不正アクセスしているか、またどのアドレスを不正アク
セスしているかということを検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、仮想アドレスから実ア
ドレスへのアドレス変換機構を有する情報処理装置に関
する。

【０００２】

【従来の技術】従来技術を図２及び図３に示す。従来の
情報処理装置としては、アドレス変換を行うにはアドレ
ス変換のためのレジスタまたはメモリ中のアドレス変換
テーブルなどを参照して行う。例えば３２ビットの仮想
アドレス１３，２０を変換するとした場合、上位２ビッ
トによりエリア・テーブル・レジスタ・ペア１６，２１
が選択されエリア・テーブル１７，２２のベース・アド
レスとなる。エリア・テーブル・レジスタ・ペア１６，
２１で指定されるベース・アドレスを基準とし、次の１
０ビットをインデックス番号としエリア・テーブル・エ
ントリ２３が選択されページ・テーブル１８，２４のベ
ース・アドレスとなる。

【０００３】エリア・テーブル・エントリ２３で指定さ
れるベース・アドレスを基準とし、次の８ビットをイン
デックス番号としてアクセスするページ・テーブル・エ
ントリ２５を選択する。

【０００４】最後に仮想アドレスの下位１２ビットが連
接されアクセスされるデータの実アドレス１９，２６を
得る。この機構を動的アドレス変換機構１５という。

【０００５】しかし、このアドレス変換では１組のレジ
スタと２種のアドレス変換テーブルを参照するので変換
に時間がかかるためアドレス変換の結果を記憶してお
き、次に同じ仮想アドレスの変換を行う時には記憶され
たテーブル中の仮想アドレスと一致するものを検索し、
そこに記憶されているページ・テーブル・エントリを選
択し、高速にアドレス変換を行う高速変換緩衝機構１４
がある。

【０００６】実際にアドレス変換を行う時は、動的アド
レス変換機構１５と高速変換緩衝機構１４を同時に動作
させ先にページ・テーブル・エントリ２５が求められた
方をページアドレスのベースポインタとし、仮想アドレ
ス１３，２０の下位をページのオフセットアドレスとし
実アドレス１９，２６を求める。

【０００７】もし、高速変換緩衝機構１４に変換したい
仮想アドレス１３，２０に一致したデータがなかった場
合は、動的アドレス変換機構１５より求められたアドレ
スを高速変換緩衝機構１４のテーブルに設定する。

【０００８】

【発明が解決しようとする課題】上述した従来の情報処
理装置は、プログラム実行時に不正アドレスをアクセス
した場合にどの仮想アドレスが不正アドレスをアクセス
しているか、またどのアドレスを不正アクセスしている
かということを簡単に検出することができない、という
欠点がある。

【０００９】本発明の目的は、プログラム実行時に不正
アドレスをアクセスした場合の検出を容易にした情報処
理装置を提供することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る情報処理装置は、高速変換緩衝機構
と、入力ポートと、アドレス設定判定回路と、高速変換
緩衝機構内容比較ユニットとを有する情報処理装置であ
って、高速変換緩衝機構は、仮想アドレスから実アドレ
スへの変換を行った際に動的アドレス変換の結果をテー
ブルに記憶しておき、次に前記仮想アドレスと同一の変
換を行う時には前記テーブル中に記憶された仮想アドレ
スと一致するものを検索することでアドレス変換を行う
ものであり、入力ポートは、高速変換緩衝機構内のテー
ブルへのアドレスの設定を行うものであり、アドレス設
定判定回路は、前記テーブル内へ入力ポートよりアドレ
スの設定を行ったかどうかを判定するためのものであ
り、高速変換緩衝機構内容比較ユニットは、前記テーブ
ル内の内容と動的アドレス変換によって得られるアドレ
ス変換内容を比較し、不一致の場合に不一致検出信号を
出力するものである。

【００１１】また、前記不一致信号が出力される場合
に、前記高速変換緩衝機構内のテーブルに記憶されたペ
ージ・テーブル・エントリから実行アドレスを求めるも
のである。

【００１２】

【作用】高速変換緩衝機構２内のテーブルに仮想アドレ
スと正しいアドレスをアクセスするための実アドレスの
ページ・テーブル・エントリを設定しておく。仮想アド
レスを実アドレスに変換する際、アドレス設定判定回路
６を参照しアドレス設定がなされていた場合は、仮想ア
ドレスは実アドレスに変換され、メモリ９に記憶され
る。前記仮想アドレスと同一アドレスをメモリ１０に記
憶する。メモリ９のデータと高速変換緩衝機構２のテー
ブル内より検索されたメモリ１０のデータを高速変換緩
衝機構内容比較回路１１によって比較し、内容が不一致
であれば外部に信号１２を出力し、どの仮想アドレスが
不正アクセスしているか、またどのアドレスを不正アク
セスしているかということを検出する。

【００１３】

【実施例】次に本発明について図面を参照して説明す
る。

【００１４】（実施例１）図１は、本発明の実施例を示
すブロック図である。

【００１５】図１において、仮想アドレス１は動的アド
レス変換機構３または高速変換緩衝機構２により実アド
レス４に変換される。

【００１６】動的アドレス変換機構３では、アドレス変
換のためのレジスタまたはメモリ中のアドレス変換テー
ブルなどを参照して行う。

【００１７】高速変換緩衝機構２は、前記アドレス変換
の結果をテーブルに記憶しておき、次に同じ仮想アドレ
スの変換を行う時には記憶されたテーブルの中から前記
仮想アドレスと一致するものを検索し、そこに記憶され
ているページ・テーブル・エントリを選択しアドレス変
換を行うものである。

【００１８】まず、高速変換緩衝機構２内のテーブルに
入力ポート５より仮想アドレスと正しいアドレスをアク
セスするための実アドレスのページ・テーブル・エント
リを設定しておく。入力ポート５より高速変換緩衝機構
２内のテーブルへのアドレス設定がなされた場合は、ア
ドレス設定判定回路６にアドレス設定がなされたことを
記憶させる。

【００１９】仮想アドレス１を実アドレス４に変換する
際、アドレス設定判定回路６を参照し、アドレス設定が
なされていた場合は、仮想アドレス１は動的アドレス変
換機構３によってのみ実アドレス４に変換される。

【００２０】動的アドレス変換機構３によって得られた
ページ・テーブル・エントリは、高速変換緩衝機構内容
比較ユニット８中のメモリ９に記憶される。前記仮想ア
ドレス１と同一アドレスを高速変換緩衝機構２のテーブ
ル中から検索し、そこに記憶されているページ・テーブ
ル・エントリの内容を高速変換緩衝機構内容比較ユニッ
ト８中のメモリ１０に記憶する。

【００２１】高速変換緩衝機構内容比較ユニット８中に
記憶された動的アドレス変換機構により得られたメモリ
９のデータと、高速変換緩衝機構のテーブル内より検索
されたメモリ１０のデータを高速変換緩衝機構内容比較
回路１１によって比較し、内容が不一致であれば外部に
不一致信号１２を出力することによって、どの仮想アド
レスが不正アクセスしているか、またどのアドレスを不
正アクセスしているかということを高速変換緩衝機構内
容比較ユニット８中に記憶されている内容を見ることで
検出することができる。

【００２２】（実施例２）実施例２では、高速変換緩衝
機構２内のテーブルに入力ポート５より仮想アドレスと
正しいアドレスをアクセスするための実アドレスのペー
ジ・テーブル・エントリを設定しておく。

【００２３】入力ポート５より高速変換緩衝機構２内の
テーブルへのアドレス設定がなされた場合は、アドレス
設定判定回路６にアドレス設定がなされたことを記憶さ
せる。

【００２４】仮想アドレス１を実アドレス４に変換する
際、アドレス設定判定回路６を参照し、アドレス設定が
なされていた場合は、仮想アドレス１は動的アドレス変
換機構３によってのみ実アドレス４に変換される。

【００２５】動的アドレス変換機構３によって得られた
ページ・テーブル・エントリは、高速変換緩衝機構内容
比較ユニット８中のメモリ９に記憶される。前記仮想ア
ドレス１と同一アドレスを高速変換緩衝機構２のテーブ
ル中から検索し、そこに記憶されているページ・テーブ
ル・エントリの内容を高速変換緩衝機構内容比較ユニッ
ト８中のメモリ１０に記憶する。

【００２６】高速変換緩衝機構内容比較ユニット８中に
記憶された動的アドレス変換機構により得られたメモリ
９内のデータと、高速変換緩衝機構２のテーブル内より
検索されメモリ１０のデータを高速変換緩衝機構内容比
較回路１１によって比較し、内容が不一致であれば高速
変換緩衝機構２内のテーブルに記憶されたページ・テー
ブル・エントリから実アドレス４を求める。同時に高速
変換緩衝機構内容比較ユニット８に記憶された内容を外
部メモリなどに出力することにより、プログラムをリア
ルタイムに実行させながらどの仮想アドレスが不正アク
セスしているか、またどのアドレスを不正アクセスして
いるかということを一度に検出することができる。

【００２７】

【発明の効果】以上説明したように本発明は、高速変換
緩衝機構内のテーブルへの入力ポートとテーブル内へ入
力ポートよりアドレスの設定を行ったかどうかを判定す
るためのアドレス設定判定回路及びテーブル内の内容と
動的アドレス変換によって得られるアドレス変換内容を
比較するための高速変換緩衝機構内容比較ユニットを有
することにより、アドレス変換の結果を正しいアドレス
変換結果と比較することができる。さらに不一致検出信
号を外部に出力することにより、実行時に不正アドレス
をアクセスした場合にどの仮想アドレスが不正アドレス
をアクセスしているか、またどのアドレスを不正アクセ
スしているかということを簡単に検出することができる
という効果がある。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】従来例を示すブロック図である。

【図３】従来例を示すブロック図である。

【符号の説明】

１ 仮想アドレス ２ 高速変換緩衝機構 ３ 動的アドレス変換機構 ４ 実アドレス ５ 入力ポート ６ アドレス設定判定回路 ７ アドレス設定信号 ８ 高速変換緩衝機構内容比較ユニット ９ 動的アドレス変換機構より得られた結果の記憶メモ
リ １０ 高速変換緩衝機構のテーブルより検索された結果
の記憶メモリ １１ 高速変換緩衝機構内容比較回路 １２ 不一致検出信号 １３ 仮想アドレス １４ 高速変換緩衝機構 １５ 動的アドレス変換機構 １６ エリア・テーブル・レジスタ・ペア １７ エリア・テーブル １８ ページ・テーブル １９ 実アドレス ２０ 仮想アドレス ２１ エリア・テーブル・レジスタ・ペア ２２ エリア・テーブル ２３ エリア・テーブル・エントリ ２４ ページ・テーブル ２５ ページ・テーブル・エントリ ２６ 実アドレス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 高速変換緩衝機構と、入力ポートと、ア
   ドレス設定判定回路と、高速変換緩衝機構内容比較ユニ
   ットとを有する情報処理装置であって、 高速変換緩衝機構は、仮想アドレスから実アドレスへの
   変換を行った際に動的アドレス変換の結果をテーブルに
   記憶しておき、次に前記仮想アドレスと同一の変換を行
   う時には前記テーブル中に記憶された仮想アドレスと一
   致するものを検索することでアドレス変換を行うもので
   あり、 入力ポートは、高速変換緩衝機構内のテーブルへのアド
   レスの設定を行うものであり、 アドレス設定判定回路は、前記テーブル内へ入力ポート
   よりアドレスの設定を行ったかどうかを判定するための
   ものであり、 高速変換緩衝機構内容比較ユニットは、前記テーブル内
   の内容と動的アドレス変換によって得られるアドレス変
   換内容を比較し、不一致の場合に不一致検出信号を出力
   するものであることを特徴とする情報処理装置。
2. 【請求項２】 前記不一致信号が出力される場合に、前
   記高速変換緩衝機構内のテーブルに記憶されたページ・
   テーブル・エントリから実行アドレスを求めることを特
   徴とする請求項１に記載の情報処理装置。