JPH06101852B2

JPH06101852B2 - 彩度及びコントラスト調整回路

Info

Publication number: JPH06101852B2
Application number: JP55124937A
Authority: JP
Inventors: 信和細矢
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1980-09-08
Filing date: 1980-09-08
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: AU551164B2; US4459610A; EP0058728A4; WO1982000934A1; JPS5748884A; AU7536381A; EP0058728B1; DE3176818D1; EP0058728A1

Description

【発明の詳細な説明】本発明はカラーテレビジョン受像機に使用する彩度及び
コントラスト調整回路に関するものである。

第１図は従来のカラーテレビジョン受像機に於けるその
ような調整回路の概略構成を示している。

この第１図の従来例に於いては、ビデオ検波回路（Vd）
に後続するビデオアンプ（AY）の前段にコントラスト調
整回路（YG）を配置すると共に前記ビデオ検波回路（V
d）から分岐する色信号処理回路（CH）中のバンドパス
トランス（BP）に後続するACCアンプ（ACC）と色飽和度
調整回路（SC）との間に利得調整回路（CG）を配置し、
これらの回路（YG）及び（CG）の利得を、ユニカラーボ
リユームと称される共通のボリユーム（Ｖ）を介して印
加される可変調整電圧に応じて制御することによって、
コントラスト及び色飽和度（色彩）を連続的に手動調整
する構成を採用していた。なお、（DM）は色復調回路、
（MTX）はマトリックス回路である。

ところで、斯る従来例の構成では、まず、コントラスト
調整回路（YG）及び利得調整回路（CG）に各々独立した
利得制御回路を計２個所必要としコストアップの要因と
なる他、共通のボリユーム（Ｖ）によって与えられる調
整電圧に対する前記コントラスト調整回路（YG）及び色
処理回路中の利得調整回路（CG）の調整特性曲線が完全
に一致しないという欠点を余儀なくされていた。

そこで、このような欠点を解消するためにビデオアンプ
と色信号処理回路の前段に単一の利得調整回路を共通に
配置し、この利得調整回路で彩度及びコントラストを同
時に行なえるようにしたテレビジョン受像機が特公昭51
−38502号公報に記載されている。

そして、この公報の従来例では、上記のように構成した
場合の欠点−即ち、利得調整回路の調整によって色信号
処理回路に供給されるカラーバースト信号の振幅が変化
し、正確なACC（自動カラー利得制御）動作を行なうこ
とができない−と云う欠点を解消するために、フライバ
ックパルスの期間のみ上記利得調整回路の利得が一定に
なるように制御している。

しかしながら、この従来回路ではフライバックパルス期
間は、カラーバースト信号の振幅が利得調整回路の調整
によって大きく変化しないが、利得調整回路から出力さ
れるカラー複合映像信号のペデスタルレベルが映像信号
期間に亘って一定とならず、コントラスト調整によって
変化し、従って、映像の黒レベルが変動すると云う欠点
があった。また、利得調整回路に入力されるカラー複合
ビデオ信号のペデスタルレベルがクランプされていない
ので、換言すればバースト信号の直流レベルが一定でな
いので、利得調整回路の出力中のバースト信号は、利得
調整回路に入力されるカラー複合ビデオ信号の平均直流
レベルに応じて種々の伝送ひずみを受けることになり、
後段の色同期回路に悪影響を及ぼすという欠点もあっ
た。また、上記利得調整回路の利得を固定する制御パル
スにフライバックパルスを直接使用しているので、後述
するようにその後縁のヒゲ状部分が画面上にクロマ信号
の形で再生されると云う欠点もあった。

そこで、本発明は、従来例のような単一の利得調整回路
によって彩度及びコントラストを同時に調整できるよう
にしたカラーテレビジョン受像機において、コントラス
ト調整によって映像の黒レベルが変化せず、また後段の
色同期回路に悪影響を与えることもなく、ACC、カラー
キラー、及びAPCの各回路の誤動作を招来することもな
く、さらにAPC回路、ACC回路の動作も安定化させる彩度
及びコントラスト調整回路を提供することを目的とす
る。

以下、本発明の詳細を図面を参照して説明する。

第２図は本発明の彩度及びコントラスト調整回路の概略
構成を示すブロック図である。同図の回路においては、
ビデオ検波回路（Vd）にコントラスト調整回路（YG）の
みを後続せしめ、その後の色信号処理回路（CH）をビデ
オ信号処理回路（Ｙ）から分岐させる。

前記コントラスト調整回路（YG）の詳細は後に第３図を
参照し乍ら説明するが、この回路（YG）は基本的には直
流再生回路（DR）、利得調整回路（VA）（第３図）の外
に、後述する一定の条件を満す制御パルスによってカラ
ーバースト期間の前記利得調整回路（VA）の利得をボリ
ユームVuで設定される調整電圧に依存せず、最大利得に
設定する調整解除回路（AR）とを備える。

前記コントラスト調整回路（YG）の出力は、ビデオアン
プ（AY）を経てマトリクス回路（MTX）に入力として加
えられる。一方、クロマ信号成分は、バンドパストラン
ス（BPT）及びACCアンプ（ACC）を経由して、色飽和度
調整回路（SC）に印加され、独立してボリユウムVSによ
り色飽和度を調整された後に、色復調回路（DM）に加え
られる。

前記コントラスト調整回路（YG）に後続するこれらの回
路は、従来例に準じた構成でよく、従って詳述を避け
る。

次に第３図を参照し乍ら、前記コントラスト調整回路
（YG）の詳細について説明する。

このコントラスト調整回路（YG）は、複合ビデオ信号出
力のペデスタルレベルの安定化を計った二重平衡接続の
可変利得調整回路（VA）と、直流再生回路（DR）及び制
御パルスの入力時に前記可変利得調整回路（VA）の利得
を最大に設定すべく作動する調整解除回路（AR）とに分
けて把握される。

前記可変利得調整回路（VA）を構成するべく、二重平衡
接続を形成する差動トランジスタ（T266）（T267）及び
（T268）（T269）の定電流源を形成するトランジスタ
（T265）（T270）の一方は、定電圧電源（RP）に接続さ
れるエミッタフォロワ（T263、T264）を介してベースバ
イアスされているが、他方のトランジスタ（T270）のベ
ースは、トランジスタ（T271）のエミッタに接続されて
いる。さらにトランジスタ（T271）のベースはビデオ信
号源（ビデオ検波回路（Vd））に比較的容量の大きいコ
ンデンサ（Ｃ）を介して接続されている。

前記トランジスタ（T270）のベースにエミッタを直結し
たトランジスタ（T271）のベースに直流再生電圧を供給
するために、このトランジスタ（T271）のベースと電源
Vcc間にトランジスタ（T272）のコレクタ・エミッタ路
を接続し、そのベース電圧を直流再生用の制御パルス
（Pd）によって間接的に制御する。即ち、その不平衡出
力を前記トランジスタ（T272）のベースに印加すべく構
成した差動対トランジスタ（T273）（T274）の共通エミ
ッタ路を形成する定電流トランジスタ（T275）のベース
（ｂ）に直流再生用の制御パルス（Pd）を印加すべく構
成する。前記差動対トランジスタのうちトランジスタ
（T274）のベースには、エミッタフオロワ（T264）を通
じて直流バイアスがかけられているので、前記トランジ
スタ（T275）が直流再生パルスを受けて飽和レベルで作
動すると、トランジスタ（T274）も導通し、抵抗（R32
4）（10KΩ）での電圧降下を促してトランジスタ（T27
2）を導通状態に反転せしめて上記コンデンサ（Ｃ）を
充電する。このコンデンサ（Ｃ）が一定電位まで充電さ
れると、トランジスタ（T271）が導通し、それに伴って
トランジスタ（T273）も導通する。

前記差動対を形成するトランジスタ（T273）が導通する
と、対となるトランジスタ（T274）は非導通となり、ト
ランジスタ（T272）をカットオフしてコンデンサ（Ｃ）
の充電を停止する。直流再生用の制御パルス期間（Pd）
が経過するとコンデンサ（Ｃ）の充電電荷は、抵抗
（R₀）等を経由して放電するが、各定数の設定により、
上記トランジスタ（T271）のベース直流電位をペデスタ
ルレベルに保ち、トランジスタ（T271）のベースに印加
されるビデオ信号の直流分を再生する。

次に利得調整回路（VA）について説明する。前記トラン
ジスタ（T270）のベースに加えられるビデオ信号電圧ei
₂はトランジスタ（T271）のベースに印加されるビデオ
信号電圧をei₁とし、トランジスタ（T271）のエミッタ
微抵抗reの値を無視すると、ei₂≒ei₁となる。そしてト
ランジスタ（T270）の信号電流（コレクタ電流）ｉは、で与えられる。

いま、コントラスト調整ボリューム（Vu）を最大の位置
に設定するとトランジスタT268は導通し、T269は非導通
となる。このとき、トランジスタT268を流れる電流は
（１）式よりｉとなるから、トランジスタT268のコレク
タ電圧、即ち出力電圧e01は、となる。

従って、この回路の最大電圧利得は、となる。

次に、前記ボリューム（Vu）を最小の位置に設定する
と、上記トランジスタT268は非導、T269は導通となるた
め、出力電圧e02は、となるから、この回路の最小電圧利得は、となる。また、最大、最小利得の中間値は、ボリューム
（Vu）の設定値に依存するトランジスタT268 T269の分
流比及び、上記抵抗R21とR15、16の値及びR21とR15＋R1
6の抵抗比によって決まる。（但し、re≪R21に選定しな
ければならない。）周知の如く、クロマ信号処理回路中のACC回路は、バー
スト信号の振幅を一定にするように動作する。従って、
バースト信号の振幅を前記利得調整回路（VA）の利得に
左右されぬように常に一定に保たなければならない。

次に、斯る目的を達成するための調整解除回路（AR）に
ついて説明する。この調整解除回路（AR）は、後述の如
くカウントダウン方式の水平同期回路（HS）中で形成さ
れる制御パルス（Pc）によって導通状態に付勢され、上
記トランジスタ（T269）のベースを接地するスイッチン
グトランジスタ（T260）を備え、前記制御パルス（Pc）
の存続中即ちバースト区間及びその近傍の区間のみ上記
利得調整回路（VA）の利得を最大に設定する。

上述の直流再生回路（DR）及び調整解除回路（AR）を兼
備することによって、上記利得調整回路（VA）は、彩度
及びコントラスト調整回路、通称ユニコントラスト回路
として働く。

次に前記制御パルス（Pc）の条件について言及する。こ
の制御パルス（Pc）としては端的に言って、バーストゲ
ートパルス或はフライバックパルスを使用することが考
えられる。しかし乍ら、両者のパルスは、いずれも以下
に述べる理由によって好ましくない。

即ち、第４図（イ）に図示せる如く、複合ビデオ信号
（Ｖ）に対して（t₁）の位置に存るバーストゲートパル
ス（Pg）を用いると、このゲートパルスの前縁と後縁に
おいて生じるヒゲ状のパルスが、バンドパスフイルタ介
して3.58MHz成分を含むリンギング（）となり、バー
スト信号（bt）に重畳、混入されるために、ACC、カラ
ーキラー及びAPCの各回路に悪影響を与え、誤動作の原
因となる。

また、第４図（ロ）に図示せる如く、複合ビデオ信号
（Ｖ）に対して（t₂）の位置に存るフライバックパルス
（Pf）を使用すると、その後縁のヒゲ状部分がクロマ
信号処理回路（CH）中で遅延され、画面上に疑似クロマ
信号の形で再生されるという欠点を余儀なくされる。

そこで、特に水平同期回路としてカウントダウン方式を
採用した場合には、各カウントダウン出力を論理的に組
み合わせて、その前縁が水平同期信号期間に位置すると
共にその後縁がフライバックパルスの後縁よりも前方に
位置するパルスを作成して制御パルス（Pc）とすればよ
い。

したがって、次にこのような制御パルス（Pc）の作成回
路について第５図を参照しつつ説明する。

第５図に於いて水平同期回路（HS）は、セラミックフイ
ルタ（FS）を備え、基本的に中心周波数32f_Ｈ（但しＦ
_Ｈは水平発振周波数）で発振する可変周波数発振回路
（VCO）と、該回路の出力を32逓降するカウントダウン
回路（CD）及び位相比較回路（PH）とで構成される。

前記カウントダウン回路（CD）は、カスケード接続され
た５つのフリップフロップ回路F₁乃至F₅で構成されてな
り、32f_ＨのVCO出力をF₁のトリガ入力として、F₅のＱ出
力にデユーテイ50％、周波数ｆ_Ｈの水平同期パルスを生
じる。なおこの回路において各トランジスタはI².L型で
あるので、異る記号を使用している。

前記位相比較回路（PH）は、前記フリップフロップ回路
F5の出力を入力としその反転出力Ｑを発生するトラン
ジスタQ25と、その反転出力を発生するトランジスタQ
26及び両トランジスタQ25とQ26のコレクタに複合ビデオ
信号から分離された水平同期信号をそれぞれ同極性で加
えるための回路（Q22）を備え、両トランジスタQ25とQ2
6のコレクタにそれぞれのコレクタ出力と水平同期信号
との論理積出力を（一種の誤差信号として）発生する。

前記各トランジスタQ26のコレクタに生ずる論理積出力
は、充電制御回路（CC）に、トランジスタQ26のコレク
タに生ずる論理積出力は、放電制御回路（DC）に制御入
力として印加され、コンデンサ（C₀）の充電量即ち端子
電圧を制御する。前記両トランジスタQ25、Q26のコレク
タに生ずる論理積出力のパルス幅は、位相検出誤差に応
じて増減するので、前記コンデンサ（C₀）の端子電圧
は、上記可変発振回路（VCO）の可変移相回路及び或い
は周波数制御回路を制御してVCOの出力の周波数及び位
相を入力ビデオ信号の水平同期信号の中心点に合致する
ように制御する。

次に、前記カウントダウン回路（CD）を構成するフリッ
プフロップ回路の出力とフライバックパルスを利用して
前記制御パルス（Pc）を作成する制御パルス作成回路
（GG）につき説明する。

フリップフロップF₁及びF₂の各出力（第６図（イ）
（ロ））はトランジスタ（Q₄）のベースで論理積がとら
れ同図（ハ）の如くなり、そのコレクタに同図（ニ）の
出力を生じる。そして、縦続するトランジスタ（Q₅）
（Q₆）を経由してトランジスタ（Q₆）のコレクタには前
記出力（ニ）及びフリップフロップF₃の出力（ホ）が
現れ、更に、図示省略したフライバックパルス（チ）が
供給され、これらの論理積出力として次段のトランジス
タ（Q₃）のベースに制御パルス（リ）が得られる。前述
の如く、可変発振回路（VCO）は32f_Ｈで、水平同期信号
Ｈ（ト）の中心で同期が取れるように制御されているか
ら、制御パルス（Pc）の前縁を水平同期信号期間に位置
せしめ、後縁をフライパックパルス（Pf）の後縁よりも
前に位置するように前述の条件を満足せしめるよう規制
することは容易である。なお、MKは複合ビデオ信号のう
ち等価パルス区間を含む垂直同期信号区間のみ、この制
御パルスPcを削除するマスキング回路である。

以上の如く本発明に依れば、単一の利得調整回路によっ
て彩度及びコントラストを同時に調整できるようにした
カラーテレビジョン受像機に於いて、制御パルスによっ
てカラー複合ビデオ信号のペデスタルレベルを一定レベ
ルにクランプする直流再生回路を設け、この回路によっ
てペデスタルクランプされたカラー複合映像信号に対し
て前記利得調整回路による調整を行なうようにしている
ので、コントラスト調整によって映像の黒レベルが変化
すると云う欠点を解消でき、かつ利得調整によって位相
ひずみを受けた場合であっても、色同期回路への影響を
抑制することができる。

さらに、コントラスト調整回路に入力されるカラー複合
ビデオ信号のペデスタルレベルがクランプされているの
で、換言すればバースト信号の直流レベルが一定である
ので、コントラスト調整回路が持っているDP、DGによっ
てバースト信号が受ける伝送ひずみは常に同じであり、
後段の色同期回路に悪影響を及ぼしたり、また色相の変
化を生じさせるという不都合は生じない。

また、その前縁が水平同期信号期間に位置すると共にそ
の後縁がフライバックパルスの後縁よりも前方に位置す
るカラーバーストパルスよりも巾広の制御パルスによっ
て、コントラスト調整回路での利得調整を解除するよう
にしたので、この制御パルスの前縁と後縁において生じ
るヒゲ状のパルスが3.58MHZ成分を含むリンギングとな
ってバースト信号に重畳、混入されてACC、カラーキラ
ー及びAPCの各回路に悪影響を与え、誤動作を招来する
ということもなく、また前記制御パルスの後縁のヒゲ状
部分がクロマ信号処理回路中で遅延され、画面上に疑似
クロマ信号の形で再生されるということもない。

さらに、バースト信号を最大利得で増幅するから、後段
のAPC回路、ACC回路において、バースト信号対ノイズ比
が改善され、その動作が安定化する。

【図面の簡単な説明】

第１図は従来例の要部回路ブロック図である。第２図乃
至第６図は本発明に係り、第２図は本発明の彩度及びコ
ントラスト調整回路を示すブロック図、第３図はその要
部回路図、第４図はその動作波形説明図、第５図は他の
要部回路図、第６図はその動作波形説明図である。 Vd……ビデオ検波回路、YG……コントラスト調整回路、
Ｙ……ビデオ信号処理回路、CH……色信号処理回路、DR
……直流再生回路、VA……利得調整回路、AR……調整解
除回路、Pc……制御パルス、Pd……直流再生パルス

Claims

【特許請求の範囲】

【請求項１】ビデオアンプと、色信号処理回路と、この
両回路の前段に配置されていて入力されるカラー複合ビ
デオ信号の利得を外部から与えられる制御電圧によって
可変制御するコントラスト調整回路とを備えるカラーテ
レビジョン受像機の彩度及びコントラスト調整回路にお
いて、カラー複合ビデオ信号のペデスタルレベルを一定レベル
にクランプする直流再生回路を前記コントラスト調整回
路の前段に設け、この直流再生回路を通ったカラー複合
ビデオ信号を前記コントラスト調整回路に入力するとと
もに、その前縁が水平同期信号期間に位置すると共にその後縁
がフライバックパルスの後縁よりも前方に位置するカラ
ーバーストパルスよりも巾広の制御パルスによって前記
コントラスト調整回路での利得調整を解除して、上記コ
ントラスト調整回路の利得を、前記制御パルスのパルス
幅期間は最大に固定する調整解除回路を設けたことを特
徴とする彩度及びコントラスト調整回路。