JPH0595260A - Voltage amplifier circuit - Google Patents
Voltage amplifier circuitInfo
- Publication number
- JPH0595260A JPH0595260A JP27835591A JP27835591A JPH0595260A JP H0595260 A JPH0595260 A JP H0595260A JP 27835591 A JP27835591 A JP 27835591A JP 27835591 A JP27835591 A JP 27835591A JP H0595260 A JPH0595260 A JP H0595260A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- potential
- pulse signal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【0001】[0001]
【請求項3】 前記第1のトランジスタはPNPトラン
ジスタであり、前記第2のトランジスタはNPNトラン
ジスタであることを特徴とする請求項1又は2記載の電
圧増幅回路。3. The voltage amplifier circuit according to claim 1, wherein the first transistor is a PNP transistor, and the second transistor is an NPN transistor.
【0002】[0002]
【産業上の利用分野】本発明は、入力されるパルス信号
の電圧を増幅して出力する電圧増幅回路に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage amplifier circuit for amplifying and outputting a voltage of an input pulse signal.
【0003】[0003]
【従来の技術】パソコン等のデータ端末装置から、通信
回線等の伝送路を介して、データを伝送するデータ通信
は広く普及している。このような場合、伝送路にパルス
信号としてのデータを送出する出力回路は、データ端末
装置内のマイクロプロセッサを中心とする装置から得ら
れる小信号のパルス信号を、電流増幅した後伝送路に送
出する。図3は従来の出力回路であり、トランジスタT
R1ないしTR4及び抵抗R1ないしR5で構成され
る、いわゆるコンプリメンタリ2段増幅回路である。電
源には+5Vが供給されていて、さらに、抵抗R2及び
R3は同じ抵抗値となっているので、抵抗R2と抵抗R
3との接続点、すなわちトランジスタTR1及びTR2
のエミッタは+2.5Vのバイアスとなっている。従っ
て、信号入力が+2.5Vより高いときには、トランジ
スタTR1及びTR3がオンとなり、出力には+5Vの
電流増幅された信号出力が得られ、伝送路にソース電流
が送出される。また、信号入力が+2.5Vより低いと
きは、トランジスタTR2及びTR4がオンとなり、出
力信号は0Vとなって伝送路からのシンク電流が吸入さ
れる。このように、通信回線等のインピーダンスの低
い、すなわち重い負荷の伝送路へのデータ送出は、電流
増幅した後送出されている。2. Description of the Related Art Data communication for transmitting data from a data terminal device such as a personal computer through a transmission line such as a communication line is widely used. In such a case, the output circuit that sends data as a pulse signal to the transmission line sends a small signal pulse signal obtained from a device centered on the microprocessor in the data terminal device to the transmission line after current amplification. To do. FIG. 3 shows a conventional output circuit, which includes a transistor T
This is a so-called complementary two-stage amplifier circuit composed of R1 to TR4 and resistors R1 to R5. Since + 5V is supplied to the power supply and the resistors R2 and R3 have the same resistance value, the resistors R2 and R3
3 connection point, that is, transistors TR1 and TR2
The emitter of is biased at + 2.5V. Therefore, when the signal input is higher than + 2.5V, the transistors TR1 and TR3 are turned on, a current-amplified signal output of + 5V is obtained at the output, and the source current is sent to the transmission path. When the signal input is lower than + 2.5V, the transistors TR2 and TR4 are turned on, the output signal becomes 0V, and the sink current from the transmission line is drawn. As described above, the data is sent to the transmission line having a low impedance, that is, a heavy load, such as a communication line after the current amplification.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、伝送路
が長い場合には、外部ノイズの影響や伝送路の容量成分
及び誘導成分により、データを受信する受信側におい
て、受信波形の歪みが大きく、データ通信の誤りが発生
し易くなり、信号送出の際に電圧の増幅が必要である。
そのため、別電源を用いて電圧を増幅するか、または、
スイッチングレギュレータ等の昇圧回路を必要としてい
た。しかし、出力回路のために別電源や昇圧回路を用意
することはコストの面で問題があり、さらに、スイチン
グレギュレータを使用する場合には、高周波ノイズの発
生の原因ともなり問題があった。However, when the transmission line is long, the distortion of the received waveform is large on the receiving side that receives the data due to the influence of external noise and the capacitive component and the inductive component of the transmission line. Communication errors are likely to occur, and it is necessary to amplify the voltage when transmitting a signal.
Therefore, use a separate power source to amplify the voltage, or
It required a booster circuit such as a switching regulator. However, preparing a separate power supply or booster circuit for the output circuit has a problem in terms of cost, and further, when a switching regulator is used, it causes high frequency noise, which is a problem.
【0005】本発明は上記従来の問題を解決するもので
あり、簡単な回路構成で、受信側において受信波形のひ
ずみが大きくなった場合でも、データ通信の誤りを解消
する電圧増幅回路を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and provides a voltage amplifier circuit with a simple circuit configuration that eliminates an error in data communication even when the distortion of the received waveform becomes large on the receiving side. The purpose is to
【0006】[0006]
【課題を解決するための手段】本発明は上記目的を達成
するために、2個のトランジスタ、4個のダイオード、
4個の抵抗及び2個のコンデンサによる簡単な回路の構
成とする。In order to achieve the above object, the present invention comprises two transistors, four diodes,
A simple circuit configuration with four resistors and two capacitors is used.
【0007】[0007]
【作用】上記構成により、本発明による電圧増幅回路に
おいては、別電源を必要とすることなく、入力信号のパ
ルス電圧を増幅して3倍のパルス電圧を出力する。With the above structure, the voltage amplifying circuit according to the present invention amplifies the pulse voltage of the input signal and outputs the tripled pulse voltage without requiring a separate power supply.
【0008】[0008]
【実施例】以下、本発明の実施例を図を参照して詳細に
説明する。図1は、図3の従来の出力回路を前段とし
て、後段に本発明による電圧増幅回路を付加したもので
あり、図3と同じ構成要素は同一の符号で表しその説明
は省略し、新たに付加した後段の回路について説明す
る。Embodiments of the present invention will now be described in detail with reference to the drawings. 1 is a circuit in which the conventional output circuit of FIG. 3 is used as a front stage and a voltage amplifier circuit of the present invention is added in a rear stage thereof. The same components as those of FIG. The added circuit at the subsequent stage will be described.
【0009】図1において、トランジスタTR3及びT
R4のコレクタすなわち従来の出力端子に、それぞれア
ノード及びカソードを接続された第1及び第2のダイオ
ードD2、D3、並びにそれぞれ負及び正電極を接続さ
れた第1及び第2のコンデンサC1、C2がある。そし
て、ダイオードD2のカソードにカソードを接続され、
かつ+5Vの電源にアノードを接続された第3のダイオ
ードD1があり、ダイオードD3のアノードにアノード
を接続され、カソードをアースとする第4のダイオード
D4がある。In FIG. 1, transistors TR3 and T3
To the collector of R4, the conventional output terminal, there are first and second diodes D2, D3 connected to the anode and cathode, respectively, and first and second capacitors C1, C2 connected to the negative and positive electrodes, respectively. is there. The cathode is connected to the cathode of the diode D2,
There is a third diode D1 whose anode is connected to a + 5V power source, and a fourth diode D4 whose anode is connected to the anode of the diode D3 and whose cathode is grounded.
【0010】ダイオードD1及びD2のカソード並びに
コンデンサC1の正電極は、第1の抵抗であるR1を介
して、第1のトランジスタであるPNPトランジスタT
R5のエミッタに接続されており、ダイオードD3及び
D4のアノード並びにコンデンサC2の負電極は、第2
の抵抗であるR7を介して第2のトランジスタであるN
PNトランジスタTR6のエミッタに接続されている。The cathodes of the diodes D1 and D2 and the positive electrode of the capacitor C1 are connected via the first resistor R1 to the first PNP transistor T.
It is connected to the emitter of R5, the anodes of the diodes D3 and D4 and the negative electrode of the capacitor C2 are
Through the resistor R7, which is the second transistor N
It is connected to the emitter of the PN transistor TR6.
【0011】トランジスタTR5のベースは、第3の抵
抗であるR8を介して+5Vの電源に接続されている。
また、トランジスタTR6のベースは第4の抵抗である
R9を介してアースに接続されている。トランジスタT
R5及びTR6のコレクタは、互いに接続されて出力端
子に接続されている。The base of the transistor TR5 is connected to a + 5V power source through a third resistor R8.
In addition, the base of the transistor TR6 is connected to the ground via the fourth resistor R9. Transistor T
The collectors of R5 and TR6 are connected to each other and to the output terminal.
【0012】次に、上記構成の回路の動作について,図
2(a)ないし(f)を参照して説明する。図1におい
て、c点におけるパルス信号が+5Vのときは、トラン
ジスタTR3、コンデンサC2及びダイオードD4によ
り閉回路が形成されて電流が流れ、コンデンサC2が瞬
時に充電される。すると、+5Vに充電されていたコン
デンサC1の電位が、5Vシフトされて+10Vとな
り、コンデンサC1に充電されていた電荷が放電するこ
とにより、抵抗R6を経てトランジスタTR5にベース
電流が流れ、トランジスタTR5がオンとなって出力端
子fに+10Vのパルス信号が得られる。Next, the operation of the circuit having the above configuration will be described with reference to FIGS. 2 (a) to 2 (f). In FIG. 1, when the pulse signal at the point c is + 5V, a closed circuit is formed by the transistor TR3, the capacitor C2 and the diode D4, a current flows, and the capacitor C2 is instantly charged. Then, the potential of the capacitor C1 charged to + 5V is shifted by 5V to + 10V, and the electric charge charged to the capacitor C1 is discharged, so that the base current flows through the transistor TR5 via the resistor R6, and the transistor TR5 is discharged. When turned on, a pulse signal of +10 V is obtained at the output terminal f.
【0013】一方、c点におけるパルス信号が0Vのと
きは、ダイオードD1、コンデンサC1及びトランジス
タTR4により閉回路が形成されて電流が流れ、コンデ
ンサC1が瞬時に充電される。さらに、コンデンサC2
の正電極がトランジスタTR4によりアースされるの
で、コンデンサC2の負電極が−5Vとなり、アースか
ら抵抗R9、トランジスタTR6及び抵抗R7を経てコ
ンデンサC2に電流が流れ、トランジスタTR6がオン
となる。従って、出力端子fの電圧が−5Vとなる。On the other hand, when the pulse signal at the point c is 0 V, a closed circuit is formed by the diode D1, the capacitor C1 and the transistor TR4, a current flows, and the capacitor C1 is instantly charged. Furthermore, the capacitor C2
Since the positive electrode of the capacitor C2 is grounded by the transistor TR4, the negative electrode of the capacitor C2 becomes -5V, a current flows from the ground to the capacitor C2 via the resistor R9, the transistor TR6 and the resistor R7, and the transistor TR6 is turned on. Therefore, the voltage of the output terminal f becomes -5V.
【0014】入力端子であるa点に図2(a)に示すパ
ルス信号が供給されると、従来例で説明したように、b
点及びc点の信号波形は図2(b)及び(c)に示すよ
うになる。a点の波形とc点の波形とは見かけ上同一で
あるが、c点におけるパルス信号が電流増幅されている
ことは前述の通りである。d点、e点及びf点における
パルス信号の波形は、図2(d)、(e)及び(f)に
示すようになる。すなわち、本発明による後段の回路
に、図2(c)に示す波高値5Vのパルス信号が入力さ
れると、図2(f)に示すような3倍の波高値15Vの
パルス信号が得られることになる。When the pulse signal shown in FIG. 2 (a) is supplied to the point a which is the input terminal, as described in the conventional example, b
The signal waveforms at the points and the points c are as shown in FIGS. Although the waveform at the point a and the waveform at the point c are apparently the same, as described above, the pulse signal at the point c is current-amplified. The waveforms of the pulse signals at the points d, e, and f are as shown in FIGS. 2D, 2E, and 2F. That is, when a pulse signal with a peak value of 5V shown in FIG. 2C is input to the circuit of the subsequent stage according to the present invention, a pulse signal with a peak value of 15V tripled as shown in FIG. 2F is obtained. It will be.
【0015】なお、上記実施例では、後段の回路に供給
される電源電圧を+5Vとしたが、他の値の電圧でも良
く、供給される電源電圧をEとすると、出力端子fには
3Eの波高値のパルス信号が得られることになる。In the above embodiment, the power supply voltage supplied to the circuit in the subsequent stage is +5 V, but it may be a voltage of another value, and if the supplied power supply voltage is E, 3E is output to the output terminal f. A pulse signal with a peak value will be obtained.
【0016】また、非常に簡単な回路であるのでコスト
ダウンが図れ、IC(集積回路)化することも可能であ
る。Further, since it is a very simple circuit, cost reduction can be achieved and it is possible to realize an IC (integrated circuit).
【0017】[0017]
【発明の効果】以上説明したように、本発明による電圧
増幅回路においては、別電源やスイッチングレギュレー
タ等の昇圧回路を必要とすることなく、非常に簡単な回
路構成により、入力されるパルス信号の電圧を3倍の電
圧に増幅して、出力することができるので、伝送路に混
入するノイズの影響や伝送路の特性による波形歪みの発
生に拘らず、受信側での誤りの少ない信号受信ができる
という効果がある。As described above, in the voltage amplifying circuit according to the present invention, the input pulse signal of the pulse signal can be changed by a very simple circuit configuration without the need of a booster circuit such as a separate power source or a switching regulator. Since the voltage can be amplified to 3 times the voltage and output, a signal with few errors on the receiving side can be received regardless of the influence of noise mixed in the transmission line and the occurrence of waveform distortion due to the characteristics of the transmission line. There is an effect that you can.
【図1】本発明による電圧増幅回路を使用した出力回路
の実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of an output circuit using a voltage amplifier circuit according to the present invention.
【図2】(a)ないし(f)は図1の回路のa点ないし
f点における信号の波形図である。2A to 2F are waveform diagrams of signals at points a to f in the circuit of FIG.
【図3】従来の出力回路の回路図である。FIG. 3 is a circuit diagram of a conventional output circuit.
C1、C2 コンデンサ D1、D2、D3、D4 ダイオード R1ないしR9 抵抗 TR1ないしTR6 トランジスタ C1, C2 capacitors D1, D2, D3, D4 diodes R1 to R9 resistors TR1 to TR6 transistors
Claims (2)
ダイオードと、 前記入力端子にカソードを接続された第2のダイオード
と、 前記入力端子に負電極を接続された第1のコンデンサ
と、 前記入力端子に正電極を接続された第2のコンデンサ
と、 前記第1のダイオードのカソード及び前記第1のコンデ
ンサの正電極にカソードを、第1の電位にアノードをそ
れぞれ接続された第3のダイオードと、 前記第2のダイオードのアノード及び前記第2のコンデ
ンサの負電極にアノードを、前記第1の電位より低い第
2の電位にカソードをそれぞれ接続された第4のダイオ
ードと、 前記第3のダイオードのカソードに一方の端を接続され
た第1の抵抗と、 前記第4のダイオードのアノードに一方の端を接続され
た第2の抵抗と、 前記第1及び第2の抵抗のそれぞれ他方の端に各々のエ
ミッタ電極を接続された第1及び第2のトランジスタ
と、 前記第1のトランジスタのベース電極に一方の端を前記
第1の電位に他方の端を接続された第3の抵抗と、 前記第2のトランジスタのベース電極に一方の端を前記
第2の電位に他方の端を接続された第4の抵抗と、 前記第1及び第2の双方のトランジスタのコレクタ電極
に接続された出力端子を備えたたことを特徴とする電圧
増幅回路。1. A first diode having an anode connected to an input terminal, a second diode having a cathode connected to the input terminal, and a first capacitor having a negative electrode connected to the input terminal, A second capacitor having a positive electrode connected to the input terminal; a third capacitor having a cathode connected to the cathode of the first diode and the positive electrode of the first capacitor; and an anode connected to the first potential. A diode; a fourth diode having an anode connected to the anode of the second diode and a negative electrode of the second capacitor, and a cathode connected to a second potential lower than the first potential; A first resistor whose one end is connected to the cathode of the diode, and a second resistor whose one end is connected to the anode of the fourth diode; A first and a second transistor having respective emitter electrodes connected to the other ends of the resistors, and one end connected to the base electrode of the first transistor and the other end connected to the first potential. A third resistor, a fourth resistor whose one end is connected to the base electrode of the second transistor and the other end of which is connected to the second potential, and both of the first and second transistors. A voltage amplifying circuit having an output terminal connected to a collector electrode.
位及び接地電位であることを特徴とする請求項1記載の
電圧増幅回路。2. The voltage amplifier circuit according to claim 1, wherein the first potential and the second potential are a positive potential and a ground potential, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27835591A JPH0595260A (en) | 1991-09-30 | 1991-09-30 | Voltage amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27835591A JPH0595260A (en) | 1991-09-30 | 1991-09-30 | Voltage amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0595260A true JPH0595260A (en) | 1993-04-16 |
Family
ID=17596184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27835591A Pending JPH0595260A (en) | 1991-09-30 | 1991-09-30 | Voltage amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0595260A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101238686B1 (en) * | 2011-05-31 | 2013-03-04 | 명지대학교 산학협력단 | Antennaless Radio Frequency Energy Harvesting System using On-Board LC Tank |
CN110350901A (en) * | 2019-06-27 | 2019-10-18 | 中国航空工业集团公司雷华电子技术研究所 | A kind of power field effect tube drive circuit |
-
1991
- 1991-09-30 JP JP27835591A patent/JPH0595260A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101238686B1 (en) * | 2011-05-31 | 2013-03-04 | 명지대학교 산학협력단 | Antennaless Radio Frequency Energy Harvesting System using On-Board LC Tank |
CN110350901A (en) * | 2019-06-27 | 2019-10-18 | 中国航空工业集团公司雷华电子技术研究所 | A kind of power field effect tube drive circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907262A (en) | Folded-cascode amplifier stage | |
EP0669717A1 (en) | Comparator capable of preventing large noise voltage | |
US4446443A (en) | Amplifier having reduced power dissipation and improved slew rate | |
CA1085471A (en) | Audio frequency power amplifier | |
US4797629A (en) | Wide range operational amplifier input stage | |
KR100269007B1 (en) | Amplifier circuit | |
EP1468489B1 (en) | Operational amplifier having improved input offset performance | |
US4719431A (en) | Audio power amplifier | |
JPH0595260A (en) | Voltage amplifier circuit | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
JPS584509B2 (en) | amplifier circuit | |
US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
JPH10327021A (en) | Voltage supply circuit for amplifier | |
KR970003719B1 (en) | Amplifier circuit | |
JP3309878B2 (en) | Amplifier | |
JP2675742B2 (en) | Clamp circuit with peak detection function | |
JP3129531B2 (en) | Broadband amplifier circuit | |
JP2844796B2 (en) | Amplifier circuit | |
JP2725290B2 (en) | Power amplifier circuit | |
JPS6226204B2 (en) | ||
JPH05206759A (en) | Base current compensation circuit | |
JP2831718B2 (en) | Voltage follower circuit | |
KR100247177B1 (en) | A speaker-operating circuit for preventing output distortion of voice signal | |
JP2003283269A (en) | Differential amplifier |