JPH0595028A - テープキヤリア - Google Patents
テープキヤリアInfo
- Publication number
- JPH0595028A JPH0595028A JP25544991A JP25544991A JPH0595028A JP H0595028 A JPH0595028 A JP H0595028A JP 25544991 A JP25544991 A JP 25544991A JP 25544991 A JP25544991 A JP 25544991A JP H0595028 A JPH0595028 A JP H0595028A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- gate
- runner
- semiconductor chip
- contact portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【構成】半導体チップの電極に、テープキャリアのイン
ナーリードを接続し、半導体チップの周辺をトランスフ
ァーモールディングにより封止する場合、トランスファ
ーモールディング時に形成されるランナ、ゲート４との
接触部、または、該接触部を含む領域、または、該接触
部の一部の領域に穴を開けたテープキャリア１ａを用い
ると、穴の為に、テープキャリア１ａとランナ、ゲート
との接触面積が、従来のテープキャリアの場合に比べ僅
かなものとなり、テープキャリア１ａとランナ、ゲート
４との密着は非常に弱いものとなる。 【効果】ランナ、ゲートをテープキャリアに力を加える
ことなく除去することができ、そのため、除去後のテー
プキャリアには歪、リード曲がり、リード断線などが生
じない。従って、０．０１〜０．１ｍｍも精度を要求す
る封止工程以降の工程にも対応させることが出来る。
ナーリードを接続し、半導体チップの周辺をトランスフ
ァーモールディングにより封止する場合、トランスファ
ーモールディング時に形成されるランナ、ゲート４との
接触部、または、該接触部を含む領域、または、該接触
部の一部の領域に穴を開けたテープキャリア１ａを用い
ると、穴の為に、テープキャリア１ａとランナ、ゲート
との接触面積が、従来のテープキャリアの場合に比べ僅
かなものとなり、テープキャリア１ａとランナ、ゲート
４との密着は非常に弱いものとなる。 【効果】ランナ、ゲートをテープキャリアに力を加える
ことなく除去することができ、そのため、除去後のテー
プキャリアには歪、リード曲がり、リード断線などが生
じない。従って、０．０１〜０．１ｍｍも精度を要求す
る封止工程以降の工程にも対応させることが出来る。
Description
【０００１】
【産業上の利用分野】本発明は、テープキャリアのイン
ナーリードに、半導体チップ上に多数設けられた電極を
直接接続した後、トランスファーモールディングによ
り、前記半導体チップ、及び、前記インナーリードと前
記半導体チップの電極との接合部を含む部分を封止する
際に用いられるテープキャリアに関する。
ナーリードに、半導体チップ上に多数設けられた電極を
直接接続した後、トランスファーモールディングによ
り、前記半導体チップ、及び、前記インナーリードと前
記半導体チップの電極との接合部を含む部分を封止する
際に用いられるテープキャリアに関する。
【０００２】
【従来の技術】従来のテープキャリアには、Ｃｕ箔上に
Ａｕメッキ、または、Ｓｎメッキ、または、Ｎｉメッ
キ、または、半田メッキ、または、前記金属メッキを複
数組み合わせた多層メッキを施した１層構造テープキャ
リア、ポリイミドフィルム上にＣｕ層のパターンを形成
し、その上にＡｕメッキ、または、Ｓｎメッキ、また
は、Ｎｉメッキ、または、半田メッキ、または、前記金
属メッキを複数組み合わせた多層メッキを施した２層構
造テープキャリア、ポリイミドフィルム上に接着剤を介
してＣｕ箔を貼り、そのＣｕ箔をパターン化し、その上
に、Ａｕメッキ、または、Ｓｎメッキ、または、Ｎｉメ
ッキ、または、半田メッキ、または、前記金属メッキを
複数組み合わせた多層メッキを施した３層構造テープキ
ャリアがある。これらのテープキャリアには、ＡＵメッ
キ面積の削減のため、Ｃｕ箔または、Ｃｕ層上にソルダ
ーレジストをスクリーン印刷により塗布することがあ
る。しかし、従来のテープキャリアには、トランスファ
ーモールディング時に形成されるランナ、ゲートとの接
触部、または、該接触部を含む領域、または、該接触部
の一部の領域に、穴を設けたものはない。
Ａｕメッキ、または、Ｓｎメッキ、または、Ｎｉメッ
キ、または、半田メッキ、または、前記金属メッキを複
数組み合わせた多層メッキを施した１層構造テープキャ
リア、ポリイミドフィルム上にＣｕ層のパターンを形成
し、その上にＡｕメッキ、または、Ｓｎメッキ、また
は、Ｎｉメッキ、または、半田メッキ、または、前記金
属メッキを複数組み合わせた多層メッキを施した２層構
造テープキャリア、ポリイミドフィルム上に接着剤を介
してＣｕ箔を貼り、そのＣｕ箔をパターン化し、その上
に、Ａｕメッキ、または、Ｓｎメッキ、または、Ｎｉメ
ッキ、または、半田メッキ、または、前記金属メッキを
複数組み合わせた多層メッキを施した３層構造テープキ
ャリアがある。これらのテープキャリアには、ＡＵメッ
キ面積の削減のため、Ｃｕ箔または、Ｃｕ層上にソルダ
ーレジストをスクリーン印刷により塗布することがあ
る。しかし、従来のテープキャリアには、トランスファ
ーモールディング時に形成されるランナ、ゲートとの接
触部、または、該接触部を含む領域、または、該接触部
の一部の領域に、穴を設けたものはない。
【０００３】
【発明が解決しようとする課題】従来のテープキャリア
に於いては、そのインナーリードへの半導体チップの電
極の接続後、熱硬化性エポキシ樹脂を用いてトランスフ
ァーモールディングにより前記半導体チップ、及び、前
記インナーリードと前記半導体チップの電極との接合部
を含む領域を封止すると、図３に於けるように、同時に
形成されるランナ、ゲート４が従来のテープキャリア１
ｂと密着する。テープキャリア１ｂにランナ、ゲート４
が密着した状態では、その後の工程に於いて不具合を生
じるため、ランナ、ゲート４は除去しなければならない
が、それらの除去はテープキャリア１ｂの材質と前記熱
硬化性エポキシ樹脂との密着が強い場合、困難であっ
た。また、従来のテープキャリア１ｂの、ランナ、ゲー
ト４を除去した後の状態は、歪み、リード部の曲がり、
リードの断線などがみられた。
に於いては、そのインナーリードへの半導体チップの電
極の接続後、熱硬化性エポキシ樹脂を用いてトランスフ
ァーモールディングにより前記半導体チップ、及び、前
記インナーリードと前記半導体チップの電極との接合部
を含む領域を封止すると、図３に於けるように、同時に
形成されるランナ、ゲート４が従来のテープキャリア１
ｂと密着する。テープキャリア１ｂにランナ、ゲート４
が密着した状態では、その後の工程に於いて不具合を生
じるため、ランナ、ゲート４は除去しなければならない
が、それらの除去はテープキャリア１ｂの材質と前記熱
硬化性エポキシ樹脂との密着が強い場合、困難であっ
た。また、従来のテープキャリア１ｂの、ランナ、ゲー
ト４を除去した後の状態は、歪み、リード部の曲がり、
リードの断線などがみられた。
【０００４】そこで、本発明はこのような問題点を解決
する為のもので、その目的とするところは、テープキャ
リアからトランスファーモールディング時に生じたラン
ナ、ゲートを前記テープキャリアに力を加えることなし
に除去し、除去後のテープキャリアに歪み、リード部の
曲がり、リードの断線を生じさせないことにある。
する為のもので、その目的とするところは、テープキャ
リアからトランスファーモールディング時に生じたラン
ナ、ゲートを前記テープキャリアに力を加えることなし
に除去し、除去後のテープキャリアに歪み、リード部の
曲がり、リードの断線を生じさせないことにある。
【０００５】
【課題を解決するための手段】本発明のテープキャリア
は、前記テープキャリアに半導体チップを配設し、該半
導体チップに設けた多数の電極に前記テープキャリアの
インナーリードをそれぞれ接続し、前記半導体チップ、
及び、前記インナーリードと該半導体チップに設けた多
数の電極との接合部を含む領域をトランスファーモール
ディングにより封止して形成される半導体装置に於い
て、前記テープキャリア上の、前記トランスファーモー
ルディング時に形成されるランナ、ゲートとの接触部、
または、該接触部を含む領域、または、該接触部の一部
の領域に、穴を設けたことを特徴とする。
は、前記テープキャリアに半導体チップを配設し、該半
導体チップに設けた多数の電極に前記テープキャリアの
インナーリードをそれぞれ接続し、前記半導体チップ、
及び、前記インナーリードと該半導体チップに設けた多
数の電極との接合部を含む領域をトランスファーモール
ディングにより封止して形成される半導体装置に於い
て、前記テープキャリア上の、前記トランスファーモー
ルディング時に形成されるランナ、ゲートとの接触部、
または、該接触部を含む領域、または、該接触部の一部
の領域に、穴を設けたことを特徴とする。
【０００６】
【実施例】本発明の実施例の要部を表す断面図を図１に
示す。１ａは半導体チップが接続されているテープキャ
リアである。図１に示したテープキャリア１ａは、Ｃｕ
箔上にＡｕメッキ、または、Ｓｎメッキ、または、Ｎｉ
メッキ、または、半田メッキ、または、前記金属メッキ
を複数組み合わせた多層メッキを施した１層構造テープ
キャリアである。テープキャリアとしては、ポリイミド
フィルム上にＣｕ層のパターンを形成し、その上にＡｕ
メッキ、または、Ｓｎメッキ、または、Ｎｉメッキ、ま
たは、半田メッキ、または、前記金属メッキを複数組み
合わせた多層メッキを施した２層構造テープキャリア、
ポリイミドフィルム上に接着剤を介してＣｕ箔を貼り、
そのＣｕ箔をパターン化し、その上に、Ａｕメッキ、ま
たは、Ｓｎメッキ、または、Ｎｉメッキ、または、半田
メッキ、または、前記金属メッキを複数組み合わせた多
層メッキを施した３層構造テープキャリアを用いてもよ
い。 テープキャリア１ａにおいては、トランスファー
モールディング時に形成されるランナ、ゲート４と従来
のテープキャリア１ｂとの接触部６、あるいは接触部６
を含む領域、あるいは、接触部６の一部の領域には、穴
３が設けられる。この穴３は、テープキャリア製造工程
に付随して設けられ、１層構造テープキャリアに於いて
は、Ｃｕ箔のパターン形成のエッチング工程で、２層構
造テープキャリアに於いては、ポリイミドフィルムのエ
ッチング工程で、３層構造テープキャリアに於いては、
ポリイミドフィルムのデバイスホールを抜く工程で形成
される。図２に、１層構造テープキャリアに本発明によ
るテープキャリアの穴を設けた領域を示す図を掲げた。
示す。１ａは半導体チップが接続されているテープキャ
リアである。図１に示したテープキャリア１ａは、Ｃｕ
箔上にＡｕメッキ、または、Ｓｎメッキ、または、Ｎｉ
メッキ、または、半田メッキ、または、前記金属メッキ
を複数組み合わせた多層メッキを施した１層構造テープ
キャリアである。テープキャリアとしては、ポリイミド
フィルム上にＣｕ層のパターンを形成し、その上にＡｕ
メッキ、または、Ｓｎメッキ、または、Ｎｉメッキ、ま
たは、半田メッキ、または、前記金属メッキを複数組み
合わせた多層メッキを施した２層構造テープキャリア、
ポリイミドフィルム上に接着剤を介してＣｕ箔を貼り、
そのＣｕ箔をパターン化し、その上に、Ａｕメッキ、ま
たは、Ｓｎメッキ、または、Ｎｉメッキ、または、半田
メッキ、または、前記金属メッキを複数組み合わせた多
層メッキを施した３層構造テープキャリアを用いてもよ
い。 テープキャリア１ａにおいては、トランスファー
モールディング時に形成されるランナ、ゲート４と従来
のテープキャリア１ｂとの接触部６、あるいは接触部６
を含む領域、あるいは、接触部６の一部の領域には、穴
３が設けられる。この穴３は、テープキャリア製造工程
に付随して設けられ、１層構造テープキャリアに於いて
は、Ｃｕ箔のパターン形成のエッチング工程で、２層構
造テープキャリアに於いては、ポリイミドフィルムのエ
ッチング工程で、３層構造テープキャリアに於いては、
ポリイミドフィルムのデバイスホールを抜く工程で形成
される。図２に、１層構造テープキャリアに本発明によ
るテープキャリアの穴を設けた領域を示す図を掲げた。
【０００７】上記のように、トランスファーモールディ
ング時に形成されるランナ、ゲート４と従来のテープキ
ャリア１ｂとの接触部６、あるいは、接触部６を含む領
域、あるいは、接触部６の一部の領域に、穴３を設けた
テープキャリア１ａのインナーリードは半導体チップ５
上に多数設けられた各電極と接続され、半導体チップ
５、前記インナーリードと半導体チップ５上に多数設け
られた各電極との接合部を含む領域を、熱硬化性エポキ
シ樹脂を用いてトランスファーモールディングにより封
止する。それにより、図１に於ける半導体パッケージ２
が形成され、同時に、ランナ、ゲート４も形成される。
前記ランナ、ゲート４は、テープキャリア１ａに設けら
れた穴３のため、テープキャリア１ａと部分的にしか密
着しない。前記トランスファーモールディングによる封
止終了後、ランナ、ゲート４の付着した状態の成形品を
トランスファーモールディング用の金型から取り出し、
ゲートと半導体パッケージの間のくびれた部分を切断す
る。この切断は、前記ゲートと半導体パッケージの間の
くびれの部分が、０．０１〜０．１ｍｍ程度の厚さしか
ないため、治具、または、手でテープキャリア１に歪み
を生じさせることなく切断することが出来る。その後、
治具、または、手でランナ、ゲート４をテープキャリア
１から除去するが、ランナ、ゲート４はテープキャリア
１ａとは、テープキャリア１ａに設けられた穴３のため
ランナ、ゲート４と従来のテープキャリア１ｂとが接触
する面積に比べて僅かな面積で接触するのみである。こ
のため、ランナ、ゲート４とテープキャリア１ａとの密
着は非常に弱く、テープキャリア１ａに力を加えて歪め
ることなく、除去することが出来る。
ング時に形成されるランナ、ゲート４と従来のテープキ
ャリア１ｂとの接触部６、あるいは、接触部６を含む領
域、あるいは、接触部６の一部の領域に、穴３を設けた
テープキャリア１ａのインナーリードは半導体チップ５
上に多数設けられた各電極と接続され、半導体チップ
５、前記インナーリードと半導体チップ５上に多数設け
られた各電極との接合部を含む領域を、熱硬化性エポキ
シ樹脂を用いてトランスファーモールディングにより封
止する。それにより、図１に於ける半導体パッケージ２
が形成され、同時に、ランナ、ゲート４も形成される。
前記ランナ、ゲート４は、テープキャリア１ａに設けら
れた穴３のため、テープキャリア１ａと部分的にしか密
着しない。前記トランスファーモールディングによる封
止終了後、ランナ、ゲート４の付着した状態の成形品を
トランスファーモールディング用の金型から取り出し、
ゲートと半導体パッケージの間のくびれた部分を切断す
る。この切断は、前記ゲートと半導体パッケージの間の
くびれの部分が、０．０１〜０．１ｍｍ程度の厚さしか
ないため、治具、または、手でテープキャリア１に歪み
を生じさせることなく切断することが出来る。その後、
治具、または、手でランナ、ゲート４をテープキャリア
１から除去するが、ランナ、ゲート４はテープキャリア
１ａとは、テープキャリア１ａに設けられた穴３のため
ランナ、ゲート４と従来のテープキャリア１ｂとが接触
する面積に比べて僅かな面積で接触するのみである。こ
のため、ランナ、ゲート４とテープキャリア１ａとの密
着は非常に弱く、テープキャリア１ａに力を加えて歪め
ることなく、除去することが出来る。
【０００８】
【発明の効果】以上述べたように、テープキャリアのト
ランスファーモールディング時に形成されるランナ、ゲ
ートとの接触部、または、該接触部を含む領域、また
は、該接触部の一部の領域に、穴を設けたことによっ
て、前記ランナ、ゲートを、前記テープキャリアに力を
加えることなく除去することが出来る。また、前記ラン
ナ、ゲートを除去した後のテープキャリアには、歪、リ
ード曲がり、リード切れなどの損傷が生じない。それに
よって、その後の工程である、トリミング、フォーミン
グ、電気特性検査、アウターリード・ボンディング等の
０．０１〜０．１ｍｍの精度を要求する工程に対しても
対応することが可能となる。
ランスファーモールディング時に形成されるランナ、ゲ
ートとの接触部、または、該接触部を含む領域、また
は、該接触部の一部の領域に、穴を設けたことによっ
て、前記ランナ、ゲートを、前記テープキャリアに力を
加えることなく除去することが出来る。また、前記ラン
ナ、ゲートを除去した後のテープキャリアには、歪、リ
ード曲がり、リード切れなどの損傷が生じない。それに
よって、その後の工程である、トリミング、フォーミン
グ、電気特性検査、アウターリード・ボンディング等の
０．０１〜０．１ｍｍの精度を要求する工程に対しても
対応することが可能となる。
【図１】 本発明のテープキャリアの実施例を表す要部
の断面図。
の断面図。
【図２】 本発明のテープキャリアの特徴である、トラ
ンスファーモールディング時に形成されるランナ、ゲー
トとテープキャリアとの接触部、あるいは該接触部を含
む領域、あるいは、該接触部の一部の領域に、穴を設け
た図。
ンスファーモールディング時に形成されるランナ、ゲー
トとテープキャリアとの接触部、あるいは該接触部を含
む領域、あるいは、該接触部の一部の領域に、穴を設け
た図。
【図３】 ランナ、ゲートが密着した状態の従来のテー
プキャリアを表す図。
プキャリアを表す図。
【図４】 従来のテープキャリア上の、ランナ、ゲート
との接触部を表わす図。
との接触部を表わす図。
１ａ・・・テープキャリア。 １ｂ・・・従来のテープキャリア。 ２・・・半導体パッケージ。 ３・・・穴。 ４・・・ランナ、ゲート。 ５・・・半導体チップ。 ６・・・従来のテープキャリアとランナ、ゲートとの接
触部。
触部。
Claims (1)
- 【請求項１】テープキャリアに半導体チップを配設し、
該半導体チップに設けた多数の電極に前記テープキャリ
アのインナーリードをそれぞれ接続し、前記半導体チッ
プ、及び、前記インナーリードと前記半導体チップに設
けられた多数の電極との接合部を含む部分をトランスフ
ァーモールディングにより封止して形成される半導体装
置において、前記テープキャリア上の、前記トランスフ
ァーモールディング時に形成されるランナ、ゲートとの
接触部、または、該接触部を含む領域、または、該接触
部の一部の領域に、穴を開けたことを特徴とするテープ
キャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25544991A JPH0595028A (ja) | 1991-10-02 | 1991-10-02 | テープキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25544991A JPH0595028A (ja) | 1991-10-02 | 1991-10-02 | テープキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595028A true JPH0595028A (ja) | 1993-04-16 |
Family
ID=17278927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25544991A Pending JPH0595028A (ja) | 1991-10-02 | 1991-10-02 | テープキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595028A (ja) |
-
1991
- 1991-10-02 JP JP25544991A patent/JPH0595028A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437437B1 (ko) | 반도체 패키지의 제조법 및 반도체 패키지 | |
| US5635671A (en) | Mold runner removal from a substrate-based packaged electronic device | |
| US5852870A (en) | Method of making grid array assembly | |
| US20010049159A1 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| US9455159B2 (en) | Fabrication method of packaging substrate | |
| JP2010080889A (ja) | リードフレーム及びその製造方法 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| JPH05198716A (ja) | リードフレームの製造方法 | |
| US7511366B2 (en) | Multi-row substrate strip and method for manufacturing the same | |
| US6043108A (en) | Lead frame with lead-securing tape bonded to the inner lead sections of plural leads and a method of manufacturing the same | |
| US5984699A (en) | Method of fabricating a semiconductor device | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JPH0595028A (ja) | テープキヤリア | |
| JPH0574871A (ja) | テープキヤリア | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP3418106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2616685B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100435208B1 (ko) | 칩 스케일 패키지의 제조장치 및 그 제조방법 | |
| US20110260340A1 (en) | Circuit board structure, packaging structure and method for making the same | |
| KR101523274B1 (ko) | 반도체 패키지 제조 방법 | |
| JP3119243B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS62241347A (ja) | 電鋳法によるキヤリアテ−プ類の製造方法 | |
| JP2000228463A (ja) | 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法 |