JPH0594187A - Electronic musical instrument - Google Patents
Electronic musical instrumentInfo
- Publication number
- JPH0594187A JPH0594187A JP3213981A JP21398191A JPH0594187A JP H0594187 A JPH0594187 A JP H0594187A JP 3213981 A JP3213981 A JP 3213981A JP 21398191 A JP21398191 A JP 21398191A JP H0594187 A JPH0594187 A JP H0594187A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- envelope
- key
- state
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
Description
【0001】この発明は、例えば、ピアノなどの特徴的
なエンベロープ形状を持った楽音を形成することができ
る電子楽器に関する。The present invention relates to an electronic musical instrument capable of forming a musical tone having a characteristic envelope shape such as a piano.
【0002】[0002]
【従来の技術】周知のように、電子ピアノ等の電子楽器
では、音源から出力される楽音信号のエンベロープ波形
を、鍵のオン・オフに対応して制御するエンベロープジ
ェネレータを具備している。この種のエンベロープジェ
ネレータでは、通常、キーオンに基づく楽音信号の立上
がり(アタック状態)と、アタックレベルからの減衰
(ディケイ状態)と、この減衰過程を経た後のレベル保
持(サステイン状態)と、キーオフ以降の消音過程(リ
リース状態)とを制御するように構成されている。2. Description of the Related Art As is well known, an electronic musical instrument such as an electronic piano is provided with an envelope generator for controlling the envelope waveform of a musical tone signal output from a sound source in response to key ON / OFF. In this type of envelope generator, usually, a tone signal rises based on key-on (attack state), attenuation from attack level (decay state), level retention after this attenuation process (sustain state), and after key-off. It is configured to control the muffling process (release state) of the.
【0003】[0003]
【発明が解決しようとする課題】ところで、こうした従
来のエンベロープジェネレータを具備する電子ピアノに
あっては、押鍵時のイニシャルタッチに応じたアタック
レートでエンベロープ波形をアタックレベルまで立上が
らせるが、このアタックレベルに達する以前にキーオフ
がなされると、キーオフ時点の振幅レベルから一意的に
所定レートでエンベロープ波形を減衰させている。In an electronic piano equipped with such a conventional envelope generator, the envelope waveform is raised to the attack level at the attack rate according to the initial touch when a key is pressed. When the key-off is performed before reaching the attack level, the envelope waveform is uniquely attenuated at a predetermined rate from the amplitude level at the key-off time.
【0004】一方、実際のピアノの発音メカニズムを考
察すると、押鍵と共に弦が打弦され、この打弦によって
発生した楽音は、一旦所定のレートで減衰した後、再び
異なるレートで減衰する2段減衰を経ている。そして、
このような減衰過程を経ることでピアノ特有の楽音が形
成される一要因となっている訳である。On the other hand, considering the sounding mechanism of an actual piano, a string is struck along with a key depression, and the musical tone generated by this string is first attenuated at a predetermined rate and then again attenuated at a different rate. Has gone through a decay. And
This is one of the factors that the musical tone peculiar to the piano is formed by passing through such a decay process.
【0005】しかしながら、上述したように、従来の電
子ピアノでは、アタックレベルに達する以前にキーオフ
がなされた場合、上記2段減衰過程を実現することがで
きず、ピアノ特有のエンベロープ形状を持った楽音を形
成することができないという問題があった。この発明は
上述した事情に鑑みてなされたもので、ピアノ特有のエ
ンベロープ形状を持った楽音を発生することができる電
子楽器に関する。However, as described above, in the conventional electronic piano, when the key-off is performed before the attack level is reached, the above two-step attenuation process cannot be realized, and the musical tone having the envelope shape peculiar to the piano is not achieved. There was a problem that could not be formed. The present invention has been made in view of the above circumstances, and relates to an electronic musical instrument capable of generating a musical sound having an envelope shape peculiar to a piano.
【0006】[0006]
【課題を解決するための手段】この発明は、演奏情報に
対応して楽音信号のエンベロープ波形を制御する電子楽
器において、前記エンベロープ波形の状態を検出すると
共に、次に設定すべき波形状態を表す波形制御情報を発
生する状態判定手段と、前記波形制御情報に応じた波形
形状のエンベロープ信号を形成するエンベロープ信号形
成手段とを具備し、前記状態判定手段は、押鍵操作に対
応して立上がる前記エンベロープ波形のアタック状態に
おいて離鍵がなされた場合、この離鍵時における該エン
ベロープ波形の振幅レベルに応じて波形減衰態様を変化
させることを特徴としている。According to the present invention, in an electronic musical instrument for controlling the envelope waveform of a musical tone signal in accordance with performance information, the state of the envelope waveform is detected and the waveform state to be set next is displayed. It is provided with state determination means for generating waveform control information and envelope signal forming means for forming an envelope signal having a waveform shape according to the waveform control information, and the state determination means is activated in response to a key depression operation. When the key is released in the attack state of the envelope waveform, the waveform attenuation mode is changed according to the amplitude level of the envelope waveform when the key is released.
【0007】[0007]
【作用】上記構成によれば、押鍵操作に対応して立上が
るエンベロープ波形のアタック状態において離鍵がなさ
れた場合、状態判定手段がこの離鍵時における該エンベ
ロープ波形の振幅レベルに応じて波形減衰態様を変化さ
せる波形制御情報を発生し、エンベロープ信号形成手段
がこの波形制御情報に応じた波形形状のエンベロープ信
号を形成する。これにより、ピアノ特有のエンベロープ
形状を持った楽音を発生することが可能になる。According to the above construction, when the key is released in the attack state of the envelope waveform which rises in response to the key pressing operation, the state determining means produces a waveform according to the amplitude level of the envelope waveform at the time of releasing the key. Waveform control information for changing the attenuation mode is generated, and the envelope signal forming means forms an envelope signal having a waveform shape according to the waveform control information. As a result, it becomes possible to generate a musical sound having an envelope shape peculiar to a piano.
【0008】[0008]
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。 A.実施例の全体構成 図1はこの発明の一実施例である電子ピアノの全体構成
を示すブロック図である。この図において、1は鍵盤で
ある。この鍵盤1は、各鍵毎の押離鍵を検出すると共
に、押鍵の速度及び離鍵の速度を検出する機構を有し、
押離鍵および押離鍵の速度に対応した信号を発生する。
1aは鍵盤インターフェイスであり、鍵盤1から供給さ
れる各種信号に基づき、音高に関する情報、押鍵速度信
号および離鍵速度信号を発生する。2はこの電子ピアノ
各部を制御するCPUである。Embodiments of the present invention will be described below with reference to the drawings. A. Overall Configuration of Embodiment FIG. 1 is a block diagram showing the overall configuration of an electronic piano which is an embodiment of the present invention. In this figure, 1 is a keyboard. The keyboard 1 has a mechanism for detecting the key release for each key, and for detecting the key pressing speed and the key releasing speed.
Generates a signal corresponding to the key release and key release speed.
A keyboard interface 1a generates pitch-related information, a key depression speed signal, and a key release speed signal based on various signals supplied from the keyboard 1. A CPU 2 controls each part of the electronic piano.
【0009】3はCPU2にロードされる各種制御プロ
グラムや、これら制御プログラムにおいて用いられる各
種データテーブルなどが記憶されるROMである。4は
CPU2の各種演算結果や、レジスタ値が一時記憶され
るRAMである。5は、例えばダンパペダルやエクスプ
レションペダル等の電子ピアノに配設される操作子であ
る。この操作子5の内、ダンパペダルは操作量に応じて
楽音の減衰量を制御するものである。5aは操作子イン
ターフェイスであり、操作子5から供給される各種信号
をもとに、操作量に応じた信号や、操作速度を表す信号
を発生する。A ROM 3 stores various control programs loaded into the CPU 2 and various data tables used in these control programs. A RAM 4 temporarily stores various calculation results of the CPU 2 and register values. Reference numeral 5 denotes an operator, such as a damper pedal or an expression pedal, which is arranged on the electronic piano. The damper pedal of the manipulator 5 controls the attenuation amount of the musical sound according to the operation amount. Reference numeral 5a denotes an operator interface, which generates a signal corresponding to an operation amount or a signal representing an operation speed based on various signals supplied from the operator 5.
【0010】6はこの電子ピアノのパネルに各種配設さ
れるパネルスイッチである。このパネルスイッチ6の内
には、後述するエンベロープジェネレータの動作モード
を切換えるモードスイッチや、発生する楽音の音色を決
める音色スイッチ等がある。6aはパネルインタフェー
スであり、各パネルスイッチ6の操作に応じた操作信号
を発生する。なお、このパネルインタフェース6aは、
上述したモードスイッチが操作された場合、動作モード
を指定するデータTYPE(後述する)を発生する。ま
た、音色スイッチが操作された場合には、音色を指定す
る音色番号TCを発生する。Reference numeral 6 is a panel switch provided on the electronic piano panel. The panel switch 6 includes a mode switch for switching the operation mode of the envelope generator, which will be described later, and a tone color switch for determining the tone color of the generated musical tone. Reference numeral 6a denotes a panel interface, which generates an operation signal according to the operation of each panel switch 6. The panel interface 6a is
When the above-mentioned mode switch is operated, data TYPE (described later) designating the operation mode is generated. When the tone color switch is operated, a tone color number TC designating a tone color is generated.
【0011】次に、7はCPU2よりバスを介して供給
される各種信号に基づき楽音合成を行い、これにより形
成される楽音信号Wを出力する楽音合成回路であり、そ
の構成については後述する。SSはサウンドシステムで
ある。このサウンドシステムSSは、この楽音信号Wに
対してフィルタリングを施し、不要ノイズの除去、ある
いは効果音処理などを施した後、これを増幅してスピー
カSPに与え、楽音として発音させる。このような構成
による電子ピアノは、特に、アタックレベルに達する以
前にキーオフがなされた場合、前述した2段減衰過程を
再現し、ピアノ特有のエンベロープ形状を形成すること
を特徴としている。Next, reference numeral 7 is a tone synthesis circuit which synthesizes a tone based on various signals supplied from the CPU 2 via the bus and outputs a tone signal W formed by the tone synthesis circuit, the structure of which will be described later. SS is a sound system. The sound system SS filters the musical tone signal W, removes unnecessary noise, processes sound effects, and the like, amplifies the amplified signal, and supplies the amplified signal to the speaker SP to produce a musical sound. The electronic piano having such a configuration is characterized in that, particularly when the key-off is performed before the attack level is reached, the two-step attenuation process described above is reproduced to form an envelope shape peculiar to the piano.
【0012】B.楽音合成回路7の構成 次に、図2は楽音合成回路7の構成を示すブロック図で
ある。この図において、8はアドレス設定回路であり、
後述するインタフェース回路16から供給される各種信
号に基づいて波形読み出しアドレスを設定する。すなわ
ち、このアドレス設定回路8は、インターフェイス回路
16から供給されるキーオンパルス信号KONP、キー
オフパルス信号KOFP、キーコードKCおよび押鍵速
度情報ITに従って、アタック部読出開始アドレスST
ART.ADおよび、アタック部読出終了アドレスEN
D.ADを発生し、これをアドレス生成回路9に供給す
る。B. Configuration of Musical Sound Synthesis Circuit 7 Next, FIG. 2 is a block diagram showing the configuration of the musical sound synthesis circuit 7. In this figure, 8 is an address setting circuit,
The waveform read address is set based on various signals supplied from the interface circuit 16 described later. That is, the address setting circuit 8 operates in accordance with the key-on pulse signal KONP, the key-off pulse signal KOFP, the key code KC and the key pressing speed information IT supplied from the interface circuit 16 to read the attack portion read start address ST.
ART. AD and attack section read end address EN
D. AD is generated, and this is supplied to the address generation circuit 9.
【0013】このキーオンパルス信号KONP/キーオ
フパルス信号KOFPは、鍵盤1における押離鍵操作に
応じて発生する信号であり、キーコードKCは、押鍵操
作に対応した音高を表す情報である。また、このアドレ
ス設定回路8にあっては、波形記憶回路10からアタッ
ク波形を読み出させるため、読み出しモードを表す信号
MODEを発生する。ここで、アタック波形を読み出さ
せる場合には、該アタック波形は繰り返し読出する必要
がないので、信号MODEは1回の読み出しを指示する
「MODE=0」として出力される。The key-on pulse signal KONP / key-off pulse signal KOFP is a signal generated in response to a key depression / release operation on the keyboard 1, and a key code KC is information indicating a pitch corresponding to a key depression operation. Further, in the address setting circuit 8, in order to read the attack waveform from the waveform storage circuit 10, the signal MODE indicating the read mode is generated. Here, when the attack waveform is read, it is not necessary to repeatedly read the attack waveform, so the signal MODE is output as "MODE = 0" instructing one read.
【0014】11は位相発生回路であり、上述したキー
オン信号KONPが与えられた場合、キーコードKCに
対応した位相情報を発生する。この位相情報は、楽音の
ピッチ(音高)を指示するものであり、整数部Iと小数
部Fとから構成されている。アドレス生成回路9は、位
相発生回路11から供給される位相情報の整数部Iと、
アドレス設定回路8から供給されるアタック部読出開始
アドレスSTART.ADとを加算し、実際に読み出し
を行う波形情報の読み出しアドレスADを出力する。Reference numeral 11 denotes a phase generation circuit, which generates phase information corresponding to the key code KC when the above-mentioned key-on signal KONP is given. This phase information indicates the pitch (pitch) of a musical sound and is composed of an integer part I and a decimal part F. The address generation circuit 9 includes an integer part I of the phase information supplied from the phase generation circuit 11,
Attack section read start address START. AD is added to output the read address AD of the waveform information to be actually read.
【0015】また、アドレス生成回路9は、その出力す
る読み出しアドレスADが、アタック部読み出し波形の
終了アドレスEND.ADと同一になると、上述したア
ドレス設定回路8に対して、ループ波形要求信号LOO
P.REQを出力する。また、この場合には、位相発生
回路11に対して、生成している位相情報をリセットす
るためのリセット要求信号RESET.REQを出力す
る。Further, the address generation circuit 9 outputs the read address AD output from the end address END. When it becomes the same as AD, the loop waveform request signal LOO is sent to the address setting circuit 8 described above.
P. Output REQ. Further, in this case, the phase generation circuit 11 is requested to reset the reset request signal RESET. Output REQ.
【0016】上記ループ波形要求信号LOOP.REQ
が供給されたアドレス設定回路8は、波形記憶回路10
よりループ部波形読出開始アドレスSTART.AD
と、ループ部波形読出終了アドレスEND.ADとを読
出し、これをアドレス生成回路9に与える。この場合、
ループ部波形は、繰り返し読み出しする必要があるの
で、信号MODEが繰り返し読出を指示する「MODE
=1」として出力される。このように、読み出し開始ア
ドレスSTART.ADと位相情報の整数部Iとの加算
によって得られるアドレス信号ADが、波形記憶回路1
0に与えられる。これにより、波形記憶回路10に記憶
される波形情報が読み出され、波形信号W1として出力
される。The loop waveform request signal LOOP. REQ
The address setting circuit 8 supplied with the
Loop portion waveform read start address START. AD
And the loop section waveform read end address END. AD is read out and this is given to the address generation circuit 9. in this case,
Since it is necessary to repeatedly read the loop waveform, the signal MODE indicates “MODE”
= 1 ”is output. In this way, the read start address START. The address signal AD obtained by adding AD and the integer part I of the phase information is the waveform storage circuit 1
Given to 0. As a result, the waveform information stored in the waveform storage circuit 10 is read out and output as the waveform signal W1.
【0017】次に、12は補間回路である。この補間回
路12は、波形信号W1を前述した位相情報の小数部F
に基づいて補間演算を行い、この結果得られる信号W2
を出力する。ここで行われる補間演算は、隣接するサン
プル間、すなわち、2つの波形情報を小数部Fによって
一次直線補間しても良いし、2以上の波形情報を一時記
憶して高次の補間を行っても良い。Next, 12 is an interpolation circuit. The interpolation circuit 12 converts the waveform signal W1 into the fractional part F of the phase information described above.
Interpolation is performed based on
Is output. In the interpolation calculation performed here, between adjacent samples, that is, two pieces of waveform information may be linearly interpolated by the decimal part F, or two or more pieces of waveform information may be temporarily stored to perform higher-order interpolation. Is also good.
【0018】13はエンベロープ生成回路である。この
エンベロープ生成回路13は、インターフェイス回路1
6から供給されるキーオンパルス信号KONP、キーオ
フパルス信号KOFP、キーコードKC、押鍵速度情報
ITおよび音色番号TCに対応した波形形状のエンベロ
ープ信号ENVを生成する。また、このエンベロープ生
成回路13にあっては、前述したデータTYPEに基づ
き、該信号ENVの減衰レート(後述する)を制御す
る。Reference numeral 13 is an envelope generation circuit. The envelope generation circuit 13 is the interface circuit 1
6, the key-on pulse signal KONP, the key-off pulse signal KOFP, the key code KC, the key pressing speed information IT and the waveform-shaped envelope signal ENV corresponding to the tone color number TC are generated. Further, the envelope generation circuit 13 controls the attenuation rate (described later) of the signal ENV based on the above-mentioned data TYPE.
【0019】すなわち、このエンベロープ生成回路13
では、まず、音色番号TCによって所定波形を有するエ
ンベロープ信号ENVが規定され、押鍵速度情報ITに
基づき該信号ENVにおける最大振幅レベル(アタック
レベル)が設定される。さらに、キーコードKCに応じ
てエンベロープ信号ENVのレート(進み具合)が制御
され、データTYPEに従って減衰レートが制御され
る。ここで、この減衰レートは、前述した2段減衰過程
を再現するため、異なる2つのレートが用いられる。ま
た、キーオンパルス信号KONP及びキーオフパルス信
号KOFPは、エンベロープ信号ENVを形成する際の
タイミング制御に用いられる。14は乗算回路であり、
補間回路12から出力される信号W2と、エンベロープ
生成回路13から出力されるエンベロープ信号ENVと
を乗算し、この乗算結果を上述した楽音信号Wとして出
力する。That is, the envelope generating circuit 13
First, the tone color number TC defines the envelope signal ENV having a predetermined waveform, and the maximum amplitude level (attack level) of the signal ENV is set based on the key pressing speed information IT. Further, the rate (progress) of the envelope signal ENV is controlled according to the key code KC, and the attenuation rate is controlled according to the data TYPE. Here, two different rates are used for this attenuation rate in order to reproduce the two-step attenuation process described above. The key-on pulse signal KONP and the key-off pulse signal KOFP are used for timing control when forming the envelope signal ENV. 14 is a multiplication circuit,
The signal W2 output from the interpolation circuit 12 is multiplied by the envelope signal ENV output from the envelope generation circuit 13, and the result of this multiplication is output as the tone signal W described above.
【0020】C.波形記憶回路10の構成 次に、図3は、前述した波形記憶回路10(図2参照)
に具備される波形メモリの記憶形態の概念を示す図であ
る。波形記憶回路10に具備される波形メモリには、楽
音発生時に用いられるアタック波形部と、発生した楽音
を維持するのに用いられるループ波形部とがそれぞれ独
立に記憶されている。楽音のアタック波形は、楽器固有
の音色を決める非常に特徴的な波形であるため、その情
報量を圧縮するのが難しい。一方、これに対して、定常
部となるループ波形は、変化が少なく、同一波形にエン
ベロープを付与し、これを繰り返し読み出しするため、
その情報量を圧縮することができる。C. Configuration of Waveform Storage Circuit 10 Next, FIG. 3 shows the waveform storage circuit 10 described above (see FIG. 2).
It is a figure which shows the concept of the storage form of the waveform memory with which it is equipped. The waveform memory provided in the waveform storage circuit 10 independently stores an attack waveform portion used when a musical tone is generated and a loop waveform portion used to maintain the generated musical tone. Since the attack waveform of a musical sound is a very characteristic waveform that determines the tone color peculiar to a musical instrument, it is difficult to compress the amount of information. On the other hand, the loop waveform, which is the stationary part, has little change and the envelope is added to the same waveform, and this is read repeatedly,
The amount of information can be compressed.
【0021】図3においては、それらの内、アタック波
形部の記憶形態の概念を示している。すなわち、この波
形メモリでは、押鍵速度およびその押鍵された鍵域に対
応させてアタック波形部の記憶領域を分割し、これに基
づいて異なった波形が得られるようにしている。なお、
この図に示すWA(M,N)は、記憶領域の配列要素を
表している。このような記憶領域の分割は、各押鍵速
度、各音高毎にするのが理想的である。しかしながら、
このようにすると、メモリ占有領域が増すため、それぞ
れに代表的な波形を具備させる。FIG. 3 shows the concept of the storage form of the attack waveform portion among them. That is, in this waveform memory, the storage area of the attack waveform section is divided in correspondence with the key pressing speed and the key area in which the key is pressed, and different waveforms are obtained based on this. In addition,
WA (M, N) shown in this figure represents an array element of the storage area. Ideally, the storage area is divided at each key pressing speed and each pitch. However,
In this way, the memory occupation area increases, so that each is provided with a typical waveform.
【0022】次に、図4は、上述した波形メモリの概念
に基づき、実際のメモリ上で配置された場合の具体例を
示すメモリ配置図である。すなわち、図4(a)は波形
メモリ全体の構成を示すメモリマップであり、同図
(b)はアタック部テーブルの内容を示すメモリマップ
である。これらメモリマップにおいて、ITレンジおよ
びKCレンジは、図3に示す押鍵速度とキーバンク(音
高)とを幾つに分割するかを示す数値である。これらレ
ンジに続いて、分割された各領域毎の波形情報の読み出
し開始アドレスおよび読み出し終了アドレスが登録され
る。Next, FIG. 4 is a memory layout diagram showing a specific example of the layout on an actual memory based on the above-mentioned concept of the waveform memory. That is, FIG. 4A is a memory map showing the configuration of the entire waveform memory, and FIG. 4B is a memory map showing the contents of the attack part table. In these memory maps, the IT range and the KC range are numerical values indicating how much the key depression speed and the key bank (pitch) shown in FIG. 3 are divided. Subsequent to these ranges, a read start address and a read end address of the waveform information for each divided area are registered.
【0023】次いで、同図(c)は、ループ部テーブル
の内容を示すメモリマップであり、その構成については
上述のアタック部のものと同等である。なお、このルー
プ部テーブルでは、アタック部波形と同様にその記憶領
域が分割されているが、それぞれのITレンジおよびK
Cレンジを異ならせることにより、分割形態を異ならせ
ることもできる。次に、同図(d)は、波形記憶部の内
容を示すメモリマップである。ここでは、上記アタック
部テーブルとループ部テーブルとによって指定されたア
ドレスに、各波形情報が記憶されている。なお、それぞ
れの波形情報は、各波形間の接続を容易にするため、ア
タック波形では読み出し終了アドレスにおいて0位相が
補償され、また、ループ波形では読み出し開始アドレス
と読み出し終了アドレスとの双方において0位相が補償
されている。Next, FIG. 7C is a memory map showing the contents of the loop part table, and its configuration is the same as that of the attack part described above. In this loop part table, the storage area is divided similarly to the attack part waveform, but each IT range and K
By changing the C range, the division form can be changed. Next, FIG. 6D is a memory map showing the contents of the waveform storage section. Here, each waveform information is stored at the address designated by the attack section table and the loop section table. In order to facilitate connection between waveforms, each waveform information compensates for 0 phase at the read end address in the attack waveform, and 0 phase at both the read start address and the read end address in the loop waveform. Has been compensated.
【0024】D.インタフェース回路16の構成 図5は、前述したインタフェース回路16の構成を示す
ブロック図である。この図に示すように、インタフェー
ス回路16は、CPU2から供給される各種信号から楽
音信号合成に必要な各種動作パラメータを発生する。な
お、このインターフェイス回路16では、複音発音(例
えば、16音発音)を実現するため、上記動作パラメー
タ(KONP,KON,KOFP,KOF,TC,TY
PE,KC,IT)を時分割で生成し、これを楽音合成
回路7に供給するように構成されている。D. Configuration of Interface Circuit 16 FIG. 5 is a block diagram showing the configuration of the interface circuit 16 described above. As shown in this figure, the interface circuit 16 generates various operation parameters necessary for synthesizing a musical tone signal from various signals supplied from the CPU 2. The interface circuit 16 implements the above-mentioned operation parameters (KONP, KON, KOFP, KOF, TC, TY) in order to realize a polyphonic sound (for example, 16 sounds).
(PE, KC, IT) is generated in a time division manner and supplied to the tone synthesis circuit 7.
【0025】E.エンベロープ生成回路13の構成 前述したエンベロープ生成回路13は、レート/ターゲ
ット設定部20と、状態制御部23と、エンベロープ形
成部30とからなり、これら各部の構成について順次説
明する。 レート/ターゲット設定部20の構成 まず、図6はレート/ターゲット設定部20の構成を示
すブロック図である。この図において、21は変換テー
ブルであり、供給されるキーコードKCおよび音色番号
TCに応じてテーブルを参照し、各種パラメータを発生
する。この各種パラメータとは、アタックレートAR、
第1ディケイレートD1R、第1ディケイレベルD1
L、第2ディケイレートD2R、第2ディケイレベルD
2Lおよび第3ディケイレートD3Rである。E. Configuration of Envelope Generating Circuit 13 The envelope generating circuit 13 described above includes a rate / target setting unit 20, a state control unit 23, and an envelope forming unit 30, and the configuration of each of these units will be sequentially described. Configuration of Rate / Target Setting Unit 20 First, FIG. 6 is a block diagram showing the configuration of the rate / target setting unit 20. In this figure, 21 is a conversion table, which refers to the table according to the supplied key code KC and tone color number TC to generate various parameters. The various parameters are the attack rate AR,
First decay rate D1R, first decay level D1
L, second decay rate D2R, second decay level D
2L and the third decay rate D3R.
【0026】ここで、上記パラメータについて、図13
(ロ)に示すエンベロープ波形例を参照して説明する。
まず、アタックレートARとは、キーオンと共に立上が
るエンベロープ波形の傾きを表すデータである。第1お
よび第2ディケイレートD1R,D2Rとは、それぞれ
前述した2段減衰を再現するための減衰レートであり、
エンベロープ波形の立上がりピークから第1ディケイレ
ベルD1Lにまで減衰する場合には、この第1ディケイ
レートD1Rで減衰し、続いて第2ディケイレベルD2
Lにまで減衰する際に第2ディケイレートD2Rが使用
される。また、第3ディケイレートとは、サステイン状
態後にリリースされる際の減衰レートとなる。Here, regarding the above parameters, FIG.
This will be described with reference to the envelope waveform example shown in (b).
First, the attack rate AR is data representing the slope of the envelope waveform that rises with key-on. The first and second decay rates D1R and D2R are attenuation rates for reproducing the two-step attenuation described above,
When it is attenuated from the rising peak of the envelope waveform to the first decay level D1L, it is attenuated at the first decay rate D1R, and then the second decay level D2.
When decaying to L, the second decay rate D2R is used. Further, the third decay rate is an attenuation rate when released after the sustain state.
【0027】次に、再び図6に戻り、レート/ターゲッ
ト設定部20の構成について説明する。図において、2
2は選択回路である。この選択回路22は、現在の波形
制御状態を表すステート信号S1,S0に基づき、次に
波形制御する際の指標となる制御パラメータ(RAT
E,TARGET,HOLD,AT0)を生成する。こ
の制御パラメータの内、RATEはエンベロープ信号E
NVの傾きを表すデータであり、例えば、キーオンと共
にエンベロープ波形を立上がらせる場合、アタックレー
トARが選択され、これがデータRATEとして次段へ
出力される。また、エンベロープ波形を減衰させる場合
には、後述する動作の下で第1ディケイレートD1R、
第2ディケイレートD2Rおよび第3ディケイレートD
3Rのいずれかが選択され、データRATEとして出力
される。この選択に際しては、上記ステート信号S1,
S0が参照される。Next, returning to FIG. 6 again, the configuration of the rate / target setting unit 20 will be described. In the figure, 2
2 is a selection circuit. The selection circuit 22 is based on the state signals S1 and S0 representing the current waveform control state, and is a control parameter (RAT) that serves as an index for the next waveform control.
E, TARGET, HOLD, AT0). Among these control parameters, RATE is the envelope signal E
This is data representing the slope of NV. For example, when the envelope waveform is raised at the time of key-on, the attack rate AR is selected and is output to the next stage as data RATE. When the envelope waveform is attenuated, the first decay rate D1R,
Second decay rate D2R and third decay rate D
One of 3R is selected and output as data RATE. In this selection, the state signals S1,
Reference is made to S0.
【0028】次に、上記制御パラメータの内、TARG
ETは減衰過程にあるエンベロープ信号ENVの振幅を
制御する際の目標値となるデータであり、上述した第1
ディケイレベルD1Lおよび第2ディケイレベルD2L
のいずれかが選択される。また、データHOLDとは、
エンベロープ波形におけるサステイン状態を形成する際
に参照されるデータである。また、データAT0は、エ
ンベロープ波形立上がりにおけるアタックレベルを表す
データである。なお、このように、一意的にアタックレ
ベルを生成しているのは、テーブル参照方式でアタック
レベルを発生すると、楽音発生に際してディレイが生じ
てしまうからである。Next, among the above control parameters, TARG
ET is data serving as a target value when controlling the amplitude of the envelope signal ENV in the attenuation process, and is the first value described above.
Decay level D1L and second decay level D2L
Is selected. In addition, the data HOLD is
It is data referred to when forming the sustain state in the envelope waveform. The data AT0 is data representing the attack level at the rising edge of the envelope waveform. Incidentally, the reason why the attack level is uniquely generated in this way is that when the attack level is generated by the table reference method, a delay occurs when the musical sound is generated.
【0029】状態制御部23の構成 図7は、状態制御部23の構成を示す回路図である。こ
の状態制御部23はLSI化された状態管理ユニット2
3aとタイミング制御ユニット23bとから構成されて
いる。この図において、24,…,24はインバータ、
25,25はエンベロープ信号ENVの状態を表すステ
ート信号S1,S0がそれぞれ一時記憶されるシフトレ
ジスタである。26は、マトリクス配置され、図中の白
丸で示される入力信号の論理積を出力するアンドゲー
ト、27はオアゲートである。Configuration of State Control Unit 23 FIG. 7 is a circuit diagram showing the configuration of the state control unit 23. The state control unit 23 is an LSI-based state management unit 2
3a and timing control unit 23b. In this figure, 24, ..., 24 are inverters,
Reference numerals 25 and 25 are shift registers in which the state signals S1 and S0 representing the state of the envelope signal ENV are temporarily stored, respectively. Reference numeral 26 is an AND gate that is arranged in a matrix and outputs a logical product of input signals indicated by white circles in the figure, and 27 is an OR gate.
【0030】状態管理ユニット23aは、現在のエンベ
ロープ信号ENVの状態と、各部から供給される入力情
報IDとに応じて次に制御すべき状態を表すステートデ
ータDSを発生する。このステートデータDSの生成過
程については、後述する動作説明において述べる。The state management unit 23a generates state data DS indicating the state to be controlled next, according to the current state of the envelope signal ENV and the input information ID supplied from each section. The process of generating the state data DS will be described in the operation description below.
【0031】タイミング制御ユニット23bは、上記ユ
ニット23aと同様に、現在の状態と各部から供給され
る入力情報IDとに応じて、エンベロープ発生部30
(後述する)に対し、次にロードすべきデータを指示す
る選択信号SELを発生する。例えば、図中に示すライ
ンAに示す入力関係では、ダンプ状態にあり、かつ、現
在の状態が「3」の場合には、信号「ADDER SE
L」(後述する)が生成される。なお、このようにして
生成される選択信号SELは、後述するエンベロープ形
成部30において用いられる。The timing control unit 23b, like the above-mentioned unit 23a, has an envelope generating section 30 according to the current state and the input information ID supplied from each section.
On the other hand (described later), a selection signal SEL for instructing the data to be loaded next is generated. For example, in the input relation shown by the line A in the figure, when the dump state is set and the current state is "3", the signal "ADDER SE
L ”(described later) is generated. The selection signal SEL generated in this way is used in the envelope forming unit 30 described later.
【0032】エンベロープ形成部30の構成 図8は、エンベロープ形成部30の構成を示すブロック
図である。この図において、31はセレクタであり、4
入力端「00」〜「11」に各々セットされた12ビッ
トのデータの内、いずれかが上述したステート信号S
1,S0に応じて選択され出力される。すなわち、入力
端「00(0)」が選択された場合には”0000”
(16進表示)が、入力端「01(1)」が選択された
場合には12ビットで表された第1ディケイレベルD1
Lが、入力端「10(2)」が選択された場合には、1
2ビットで表された第2ディケイレベルD2Lが、入力
端「11(3)」が選択された場合には”1FFF”が
それぞれ出力端OUTから出力される。なお、この出力
端OUTから出力される12ビットのデータは、エンベ
ロープ信号ENVの振幅レベルを制御する際の目標値と
なるものであり、目標データTARGETと定義する。Structure of Envelope Forming Unit 30 FIG. 8 is a block diagram showing the structure of the envelope forming unit 30. In this figure, 31 is a selector, and 4
Of the 12-bit data set at the input terminals “00” to “11”, any one of the above-mentioned state signals S
1 and S0 are selected and output. That is, when the input terminal "00 (0)" is selected, "0000"
(Hexadecimal display) shows the first decay level D1 represented by 12 bits when the input terminal "01 (1)" is selected.
L is 1 when the input terminal “10 (2)” is selected.
As for the second decay level D2L represented by 2 bits, "1FFF" is output from the output terminal OUT when the input terminal "11 (3)" is selected. The 12-bit data output from the output terminal OUT serves as a target value when controlling the amplitude level of the envelope signal ENV, and is defined as target data TARGET.
【0033】次に、32は第1比較回路であり、入力端
Aに供給される現在のエンベロープ振幅レベルを表すデ
ータEGと、入力端Bに供給される上記目標データTA
RGETとを比較し、「A>B」なる場合にデータGT
を発生し、「A=B」なる場合にデータEQを発生す
る。すなわち、この比較回路32は、図9に示すよう
に、全加算器32aとインバータ32b,…,32bと
アンドゲート32cとから構成されている。そして、イ
ンバータ32bを介して反転された目標データTARG
ETが入力端B(B1〜B12)に供給され、一方、デー
タEGが入力端A(A1〜A12)に供給され、これら両者
が全加算器32aで加算される。なお、この加算では全
加算器32aのキャリ入力端CIに「0」がセットされ
る。Next, 32 is a first comparison circuit, which is a data EG representing the current envelope amplitude level supplied to the input terminal A and the target data TA supplied to the input terminal B.
Compare with RGET, and if "A>B", data GT
And the data EQ is generated when “A = B”. That is, as shown in FIG. 9, the comparison circuit 32 includes a full adder 32a, inverters 32b, ..., 32b, and an AND gate 32c. Then, the target data TARG inverted via the inverter 32b
ET is supplied to the input terminal B (B1 to B12), while data EG is supplied to the input terminal A (A1 to A12), and both are added by the full adder 32a. In this addition, "0" is set to the carry input terminal CI of the full adder 32a.
【0034】このような構成による第1比較回路32に
おいて、例えば、データEGと目標データTARGET
とが一致していると、全加算器32aの出力S0〜S12
が全て「1」となり、これら出力S0〜S12がアンドゲ
ート32cを介してデータEQとして出力される。これ
に対し、データEGが目標データTARGETより大き
い場合には、キャリ出力端COからデータGTが出力さ
れる。In the first comparison circuit 32 having such a configuration, for example, the data EG and the target data TARGET are set.
If and match, the outputs S0 to S12 of the full adder 32a
Are all "1", and these outputs S0 to S12 are output as the data EQ via the AND gate 32c. On the other hand, when the data EG is larger than the target data TARGET, the data GT is output from the carry output terminal CO.
【0035】次に、33は第1比較回路32の比較結果
に応じて新たなエンベロープ振幅レベルを算出する演算
回路である。この演算回路33は、図10に示すよう
に、全加算器33aと排他的オアゲート33b,…,3
3bとから構成されている。この全加算器33aは、キ
ャリ入力端CIに供給されるデータGTの状況に応じて
加算および減算を行う。すなわち、データEGが目標デ
ータTARGETより大きいと、データGTは「1」に
なり、エンベロープ振幅レベルを目標値に近づけるよう
に減算がなされる。一方、これと反対の場合、すなわ
ち、データGTが「0」の場合には加算がなされる。Next, 33 is an arithmetic circuit for calculating a new envelope amplitude level according to the comparison result of the first comparison circuit 32. This arithmetic circuit 33 includes a full adder 33a and exclusive OR gates 33b, ..., 3 as shown in FIG.
3b and. The full adder 33a performs addition and subtraction according to the status of the data GT supplied to the carry input terminal CI. That is, when the data EG is larger than the target data TARGET, the data GT becomes "1", and the subtraction is performed so that the envelope amplitude level approaches the target value. On the other hand, in the opposite case, that is, when the data GT is "0", addition is performed.
【0036】このような構成において、例えば、データ
EGが目標データTARGETより大きい場合には、入
力端Aに供給されるデータEGを、入力端Bに供給され
るデータRATE、すなわち、エンベロープ信号ENV
の傾きを表すデータ(6ビット)に応じて減算し、この
減算結果をデータCEGとして出力する。このデータC
EGは、新たなエンベロープ振幅レベルを表すデータと
なる。一方、データEGが目標データTARGETより
小さいと、加算がなされ、この加算によりオーバーフロ
ーが生じた場合には、キャリ出力端COからデータOV
Fが出力される。In such a configuration, for example, when the data EG is larger than the target data TARGET, the data EG supplied to the input end A is changed to the data RATE supplied to the input end B, that is, the envelope signal ENV.
The subtraction is performed according to the data (6 bits) indicating the slope of, and the subtraction result is output as the data CEG. This data C
EG becomes data representing a new envelope amplitude level. On the other hand, if the data EG is smaller than the target data TARGET, addition is performed, and if an overflow occurs due to this addition, the data OV is output from the carry output terminal CO.
F is output.
【0037】次に、34は第2比較回路であり、入力端
Aに供給されるデータCEGと、入力端Bに供給される
目標データTARGETとを比較し、「A>B」なる場
合にデータCGTを発生する。この第2比較回路34
は、図11に示すように、第1比較回路32と同様の構
成となっている。Next, 34 is a second comparison circuit, which compares the data CEG supplied to the input terminal A with the target data TARGET supplied to the input terminal B, and when the data is "A>B", Generate CGT. This second comparison circuit 34
Has a configuration similar to that of the first comparison circuit 32, as shown in FIG.
【0038】このように、演算回路33の前後段にそれ
ぞれ第1比較回路32と第2比較回路34とを設けたの
は、次の理由による。まず、第1の比較回路32によっ
て、現在のエンベロープ振幅レベルと目標となる振幅レ
ベルとを比較し、この比較結果に基づいて演算回路33
を制御する。そして、第2の比較回路34では、この演
算回路33により生成された新たなエンベロープ振幅レ
ベルと目標となる振幅レベルとを再び比較し、エンベロ
ープ信号ENVの振幅が目標値に達したことを確認して
いる訳である。The reason why the first comparison circuit 32 and the second comparison circuit 34 are provided in the stages before and after the arithmetic circuit 33 is as follows. First, the first comparison circuit 32 compares the current envelope amplitude level with the target amplitude level, and based on the comparison result, the arithmetic circuit 33.
To control. Then, the second comparison circuit 34 compares again the new envelope amplitude level generated by the arithmetic circuit 33 with the target amplitude level, and confirms that the amplitude of the envelope signal ENV has reached the target value. It is a translation.
【0039】次に、35はセレクタであり、入力端A〜
Cに供給されるデータのいずれか1つを選択信号SEL
に応じて選択して出力する。ここで、入力端Aには上述
したデータCEGが供給され、入力端Bには”1FFF
(16進表示)”が供給され、入力端Cには前述した目
標データTARGETが供給される。また、この選択信
号SELは、前述したタイミング制御ユニット23b
(図7参照)において発生する信号であり、入力端Aに
供給されるデータを選択する信号「ADDERSEL」
と、入力端Bに供給されるデータを選択する信号「1F
FF SEL」と、入力端Cに供給されるデータを選択
する信号「TARGET SEL」とからなる。Next, 35 is a selector, which has input terminals A ...
Select signal SEL to select any one of the data supplied to C
Select and output according to. Here, the above-mentioned data CEG is supplied to the input terminal A, and "1FFF" is supplied to the input terminal B.
(Hexadecimal display) "is supplied, and the target data TARGET described above is supplied to the input terminal C. Further, the selection signal SEL is the timing control unit 23b described above.
(See FIG. 7), which is a signal generated in (FIG. 7) and which selects the data to be supplied to the input terminal A “ADDERSEL”
And a signal "1F for selecting the data supplied to the input terminal B.
FF SEL ”and a signal“ TARGET SEL ”for selecting data supplied to the input terminal C.
【0040】次に、36はシフトレジスタであり、セレ
クタ35から出力されるデータを一時記憶する。なお、
このシフトレジスタ36は、16音発音に対応して時分
割動作するように構成されている。37は変換テーブル
であり、前述した押鍵速度情報ITに対応した乗算係数
Kを発生する。38は乗算器であり、シフトレジスタ3
6から出力されるデータに乗算係数Kを乗算し、この乗
算結果をエンベロープ信号ENVとして出力する。Next, 36 is a shift register, which temporarily stores the data output from the selector 35. In addition,
The shift register 36 is configured to operate in a time division manner in response to sounding 16 tones. A conversion table 37 generates a multiplication coefficient K corresponding to the key pressing speed information IT described above. 38 is a multiplier, which is a shift register 3
The data output from 6 is multiplied by the multiplication coefficient K, and the result of this multiplication is output as the envelope signal ENV.
【0041】39は図12に示すように、排他的オアゲ
ート39a,39bと、オアゲート39cとから構成さ
れる検出回路である。この検出回路39は、前述したデ
ータEQ、データGT、データOVFおよびデータCG
Tに基づき、現状のエンベロープ振幅レベルの状態を検
出する。すなわち、現状のエンベロープ振幅レベルが目
標値より大きい場合を表すデータGTと、算出されたエ
ンベロープ振幅レベルが目標値より大、あるいは等しい
場合を表すデータTGTEQとを発生する。なお、この
検出回路39から出力されるデータGTおよびデータT
GTEQは、前述した状態管理ユニット23aの入力情
報IDとして用いられる。As shown in FIG. 12, reference numeral 39 is a detection circuit composed of exclusive OR gates 39a and 39b and an OR gate 39c. The detection circuit 39 includes the data EQ, the data GT, the data OVF, and the data CG described above.
Based on T, the state of the current envelope amplitude level is detected. That is, the data GT indicating that the current envelope amplitude level is higher than the target value and the data TGTEQ indicating that the calculated envelope amplitude level is higher than or equal to the target value are generated. The data GT and the data T output from the detection circuit 39
GTEQ is used as the input information ID of the state management unit 23a described above.
【0042】F.実施例の動作 次に、図7および図13を参照し、上記構成による実施
例の動作について説明する。なお、ここでは、説明の簡
略化を図るため、特に、エンベロープ生成回路13にお
けるモード別の動作について示す。このモードとは、前
述したデータTYPEによって規定される動作であり、
該データTYPEが「0」の場合にノーマルモードにな
り、「1」の場合にピアノモードに設定される。F. Operation of the Embodiment Next, the operation of the embodiment having the above configuration will be described with reference to FIGS. 7 and 13. Note that here, in order to simplify the description, the operation in each mode in the envelope generation circuit 13 is particularly shown. This mode is an operation defined by the above-mentioned data TYPE,
When the data TYPE is "0", the normal mode is set, and when the data TYPE is "1", the piano mode is set.
【0043】a)ノーマルモード時の動作 このノーマルモードでは、エンベロープ信号ENVの波
形が図13(イ)に示す態様で制御される。これについ
て図7を参照し、説明を進める。 キーオフ状態あるいはダンプ状態にある場合 この場合、状態管理ユニット23aでは、ラインa(ダ
ンプ状態)またはラインb(キーオフ状態)に示す入力
関係に基づきステートデータDSが「3」となる。ま
た、タイミング制御ユニット23bでは、ラインBに示
す入力関係に基づき、信号「TARGET SEL」が
生成される。なお、この時の目標データTARGETに
は、セレクタ31において”1FFF”がセットされて
いるため、エンベロープ信号ENVは生成されない。A) Operation in normal mode In this normal mode, the waveform of the envelope signal ENV is controlled in the manner shown in FIG. This will be described with reference to FIG. 7. In the case of the key-off state or the dump state In this case, in the state management unit 23a, the state data DS becomes "3" based on the input relationship shown in the line a (dump state) or the line b (key-off state). Further, in the timing control unit 23b, the signal "TARGET SEL" is generated based on the input relationship shown in the line B. Since "1FFF" is set in the target data TARGET at this time in the selector 31, the envelope signal ENV is not generated.
【0044】キーオン時点の場合 キーオンがなされると、前述したレート/ターゲット設
定回路20により発生するアタックレートARと、アタ
ックレベルAT0(”0000”)とに基づきエンベロ
ープ信号ENVが立上がる。この際のステートデータD
Sは一意的に「0」となる。なお、この立上がりに先立
ち、タイミング制御ユニット23bでは、ラインCに示
す入力関係に基づき、信号「1FFF SEL」を生成
する。このようにしたのは、データEGを一旦、”1F
FF”のレベルにリセットするためである。At the time of key-on When the key is turned on, the envelope signal ENV rises based on the attack rate AR generated by the rate / target setting circuit 20 and the attack level AT0 ("0000"). State data D at this time
S is uniquely "0". Prior to this rising, the timing control unit 23b generates the signal "1FFF SEL" based on the input relationship shown in the line C. This is done by changing the data EG to "1F
This is for resetting to the FF "level.
【0045】キーオン中にある場合 エンベロープ振幅レベルがアタックレベルAT0(”0
000”)に達し、かつ、キーオン中で以前の状態が
「0」であると、ラインcに示す入力関係からステート
データDSは「1」になる。この結果、エンベロープ信
号ENVは、第1ディケイレートD1Rで減衰する。続
いて、ラインeに示す入力関係に移行すると、ステート
データDSが「2」になり、第2ディケイレートD2R
でエンベロープ信号ENVが減衰する。そして、エンベ
ロープ振幅レベルが第2ディケイレベルD2Lに達する
と、ラインfに示す入力関係から第2ディケイレベルD
2Lに保持される。When the key is on: The envelope amplitude level is the attack level AT0 ("0
000 ") and the previous state is" 0 "during key-on, the state data DS becomes" 1 "due to the input relationship shown in the line c. As a result, the envelope signal ENV is attenuated at the first decay rate D1R. Then, when the input relation shown in the line e is entered, the state data DS becomes “2”, and the second decay rate D2R
The envelope signal ENV is attenuated by. Then, when the envelope amplitude level reaches the second decay level D2L, the second decay level D
Hold at 2L.
【0046】キーオフ時の場合 キーオフ(図13(イ)に示すキーオフA)された場合
には、ラインgに示す入力関係からステートデータDS
は一意的に「3」に設定される。これにより、第3ディ
ケイレートD3Rに基づきエンベロープ信号ENVがリ
リースされることになる。In the case of key-off When key-off (key-off A shown in FIG. 13A), the state data DS is input from the input relation shown in line g.
Is uniquely set to "3". As a result, the envelope signal ENV is released based on the third decay rate D3R.
【0047】アタック状態でキーオフされた場合 ところで、アタックレートARでエンベロープ信号EN
Vが立上がっている途中でキーオフ(キーオフB)がな
された場合には、上記項の動作に従って第3ディケイ
レートD3Rに基づき減衰する。このように、ノーマル
モードにおいては、アタック状態でキーオフされると、
2段減衰せずに直ちに減衰する。When the key is turned off in the attack state By the way, the envelope signal EN is set at the attack rate AR.
When the key-off (key-off B) is performed while V is rising, the voltage is attenuated based on the third decay rate D3R according to the operation of the above item. In this way, in the normal mode, when the key is off in the attack state,
It decays immediately without two-step decay.
【0048】b)ピアノモード時の動作 このピアノモードにあっては、アタックレベルAT
0(”0000”)に達する押鍵操作が行われた場合、
上記ノーマルモードと同様のエンベロープ制御が実行さ
れる。したがって、このモードにおける特徴は、アタッ
ク状態でキーオフがなされても2段減衰するようにエン
ベロープ信号ENVを制御することにある。以下では、
この動作について説明する。B) Operation in the piano mode In this piano mode, the attack level AT
When a key press operation reaching 0 (“0000”) is performed,
The same envelope control as in the normal mode is executed. Therefore, a feature of this mode is that the envelope signal ENV is controlled so as to be attenuated by two steps even if the key-off is made in the attack state. Below,
This operation will be described.
【0049】第1ディケイレベルD1L以上でキーオ
フされる場合 この場合、状態管理ユニット23aでのラインhに示す
入力関係からステートデータDSは「1」となり、エン
ベロープ信号ENVは第1ディケイレートD1Rで減衰
する。そして、エンベロープ振幅レベルが第2ディケイ
レベルに達すると、ラインkに示す入力関係からステー
トデータDSが「3」となり、第3ディケイレートD3
Rで該信号ENVが減衰する。この結果、アタック状態
でキーオフがなされてもピアノ特有の2段減衰過程を再
現することが可能になる。When the key is turned off at the first decay level D1L or higher In this case, the state data DS becomes "1" due to the input relationship shown by the line h in the state management unit 23a, and the envelope signal ENV is attenuated at the first decay rate D1R. To do. Then, when the envelope amplitude level reaches the second decay level, the state data DS becomes "3" from the input relationship shown in the line k, and the third decay rate D3.
At R, the signal ENV is attenuated. As a result, it is possible to reproduce the two-step attenuation process peculiar to the piano even if the key-off is made in the attack state.
【0050】第1ディケイレベルD1L以下でキーオ
フされる場合 この場合においては、低い振幅レベルから減衰させるた
め、2段減衰させる必要がなく、ラインlに示す入力関
係から一意的にステートデータDSを「3」に設定し、
第3ディケイレートD3Rでエンベロープ信号ENVを
減衰させている。In the case where the key is turned off at the first decay level D1L or less In this case, since it is attenuated from a low amplitude level, it is not necessary to attenuate it by two stages, and the state data DS is uniquely set from the input relation shown in the line l. 3 ",
The envelope signal ENV is attenuated at the third decay rate D3R.
【0051】このように、上記実施例による電子ピアノ
では、アタックレベルに達する以前にキーオフがなされ
た場合、実際のピアノのように2段減衰過程を経たエン
ベロープ波形を発生するので、ピアノ特有の楽音を形成
することが可能になっている。As described above, in the electronic piano according to the above-described embodiment, when the key-off is performed before the attack level is reached, an envelope waveform that undergoes a two-step attenuation process is generated like an actual piano, so that a musical tone peculiar to the piano is generated. Can be formed.
【0052】[0052]
【発明の効果】以上説明したように、この発明によれ
ば、押鍵操作に対応して立上がるエンベロープ波形のア
タック状態において離鍵がなされた場合、状態判定手段
がこの離鍵時における該エンベロープ波形の振幅レベル
に応じて波形減衰態様を変化させる波形制御情報を発生
し、エンベロープ信号形成手段がこの波形制御情報に応
じた波形形状のエンベロープ信号を形成するので、ピア
ノ特有のエンベロープ形状を持った楽音を発生すること
ができる。As described above, according to the present invention, when the key is released in the attack state of the envelope waveform which rises in response to the key depression operation, the state determination means causes the envelope at the time of the key release. Since the waveform control information for changing the waveform attenuation mode is generated according to the amplitude level of the waveform, and the envelope signal forming means forms the envelope signal of the waveform shape according to the waveform control information, it has an envelope shape peculiar to the piano. It can generate musical tones.
【図1】 この発明の一実施例である電子ピアノの全体
構成を示すブロック図。FIG. 1 is a block diagram showing the overall configuration of an electronic piano that is an embodiment of the present invention.
【図2】 同実施例における楽音合成回路7の構成を示
すブロック図。FIG. 2 is a block diagram showing the configuration of a musical sound synthesis circuit 7 in the embodiment.
【図3】 同実施例における波形記憶回路10の記憶形
態を説明するための図。FIG. 3 is a diagram for explaining a storage form of a waveform storage circuit 10 in the same embodiment.
【図4】 同実施例における波形記憶回路10のメモリ
マップを示す図。FIG. 4 is a view showing a memory map of the waveform storage circuit 10 in the embodiment.
【図5】 同実施例におけるインタフェース回路16の
構成を示すブロック図。FIG. 5 is a block diagram showing a configuration of an interface circuit 16 in the embodiment.
【図6】 同実施例におけるレート/ターゲット設定部
20の構成を示すブロック図。FIG. 6 is a block diagram showing a configuration of a rate / target setting unit 20 in the embodiment.
【図7】 同実施例における状態制御部23の構成を示
す回路図。FIG. 7 is a circuit diagram showing a configuration of a state control unit 23 in the embodiment.
【図8】 同実施例におけるエンベロープ形成部30の
構成を示すブロック図。FIG. 8 is a block diagram showing a configuration of an envelope forming unit 30 in the embodiment.
【図9】 同実施例における第1比較回路32の構成を
示す回路図。FIG. 9 is a circuit diagram showing a configuration of a first comparison circuit 32 in the embodiment.
【図10】 同実施例における演算回路33の構成を示
す回路図。FIG. 10 is a circuit diagram showing a configuration of an arithmetic circuit 33 in the embodiment.
【図11】 同実施例における第2比較回路34の構成
を示すブロック図。FIG. 11 is a block diagram showing the configuration of a second comparison circuit 34 in the embodiment.
【図12】 同実施例における検出回路39の構成を示
す回路図。FIG. 12 is a circuit diagram showing a configuration of a detection circuit 39 according to the same embodiment.
【図13】 同実施例におけるエンベロープ信号ENV
の制御例を示す図。FIG. 13 is an envelope signal ENV in the same embodiment.
FIG. 6 is a diagram showing an example of control of FIG.
13…エンベロープ生成回路、20…レート/ターゲッ
ト設定部、23…状態制御部、30…エンベロープ形成
部、39…検出回路。13 ... Envelope generating circuit, 20 ... Rate / target setting unit, 23 ... State control unit, 30 ... Envelope forming unit, 39 ... Detection circuit.
Claims (1)
ープ波形を制御する電子楽器において、 前記エンベロープ波形の状態を検出すると共に、次に設
定すべき波形状態を表す波形制御情報を発生する状態判
定手段と、 前記波形制御情報に応じた波形形状のエンベロープ信号
を形成するエンベロープ信号形成手段とを具備し、 前記状態判定手段は、押鍵操作に対応して立上がる前記
エンベロープ波形のアタック状態において離鍵がなされ
た場合、この離鍵時における該エンベロープ波形の振幅
レベルに応じて波形減衰態様を変化させることを特徴と
する電子楽器。1. An electronic musical instrument for controlling an envelope waveform of a musical tone signal in accordance with performance information, the state determination of detecting the state of the envelope waveform and generating waveform control information representing a waveform state to be set next. Means, and an envelope signal forming means for forming an envelope signal having a waveform shape according to the waveform control information, wherein the state determining means separates in an attack state of the envelope waveform rising in response to a key pressing operation. An electronic musical instrument characterized in that when a key is pressed, the waveform attenuation mode is changed according to the amplitude level of the envelope waveform when the key is released.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3213981A JP3018620B2 (en) | 1991-08-26 | 1991-08-26 | Electronic musical instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3213981A JP3018620B2 (en) | 1991-08-26 | 1991-08-26 | Electronic musical instrument |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0594187A true JPH0594187A (en) | 1993-04-16 |
JP3018620B2 JP3018620B2 (en) | 2000-03-13 |
Family
ID=16648273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3213981A Expired - Fee Related JP3018620B2 (en) | 1991-08-26 | 1991-08-26 | Electronic musical instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3018620B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8833042B2 (en) | 2007-06-13 | 2014-09-16 | Wacker Chemie Ag | Method and device for packaging polycrystalline bulk silicon |
JP2014235398A (en) * | 2013-06-05 | 2014-12-15 | カシオ計算機株式会社 | Musical sound generating device, and musical sound generating method and program |
-
1991
- 1991-08-26 JP JP3213981A patent/JP3018620B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8833042B2 (en) | 2007-06-13 | 2014-09-16 | Wacker Chemie Ag | Method and device for packaging polycrystalline bulk silicon |
JP2014235398A (en) * | 2013-06-05 | 2014-12-15 | カシオ計算機株式会社 | Musical sound generating device, and musical sound generating method and program |
Also Published As
Publication number | Publication date |
---|---|
JP3018620B2 (en) | 2000-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2792368B2 (en) | Electronic musical instrument | |
US5569870A (en) | Keyboard electronic musical instrument having partial pedal effect circuitry | |
JPH0782340B2 (en) | Musical tone signal generator | |
JP3018620B2 (en) | Electronic musical instrument | |
JP2698942B2 (en) | Tone generator | |
JP3045130B2 (en) | Electronic musical instrument | |
JP2701177B2 (en) | Tone generator | |
JP2861007B2 (en) | Electronic musical instrument | |
JP2537340B2 (en) | Musical sound generator | |
JPH10124050A (en) | Electronic musical instrument | |
JP3261713B2 (en) | Tone generator | |
JP2888712B2 (en) | Music generator | |
JPH03269493A (en) | Electronic musical instrument | |
JP3660125B2 (en) | Electronic musical instrument sound image localization control device | |
JP3649906B2 (en) | Electronic instrument key-on delay effect addition device | |
JP2953217B2 (en) | Electronic musical instrument | |
JP2626474B2 (en) | Tone generator | |
JPH06348265A (en) | Electronic musical instrument | |
JPH08123410A (en) | Sound effect adding device of electronic musical instrument | |
JPH05232958A (en) | Electronic musical instrument | |
JP3044712B2 (en) | Electronic musical instrument | |
JP3797356B2 (en) | Electronic musical instruments | |
JPH04174498A (en) | Musical sound signal generating device | |
JP2915753B2 (en) | Electronic musical instrument | |
JPH0643863A (en) | Effector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |