JPH059016U - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JPH059016U JPH059016U JP6132491U JP6132491U JPH059016U JP H059016 U JPH059016 U JP H059016U JP 6132491 U JP6132491 U JP 6132491U JP 6132491 U JP6132491 U JP 6132491U JP H059016 U JPH059016 U JP H059016U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 シングルエンデッドプッシュプル電流バッフ
ァ回路のバイアス回路に設けた定電流回路によってシン
グルエンデッドプッシュプル回路の平衡動作をして出力
歪率特性を改善することを目的としたものである。
【構成】 電圧増幅器の出力にシングルエンデッドプッ
シュプル回路に構成した電流バッファ回路を接続し、上
記電圧増幅器の負荷回路であり、更に上記シングルエン
デッドプッシュプル電流バッファ回路のバイアス回路に
第１及び第２の定電流回路を設け、電力増幅器に供給さ
れた入力信号によるシングルエンデッドプッシュプル電
流バッファ回路間のバイアス電流差を零にし、電圧増幅
器が入力信号電圧のみを増幅してシングルエンデッドプ
ッシュプル電流バッファ回路を駆動して負荷回路に出力
電流を供給するよう構成したものである。
(57) [Abstract] [Purpose] The purpose is to improve the output distortion characteristic by balancing the single-ended push-pull circuit by the constant current circuit provided in the bias circuit of the single-ended push-pull current buffer circuit. It was done. A current buffer circuit configured as a single-ended push-pull circuit is connected to the output of the voltage amplifier, which is a load circuit of the voltage amplifier, and a bias circuit of the single-ended push-pull current buffer circuit having a first and a second circuit. A second constant current circuit is provided to reduce the bias current difference between the single-ended push-pull current buffer circuits by the input signal supplied to the power amplifier to zero, and the voltage amplifier amplifies only the input signal voltage to make a single-ended push. The pull current buffer circuit is driven to supply an output current to the load circuit.
Description
【０００１】[0001]
この考案は電圧増幅器とシングルエンデッドプッシュプル（以下、単にSEPPと いう）電流バッファ回路とで構成した電力増幅回路に係り、特に歪率特性を良く するのに好適な電力増幅器に関する。 The present invention relates to a power amplifier circuit composed of a voltage amplifier and a single-ended push-pull (hereinafter simply referred to as SEPP) current buffer circuit, and more particularly to a power amplifier suitable for improving distortion characteristics.
【０００２】[0002]
従来の電圧増幅器とSEPP電流バッファ回路とで構成した電力増幅器は図４乃至 図６に示すものが多く提供されていた。図４は電力増幅器の構成を示した回路図 、図５は実際の使用部品定数を示した回路図であり、図６は図５の回路図の歪率 を測定した歪率特性図である。 As power amplifiers composed of conventional voltage amplifiers and SEPP current buffer circuits, many of those shown in FIGS. 4 to 6 have been provided. FIG. 4 is a circuit diagram showing the configuration of the power amplifier, FIG. 5 is a circuit diagram showing the actual constants of used parts, and FIG. 6 is a distortion factor characteristic diagram obtained by measuring the distortion factor of the circuit diagram of FIG.
【０００３】 図において、１は電力増幅器の入力端子、２は入力端子１に供給された入力信 号を増幅する電圧増幅器であり、この電圧増幅器２の負荷回路を構成した抵抗器 R10,R11 とダイオードD1,D2 の直列回路は、抵抗器R10 とダイオードD1との接続 点がSEPP電流バッファ回路の一方のトランジスタQ1のベースに接続され、また、 抵抗器R11 とダイオードD2との接続点がSEPP電流バッファ回路の他方のトランジ スタQ2のベースに接続される。この抵抗器R10,R11 とダイオードD1,D2 の直列回 路はSEPP電流バッファ回路Q1,Q2 のバイアス回路になっていて、このSEPP電流バ ッファ回路Q1,Q2 の出力は抵抗器R1,R2 を介して出力端子７より負荷回路８に出 力電流を供給する。In the figure, 1 is an input terminal of a power amplifier, 2 is a voltage amplifier for amplifying an input signal supplied to the input terminal 1, and resistors R10 and R11 which constitute a load circuit of this voltage amplifier 2 In the series circuit of diodes D1 and D2, the connection point of resistor R10 and diode D1 is connected to the base of one transistor Q1 of the SEPP current buffer circuit, and the connection point of resistor R11 and diode D2 is the SEPP current. Connected to the base of the other transistor Q2 in the buffer circuit. The series circuit of the resistors R10, R11 and the diodes D1, D2 is the bias circuit of the SEPP current buffer circuit Q1, Q2, and the output of this SEPP current buffer circuit Q1, Q2 is through the resistors R1, R2. The output terminal 7 supplies the output current to the load circuit 8.
【０００４】 また図中、５は正電源供給端子、６は負電源供給端子６であり、一般にSEPP回 路の平衡を得るため正電源供給端子５と負電源供給端子６とは正負同電位の電圧 を供給している。In the figure, 5 is a positive power supply terminal and 6 is a negative power supply terminal 6. Generally, in order to obtain the balance of the SEPP circuit, the positive power supply terminal 5 and the negative power supply terminal 6 have the same positive and negative potentials. It is supplying voltage.
【０００５】 演算増幅器などで構成した電圧増幅器２から電流を取り出す場合、即ち電圧増 幅器２で負荷回路８に電流を供給して電力増幅器として直接駆動する場合、この 電圧増幅器２の出力では電流供給能力が不足して十分な電流駆動ができず、電力 出力の歪率特性が損なわれるため、SEPPに構成した電流バッファ回路Q1,Q2 を用 いて電力増幅器を構成していた。When the current is taken out from the voltage amplifier 2 composed of an operational amplifier, that is, when the voltage amplifier 2 supplies the current to the load circuit 8 to directly drive the power amplifier, the output of the voltage amplifier 2 is the current. Since the supply capacity is insufficient and sufficient current drive is not possible and the distortion factor of the power output is impaired, the power amplifier was configured using the current buffer circuits Q1 and Q2 configured in SEPP.
【０００６】 電圧増幅器２の負荷であり、またSEPP電流バッファ回路Q1,Q2 のバイアス回路 である抵抗器R10,R11 とダイオードD1,D2 の直列回路は負荷回路８より軽くなる よう設計されていて、電圧増幅器２の出力振幅に応じた出力電流を負荷回路８に 送り込んで電力増幅を行なうことができた。SEPP電流バッファ回路Q1,Q2 の抵抗 器R1,R2 は無信号時の電流を決める抵抗器である。The series circuit of the resistors R10 and R11 and the diodes D1 and D2, which are the load of the voltage amplifier 2 and the bias circuit of the SEPP current buffer circuits Q1 and Q2, are designed to be lighter than the load circuit 8. The output current corresponding to the output amplitude of the voltage amplifier 2 could be sent to the load circuit 8 for power amplification. The resistors R1 and R2 of the SEPP current buffer circuits Q1 and Q2 are resistors that determine the current when there is no signal.
【０００７】[0007]
しかし、上記した従来の電力増幅器はSEPP電流バッファ回路Q1,Q2 のバイアス 回路の抵抗器R10,R11 に流れる電流が、下記に示すように入力端子１に供給され た入力電圧によって変化し、抵抗器R10,R11 に流れる電流間に電流差が生じ電力 増幅器出力の歪率特性が悪化するという欠点があった。 However, in the conventional power amplifier described above, the current flowing through the resistors R10 and R11 of the bias circuit of the SEPP current buffer circuits Q1 and Q2 changes according to the input voltage supplied to the input terminal 1 as shown below, There is a drawback that a current difference occurs between the currents flowing in R10 and R11 and the distortion factor characteristic of the power amplifier output deteriorates.
【０００８】 即ち、正電源供給端子５に加えられる電源電圧を+Vとし、又負電源供給端子６ に加えられる電源電圧を-Vとし、この正負電源供給電圧は同電位(|+V|=|-V|) に 設定され、ダイオードD1,D2 の順方向電圧をVDとすると、無信号時には電圧増幅 器２の出力は零であり、抵抗器R10 に流れる電流i1は i1＝(V−VD)/R10 となり、同様に抵抗器R11 に流れる電流i2は i2＝｛−VD−(-V)｝／R11 となり、 R10＝R11 とすると、i1＝i2となって電圧増幅器２からの出力電流差は 零となる。That is, the power supply voltage applied to the positive power supply terminal 5 is + V, and the power supply voltage applied to the negative power supply terminal 6 is -V, and the positive and negative power supply voltages have the same potential (| + V | = | -V |) and the forward voltage of diodes D1 and D2 is V D , the output of voltage amplifier 2 is zero when there is no signal, and the current i 1 flowing through resistor R10 is i 1 = ( V−V D ) / R10, and similarly the current i 2 flowing through resistor R11 is i 2 = {− V D − (-V)} / R11, and if R10 = R11, then i 1 = i 2 The output current difference from the voltage amplifier 2 becomes zero.
【０００９】 今、入力端子１に入力信号が加わり電圧増幅器２の出力に出力電圧voが出力さ れると、上記電圧増幅器２の出力電流i1,i2 は i1＝(V−VD−v0）／R10 及び i2＝{(v0-VD)−(-V)} ／R11 ＝(V-VD+v0) ／R11 となり、 R10＝R11 であるので、i1−i2＝-(2*v0) ／R11 となって電圧増幅器２の出力には電流差が生じる。即ち、電圧増幅器２の負荷が R10／２であることを示している。Now, when the input signal is applied to the input terminal 1 and the output voltage v o is output to the output of the voltage amplifier 2, the output currents i 1 and i 2 of the voltage amplifier 2 are i 1 = (V−V D -V 0 ) / R10 and i 2 = {(v 0 -V D )-(-V)} / R11 = (VV D + v 0 ) / R11 and R10 = R11, so i 1 -i 2 =-(2 * v 0 ) / R11 and a current difference occurs in the output of the voltage amplifier 2. That is, it indicates that the load of the voltage amplifier 2 is R10 / 2.
【００１０】 この様に、電圧増幅器２の出力に電力増幅器の入力信号による出力電流差が生 じることにより、SEPPに構成した電流バッファ回路Q1,Q2 の平衡が崩れ出力歪率 特性が悪化するという欠点があった。As described above, since the output current difference due to the input signal of the power amplifier is generated in the output of the voltage amplifier 2, the balance of the current buffer circuits Q1 and Q2 configured in SEPP is lost and the output distortion rate characteristic is deteriorated. There was a drawback.
【００１１】 図５は図４に示した従来の電力増幅器の構成回路図に対して実際の使用部品で 示した回路図であり、電圧増幅器２に演算増幅器SSM-2139を使用し、SEPP電流バ ッファ回路Q1,Q2 に2SC3478 及び2SA1376 を用い、ダイオードD1,D2 に1SS176を 用いて構成したものである。電圧増幅器２の入力回路の抵抗器R4及びコンデンサ C1の直列回路は位相補正回路９である。FIG. 5 is a circuit diagram showing actually used parts in contrast to the configuration circuit diagram of the conventional power amplifier shown in FIG. 4, in which the operational amplifier SSM-2139 is used as the voltage amplifier 2 and the SEPP current regulator is used. 2SC3478 and 2SA1376 are used for the buffer circuits Q1 and Q2, and 1SS176 is used for the diodes D1 and D2. The series circuit of the resistor R4 and the capacitor C1 of the input circuit of the voltage amplifier 2 is the phase correction circuit 9.
【００１２】 また、図６は図５の回路図の出力歪率を測定した歪率特性図であり、破線で示 した歪率特性20は周波数20HZの出力信号の歪率、歪率特性21は周波数1kHZの出力 信号の歪率、歪率特性22は周波数20kHZ の出力信号の歪率特性であり、特に高域 及び中域周波数において歪率が悪く、例えば高域周波数20kHz の歪率は出力電圧 約350mV で最も低く約0.0008% になっていて、又中域周波数1kHzの歪率は出力電 圧約 400mV〜1.5mV で最も低く約0.0002% になっていて、これ以上、更に歪率を 良くすることは不可能であった。Further, FIG. 6 is a distortion factor characteristic diagram in which the output distortion factor of the circuit diagram of FIG. 5 is measured. The distortion factor characteristic 20 shown by a broken line is the distortion factor and the distortion factor characteristic 21 of the output signal of the frequency 20H Z. distortion factor of the output signal of frequency 1 kH Z, distortion property 22 is a distortion factor characteristics of the output signal of the frequency 20 kHz Z, especially poor distortion factor at high frequency and midrange frequency, for example, distortion of the high frequency 20kHz Is the lowest at an output voltage of about 350 mV, about 0.0008%, and the distortion rate at the mid-range frequency of 1 kHz is about 0.0002%, which is the lowest at an output voltage of about 400 mV to 1.5 mV. It was impossible to improve.
【００１３】 この考案は上記した点に鑑みてなされたものであり、その目的とするところは 従来例の欠点を解消し、電圧増幅器の負荷回路に定電流回路を設けて入力信号に よる出力電流の変化を零にした電力増幅器を提供するところにある。The present invention has been made in view of the above points, and an object thereof is to solve the drawbacks of the conventional example and provide a constant current circuit in the load circuit of the voltage amplifier to output the output current according to the input signal. The purpose is to provide a power amplifier in which the change of 0 is zero.
【００１４】[0014]
この考案の電力増幅器は電圧増幅器の出力にシングルエンデッドプッシュプル 回路に構成した電流バッファ回路を接続して負荷回路に出力電流を供給するよう 構成した電力増幅器において、上記電圧増幅器の負荷回路であり、更に上記シン グルエンデッドプッシュプル電流バッファ回路のバイアス回路に第１及び第２の 定電流回路を設け、電力増幅器に供給された入力信号による電圧増幅器の出力電 流がシングルエンデッドプッシュプル電流バッファ回路間のバイアス電流差を零 にし、電圧増幅器が入力信号電圧のみを増幅してシングルエンデッドプッシュプ ル電流バッファ回路を駆動するよう構成したものである。 The power amplifier of the present invention is a load amplifier of the above voltage amplifier in which the output of the voltage amplifier is connected to a current buffer circuit configured as a single-ended push-pull circuit to supply an output current to the load circuit. Further, the first and second constant current circuits are provided in the bias circuit of the single-ended push-pull current buffer circuit, and the output current of the voltage amplifier according to the input signal supplied to the power amplifier is a single-ended push-pull current. The bias current difference between the buffer circuits is made zero, and the voltage amplifier amplifies only the input signal voltage to drive the single-ended push-pull current buffer circuit.
【００１５】[0015]
この考案によれば、電圧増幅器の出力にSEPP電流バッファ回路を接続して負荷 回路に出力電流を供給するよう構成した電力増幅器であって、上記電圧増幅器の 出力回路に定電流回路とダイオードの直列回路で構成して正負同電位の電源電圧 を供給した負荷回路を設け、この定電流回路とダイオードの直列回路がSEPP電流 バッファ回路のバイアス回路になるよう構成したものである。 According to this invention, a power amplifier configured to connect an SEPP current buffer circuit to the output of a voltage amplifier to supply an output current to a load circuit, wherein a constant current circuit and a diode are connected in series to the output circuit of the voltage amplifier. The load circuit is composed of a circuit and is supplied with the power supply voltage of the same positive and negative potential, and the series circuit of this constant current circuit and the diode is configured to be the bias circuit of the SEPP current buffer circuit.
【００１６】 この様に構成した電力増幅器の電圧増幅器の負荷回路（SEPP電流バッファ回路 のバイアス回路）は正及び負電源供給電圧によって定電流回路で規制した定電流 が流れ、入力端子に加わった入力信号が電圧増幅器で増幅され、この増幅された 出力電圧がどんな値であっても電圧増幅器の出力電流は、定電流回路によって決 められた一定の電流が流れる。即ち、従来例で示した電圧増幅器の負荷電流であ るSEPP電流バッファ回路Q1,Q2 のバイアス電流i1,i2 の差は零になり、i1＝i2の 関係が成立し、電圧増幅器は電圧増幅のみに使用されることになる。In the load circuit (bias circuit of the SEPP current buffer circuit) of the voltage amplifier of the power amplifier configured as described above, the constant current regulated by the constant current circuit flows due to the positive and negative power supply voltages, and the input applied to the input terminal. The signal is amplified by the voltage amplifier, and whatever the value of the amplified output voltage, the output current of the voltage amplifier is a constant current determined by the constant current circuit. That is, the difference between the bias current i 1, i 2 of the load current Der voltage amplifier shown in the conventional example Ru SEPP current buffer circuits Q1, Q2 becomes zero, the relationship of i 1 = i 2 is satisfied, the voltage amplifier Will be used only for voltage amplification.
【００１７】 この様に、電圧増幅器の増幅が電圧増幅のみでSEPP電流バッファ回路を駆動し て入力信号電圧に合った出力電流を負荷回路に供給することができ、電圧増幅器 の出力によるSEPP電流バッファ回路は平衡電流増幅器として動作するため、良好 な電力増幅器の出力歪率特性を得ることができる。As described above, the amplification of the voltage amplifier can drive the SEPP current buffer circuit only by the voltage amplification to supply the output current suitable for the input signal voltage to the load circuit, and the SEPP current buffer by the output of the voltage amplifier can be supplied. Since the circuit operates as a balanced current amplifier, a good output distortion factor characteristic of the power amplifier can be obtained.
【００１８】[0018]
【実施例】 この考案に係る電力増幅器の実施例を図１乃至図３に基づき説明する。なお、 従来例と同一部分には同一符号を付してその説明を省略する。Embodiment An embodiment of a power amplifier according to the present invention will be described with reference to FIGS. The same parts as those of the conventional example are designated by the same reference numerals and the description thereof will be omitted.
【００１９】 図１は電力増幅器の構成を示した回路図であり、図２は実際の部品定数を示し た回路図、図３は図２の回路図の出力歪率を示した歪率特性図である。図におい て、３はSEPP電流バッファ回路Q1のバイアス回路に設けた第１の定電流回路、４ はSEPP電流バッファ回路Q2のバイアス回路に設けた第２の定電流回路である。FIG. 1 is a circuit diagram showing the configuration of the power amplifier, FIG. 2 is a circuit diagram showing actual component constants, and FIG. 3 is a distortion factor characteristic diagram showing the output distortion factor of the circuit diagram of FIG. Is. In the figure, 3 is a first constant current circuit provided in the bias circuit of the SEPP current buffer circuit Q1, and 4 is a second constant current circuit provided in the bias circuit of the SEPP current buffer circuit Q2.
【００２０】 入力端子１に加わった入力信号は電圧増幅器２で増幅され、電圧増幅器２の負 荷回路である第１及び第２の定電流回路3,4 とダイオードD1,D2 の直列回路に出 力信号電圧が供給され、一方、電圧増幅器２の増幅出力電流は負荷回路である第 １及び第２の定電流回路3,4 によって決められた電流が流れ、第１の定電流回路 ３に流れる定電流i1と第２の定電流回路４に流れる定電流i2は常に一定の電流値 を保持し、この定電流i1,i2 は入力信号電圧による電圧増幅器２の出力電圧v0の どんな値であっても変化すること無く、定電流i1＝i2の関係にあり電流i1,i2 の 電流差は零になる。The input signal applied to the input terminal 1 is amplified by the voltage amplifier 2 and output to the series circuit of the first and second constant current circuits 3 and 4 and the diodes D1 and D2 which are the load circuits of the voltage amplifier 2. The power signal voltage is supplied, while the amplified output current of the voltage amplifier 2 is the current determined by the first and second constant current circuits 3 and 4 which are load circuits, and then flows to the first constant current circuit 3. The constant current i 1 and the constant current i 2 flowing in the second constant current circuit 4 always maintain a constant current value, and the constant currents i 1 and i 2 are the output voltage v 0 of the voltage amplifier 2 depending on the input signal voltage. There is no change in any value, and there is a constant current i 1 = i 2 and the current difference between the currents i 1 and i 2 becomes zero.
【００２１】 即ち、電圧増幅器２の増幅出力は電圧増幅のみの動作をし、SEPP電流バッファ 回路Q1,Q2 のバイアス回路の電流は常に一定に制御され、SEPP電流バッファ回路 Q1,Q2 は常に電流平衡動作をして入力信号電圧に合った出力電流を負荷回路８に 供給することができる。That is, the amplified output of the voltage amplifier 2 operates only for voltage amplification, the currents of the bias circuits of the SEPP current buffer circuits Q1 and Q2 are always controlled to be constant, and the SEPP current buffer circuits Q1 and Q2 are always current balanced. It is possible to operate and supply the output current suitable for the input signal voltage to the load circuit 8.
【００２２】 図２は図１の構成回路図に対して実際の使用部品で構成して出力特性を測定し た一実施例を示した回路図であり、第１及び第２の定電流回路3,4 はFET Q3(2SK 330Y) 及びFET Q4(2SK330Y) のゲート・ソース間を短絡(VGS＝0)して定電流回路 を構成したものであり、その他の回路定数は図５の従来例の回路図の定数と同等 にし、図３は図２の回路図に対して測定した歪率を示した出力歪率特性であり、 この出力歪率特性（図２）と従来の回路の歪率特性（図６）とを比較することが できる。FIG. 2 is a circuit diagram showing an embodiment in which the output characteristics are measured by using actually used parts with respect to the configuration circuit diagram of FIG. 1, and the first and second constant current circuits 3 , 4 is a constant current circuit configured by short-circuiting (V GS = 0) between the gate and source of FET Q3 (2SK 330Y) and FET Q4 (2SK 330Y). Other circuit constants are the conventional example in Fig. 5. 3 is an output distortion factor characteristic showing the measured distortion factor for the circuit diagram of FIG. 2 and the constant of the circuit diagram of FIG. The characteristics (Fig. 6) can be compared.
【００２３】 図２と図６の歪率特性図を比較すると、特に高域及び中域周波数の歪率が改善 され、例えば高域周波数20kHz の出力電圧が約700mV 〜1.2Vで最も低く約0.0002 5%となり、又中域周波数1kHzでは出力電圧約 3〜7Vで最も低く約 0.000025%〜0. 00003%に改善されていることが分かる。又低域周波数20Hzにおいても全体的に良 くなっていることが分かる。Comparing the distortion factor diagrams of FIG. 2 and FIG. 6, the distortion factors of the high and middle frequencies are particularly improved. For example, the output voltage at the high frequency of 20 kHz is the lowest at about 700 mV to 1.2 V, and is about 0.0002. It can be seen that the output voltage is 5%, and the output voltage is about 3 to 7 V, which is the lowest at a mid-range frequency of 1 kHz, and is improved to about 0.000025% to 0.00003%. Also, it can be seen that it is generally good even at a low frequency of 20 Hz.
【００２４】 この様に、SEPP電流バッファ回路Q1,Q2 のバイアス回路の電流バイアスの平衡 状態を保って、入力信号電圧に合った出力電流を負荷回路８に供給する電力増幅 器を構成することにより、出力歪率特性が改善され良好な歪率特性の電力増幅器 を実現することができる。As described above, the power amplifier that supplies the output current matching the input signal voltage to the load circuit 8 is configured by maintaining the current bias balance of the bias circuits of the SEPP current buffer circuits Q1 and Q2. In addition, the output distortion characteristic is improved, and a power amplifier having a good distortion characteristic can be realized.
【００２５】[0025]
この考案に係る電力増幅器は前述のように、電圧増幅器の負荷に第１及び第２ の定電流回路を設け、SEPP電流バッファ回路のバイアス回路を形成したので、SE PP電流バッファ回路のバイアス電流が電力増幅器の入力信号によって電流差を無 くし零にすることができる。このためSEPP電流バッファ回路の負荷回路への供給 電流動作を平衡動作状態で電流供給することができるので、電力増幅器の出力歪 率は改善され良好な歪率特性を得ることができるという効果がある。 As described above, the power amplifier according to the present invention is provided with the first and second constant current circuits in the load of the voltage amplifier, and the bias circuit of the SEPP current buffer circuit is formed. The current difference can be eliminated and made zero by the input signal of the power amplifier. As a result, the current supplied to the load circuit of the SEPP current buffer circuit can be supplied in the balanced operation state, so the output distortion of the power amplifier is improved and good distortion characteristics can be obtained. .
【００２６】 しかも、構造が簡単であって、また、安価に構成することができるため実施も 容易であるなどの優れた特長を有している。Moreover, it has excellent features such as a simple structure and easy implementation because it can be constructed at low cost.
【図１】この考案に係る電力増幅器の実施例の構成を示
した回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment of a power amplifier according to the present invention.
【図２】図１の構成回路図の実際の部品定数を示した回
路図である。FIG. 2 is a circuit diagram showing actual component constants of the configuration circuit diagram of FIG.
【図３】図２の回路の出力歪率の測定を示した歪率特性
図である。3 is a distortion characteristic diagram showing measurement of output distortion of the circuit of FIG.
【図４】従来例の構成を示した回路図である。FIG. 4 is a circuit diagram showing a configuration of a conventional example.
【図５】図４の構成回路図の実際の部品定数を示した回
路図である。FIG. 5 is a circuit diagram showing actual component constants of the configuration circuit diagram of FIG.
【図６】図５の回路の出力歪率の測定を示した歪率特性
図である。6 is a distortion characteristic diagram showing measurement of the output distortion of the circuit of FIG.
１ 入力端子 ２ 電圧増幅器 ３ 第１の定電流回路 ４ 第２の定電流回路 ５ 正電源供給端子 ６ 負電源供給端子 ７ 出力端子 ８ 負荷回路 ９ 位相補正回路 Q1,Q2 SEPP電流バッファ回路を構成したトランジスタ Q3 第１の定電流回路を構成した FET Q4 第２の定電流回路を構成した FET 1 Input Terminal 2 Voltage Amplifier 3 First Constant Current Circuit 4 Second Constant Current Circuit 5 Positive Power Supply Terminal 6 Negative Power Supply Terminal 7 Output Terminal 8 Load Circuit 9 Phase Correction Circuit Q1, Q2 SEPP Configured current buffer circuit Transistor Q3 FET that forms the first constant current circuit Q4 FET that forms the second constant current circuit
Claims (1)
プッシュプル回路に構成した電流バッファ回路を接続し
て負荷回路に出力電流を供給するよう構成した電力増幅
器において、 上記電圧増幅器の負荷回路であり、更に上記シングルエ
ンデッドプッシュプル電流バッファ回路のバイアス回路
に第１及び第２の定電流回路を設け、電力増幅器に供給
された入力信号による電圧増幅器の出力電流がシングル
エンデッドプッシュプル電流バッファ回路間のバイアス
電流差を零にし、電圧増幅器が入力信号電圧のみを増幅
してシングルエンデッドプッシュプル電流バッファ回路
を駆動するよう構成したことを特徴とする電力増幅器。Claims for utility model registration: 1. A power amplifier configured to connect a current buffer circuit configured as a single-ended push-pull circuit to the output of a voltage amplifier to supply an output current to a load circuit. A load circuit of a voltage amplifier, further comprising first and second constant current circuits in the bias circuit of the single-ended push-pull current buffer circuit, so that the output current of the voltage amplifier according to the input signal supplied to the power amplifier is single. A power amplifier configured to drive a single-ended push-pull current buffer circuit by making a bias current difference between the ended push-pull current buffer circuits to zero and amplifying only an input signal voltage by a voltage amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6132491U JPH059016U (en) | 1991-07-09 | 1991-07-09 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6132491U JPH059016U (en) | 1991-07-09 | 1991-07-09 | Power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH059016U true JPH059016U (en) | 1993-02-05 |
Family
ID=13167845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6132491U Pending JPH059016U (en) | 1991-07-09 | 1991-07-09 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH059016U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111187A1 (en) * | 2007-03-14 | 2008-09-18 | Neuro Solution Corp. | Oscillator, and semiconductor device |
| WO2008126160A1 (en) * | 2007-03-05 | 2008-10-23 | Neuro Solution Corp. | Oscillator and semiconductor device |
-
1991
- 1991-07-09 JP JP6132491U patent/JPH059016U/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126160A1 (en) * | 2007-03-05 | 2008-10-23 | Neuro Solution Corp. | Oscillator and semiconductor device |
| WO2008111187A1 (en) * | 2007-03-14 | 2008-09-18 | Neuro Solution Corp. | Oscillator, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6160450A (en) | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone | |
| US4439743A (en) | Biasing circuit for power amplifier | |
| JPH0775289B2 (en) | Transconductance amplifier circuit | |
| JPS59171B2 (en) | electronic switching circuit | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| EP0473166A1 (en) | Amplifying circuit | |
| JPH08237054A (en) | Gain variable circuit | |
| US4217555A (en) | Amplifier circuit arrangement with stabilized power-supply current | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JP3162732B2 (en) | Amplifier circuit | |
| US4241314A (en) | Transistor amplifier circuits | |
| KR100416168B1 (en) | Power amplifier | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| US5903189A (en) | High gain low distortion bridge amplifier with feedback | |
| JPH059016U (en) | Power amplifier | |
| JPH0712128B2 (en) | amplifier | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP2896029B2 (en) | Voltage-current converter | |
| JPH06216668A (en) | Mos amplifying circuit | |
| JPH03154508A (en) | Amplifier circuit and bias circuit thereof | |
| JPH0362042B2 (en) | ||
| JPH06276037A (en) | Audio power amplifier | |
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| JPH0478044B2 (en) | ||
| KR830001979B1 (en) | Power amplification circuit |