JPH0587844A - 電源同期ｐｌｌ制御装置 - Google Patents
電源同期ｐｌｌ制御装置Info
- Publication number
- JPH0587844A JPH0587844A JP24637791A JP24637791A JPH0587844A JP H0587844 A JPH0587844 A JP H0587844A JP 24637791 A JP24637791 A JP 24637791A JP 24637791 A JP24637791 A JP 24637791A JP H0587844 A JPH0587844 A JP H0587844A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- phase
- control
- power source
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Phase Differences (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は電源周波数50／60(Hz)の両方
の周波数に対し、同一の制御装置で電源同期ＰＬＬ制御
を行い、電源位相をディジタルデ―タとして検出するこ
とのできる電源同期ＰＬＬ制御装置を提供することであ
る。 【構成】 位相偏差検出部と周波数積分器より構成され
るＡＳＩＣとＰＩ制御演算を行うマイクロコンピュ―タ
により構成される電源同期位相固定装置において、初期
設定時に位相偏差検出部からの位相偏差デ―タのあるサ
ンプリング時間間隔での偏差を演算しこれにより電源周
波数50／60(Hz)を判別してＰＩ制御演算の制御定数を設
定することを特徴とする。
の周波数に対し、同一の制御装置で電源同期ＰＬＬ制御
を行い、電源位相をディジタルデ―タとして検出するこ
とのできる電源同期ＰＬＬ制御装置を提供することであ
る。 【構成】 位相偏差検出部と周波数積分器より構成され
るＡＳＩＣとＰＩ制御演算を行うマイクロコンピュ―タ
により構成される電源同期位相固定装置において、初期
設定時に位相偏差検出部からの位相偏差デ―タのあるサ
ンプリング時間間隔での偏差を演算しこれにより電源周
波数50／60(Hz)を判別してＰＩ制御演算の制御定数を設
定することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電源の位相を検出するた
めに用いられる電源同期ＰＬＬ制御装置に関するもので
ある。
めに用いられる電源同期ＰＬＬ制御装置に関するもので
ある。
【０００２】
【従来の技術】電動機制御装置等のパワ―エレクトロニ
クス制御装置をディジタル化して、高性能化，高機能化
することが近年盛んに行われているが、これら制御装置
の中で電源同期ＰＬＬ制御装置が用いられている。特に
最近このＰＬＬ制御をＡＳＩＣ（アクセスリ―ドライト
ＩＣ）等のディジタル回路とマイクロコンピュ―タによ
り行う全ディジタル電源同期ＰＬＬ制御装置が提案され
ている。
クス制御装置をディジタル化して、高性能化，高機能化
することが近年盛んに行われているが、これら制御装置
の中で電源同期ＰＬＬ制御装置が用いられている。特に
最近このＰＬＬ制御をＡＳＩＣ（アクセスリ―ドライト
ＩＣ）等のディジタル回路とマイクロコンピュ―タによ
り行う全ディジタル電源同期ＰＬＬ制御装置が提案され
ている。
【０００３】図４にこの全ディジタル電源同期ＰＬＬ制
御装置を示し以下説明する。図４において１は特殊用途
向けＩＣ（以下ＡＳＩＣと記す。）であり、２はこのＡ
ＳＩＣにデバイス及びバスコントロ―ル信号等により接
続される汎用マイクロコンピュ―タである。３はＡＳＩ
Ｃ内の位相偏差検出器であり、３ａは電源位相信号θo
であり、３ｂは本制御装置出力である位相デ―タθf で
あり位相偏差検出器３へ入力される。４はＡＳＩＣ内の
積分器であり、４ａはマイクロコンピュ―タから送られ
る周波数デ―タｆであり積分器４へ入力される。５はマ
イクロコンピュ―タ内のＰＩ制御演算器であり、５ａは
位相偏差デ―タでありＰＩ制御演算器５に入力される。
ＰＩ制御演算器はマイクロコンピュ―タにおけるソフト
ウェアにて構成され周期的に処理される。
御装置を示し以下説明する。図４において１は特殊用途
向けＩＣ（以下ＡＳＩＣと記す。）であり、２はこのＡ
ＳＩＣにデバイス及びバスコントロ―ル信号等により接
続される汎用マイクロコンピュ―タである。３はＡＳＩ
Ｃ内の位相偏差検出器であり、３ａは電源位相信号θo
であり、３ｂは本制御装置出力である位相デ―タθf で
あり位相偏差検出器３へ入力される。４はＡＳＩＣ内の
積分器であり、４ａはマイクロコンピュ―タから送られ
る周波数デ―タｆであり積分器４へ入力される。５はマ
イクロコンピュ―タ内のＰＩ制御演算器であり、５ａは
位相偏差デ―タでありＰＩ制御演算器５に入力される。
ＰＩ制御演算器はマイクロコンピュ―タにおけるソフト
ウェアにて構成され周期的に処理される。
【０００４】以上述べてきた装置の動作について説明す
る。位相偏差検出器３，この検出器より出力される位相
偏差デ―タ５ａ，ＰＩ制御演算器５，この演算器から出
力される周波数指令デ―タ４ａ，積分器４，この積分器
から出力されるＰＬＬ制御出力位相デ―タ３ｂにより構
成されるル―プにより電源位相３ａとＰＬＬ制御出力位
相デ―タ３ｂが同期し、これにより電源位相をディジタ
ルデ―タとして検出することができる。例えば電源位相
３ａによりＰＬＬ制御出力位相３ｂが遅れている時は、
その位相偏差デ―タ５ａが正極性となり、このデ―タを
ＰＩ制御演算した周波数指令デ―タ４ａが高くなり、こ
の結果ＰＬＬ制御位相３ｂが進み、電源位相３ａにＰＬ
Ｌ制御出力位相３ｂが追い付き位相偏差デ―タ５ａが零
になるように制御される。逆に電源位相３ａよりＰＬＬ
制御出力位相３ｂが進んでいる時はその位相偏差デ―タ
５ａが負極性となり、このデ―タをＰＩ制御演算した周
波数指令デ―タ４ａが低くなり、この結果ＰＬＬ制御出
力位相３ｂが遅れ、電源位相３ａがＰＬＬ制御出力位相
３ｂに追い付き位相偏差デ―タ５ａが零になるように制
御される。このようにＰＬＬ制御が行われている間は位
相偏差デ―タは零になるよう制御が行われる。この結果
電源位相をディジタルデ―タとしてＰＬＬ制御出力位相
として検出することがきる。
る。位相偏差検出器３，この検出器より出力される位相
偏差デ―タ５ａ，ＰＩ制御演算器５，この演算器から出
力される周波数指令デ―タ４ａ，積分器４，この積分器
から出力されるＰＬＬ制御出力位相デ―タ３ｂにより構
成されるル―プにより電源位相３ａとＰＬＬ制御出力位
相デ―タ３ｂが同期し、これにより電源位相をディジタ
ルデ―タとして検出することができる。例えば電源位相
３ａによりＰＬＬ制御出力位相３ｂが遅れている時は、
その位相偏差デ―タ５ａが正極性となり、このデ―タを
ＰＩ制御演算した周波数指令デ―タ４ａが高くなり、こ
の結果ＰＬＬ制御位相３ｂが進み、電源位相３ａにＰＬ
Ｌ制御出力位相３ｂが追い付き位相偏差デ―タ５ａが零
になるように制御される。逆に電源位相３ａよりＰＬＬ
制御出力位相３ｂが進んでいる時はその位相偏差デ―タ
５ａが負極性となり、このデ―タをＰＩ制御演算した周
波数指令デ―タ４ａが低くなり、この結果ＰＬＬ制御出
力位相３ｂが遅れ、電源位相３ａがＰＬＬ制御出力位相
３ｂに追い付き位相偏差デ―タ５ａが零になるように制
御される。このようにＰＬＬ制御が行われている間は位
相偏差デ―タは零になるよう制御が行われる。この結果
電源位相をディジタルデ―タとしてＰＬＬ制御出力位相
として検出することがきる。
【０００５】
【発明が解決しようとする課題】電源同期ＰＬＬ制御装
置においては、ル―プの安定領域が狭いため、ＰＩ制御
演算の安定定数を電源の周波数により設定しなければな
らないという問題点があった。例えば50(Hz)の電源用に
制御定数を設定した電源同期ＰＬＬ制御装置に60(Hz)の
電源の電源位相信号を入力してＰＬＬ制御を行っても、
電源位相とＰＬＬ制御出力位相は同期せず、従って電源
位相の検出はできない。逆に60(Hz)の電源用に制御定数
を設定した電源同期ＰＬＬ制御装置に50(Hz)の電源の電
源位相信号を入力してＰＬＬ制御を行っても、同様に電
源位相の検出はできない。電源周波数により制御定数を
設定するため調整の手間がかかったり、上位マイクロコ
ンピュ―タの負荷が増大するという問題点があった。
置においては、ル―プの安定領域が狭いため、ＰＩ制御
演算の安定定数を電源の周波数により設定しなければな
らないという問題点があった。例えば50(Hz)の電源用に
制御定数を設定した電源同期ＰＬＬ制御装置に60(Hz)の
電源の電源位相信号を入力してＰＬＬ制御を行っても、
電源位相とＰＬＬ制御出力位相は同期せず、従って電源
位相の検出はできない。逆に60(Hz)の電源用に制御定数
を設定した電源同期ＰＬＬ制御装置に50(Hz)の電源の電
源位相信号を入力してＰＬＬ制御を行っても、同様に電
源位相の検出はできない。電源周波数により制御定数を
設定するため調整の手間がかかったり、上位マイクロコ
ンピュ―タの負荷が増大するという問題点があった。
【０００６】本発明の目的は電源周波数50／60(Hz)の両
方の周波数に対し、同一の制御装置で電源同期ＰＬＬ制
御を行い、電源位相をディジタルデ―タとして検出する
ことのできる電源同期ＰＬＬ制御装置を提供することで
ある。
方の周波数に対し、同一の制御装置で電源同期ＰＬＬ制
御を行い、電源位相をディジタルデ―タとして検出する
ことのできる電源同期ＰＬＬ制御装置を提供することで
ある。
【０００７】
【課題を解決するための手段及び作用】本発明において
は、ＰＩ制御演算器の出力である周波数指令デ―タの初
期値を50(Hz)または60(Hz)とし、この時の位相偏差デ―
タより電源周波数が50(Hz)であるか60(Hz)であるかを判
別してＰＩ制御演算器の制御定数を設定し、それからＰ
ＬＬ制御を実行する。このため50／60(Hz)どちらでも同
じ制御装置でＰＬＬ制御を行うことができる。
は、ＰＩ制御演算器の出力である周波数指令デ―タの初
期値を50(Hz)または60(Hz)とし、この時の位相偏差デ―
タより電源周波数が50(Hz)であるか60(Hz)であるかを判
別してＰＩ制御演算器の制御定数を設定し、それからＰ
ＬＬ制御を実行する。このため50／60(Hz)どちらでも同
じ制御装置でＰＬＬ制御を行うことができる。
【０００８】
【実施例】本発明の実施例を図１により説明する。図１
において１〜５ａは図２と同じである。図２において６
は、位相偏差デ―タを入力し、その偏差を演算すること
により電源周波数が50(Hz)であるか60(Hz)であるかを判
別してＰＩ制御演算器の制御定数を設定する電源周波数
判別器である。電源周波数判別器はマイクロコンピュ―
タにおけるソフトウェアにて構成する。
において１〜５ａは図２と同じである。図２において６
は、位相偏差デ―タを入力し、その偏差を演算すること
により電源周波数が50(Hz)であるか60(Hz)であるかを判
別してＰＩ制御演算器の制御定数を設定する電源周波数
判別器である。電源周波数判別器はマイクロコンピュ―
タにおけるソフトウェアにて構成する。
【０００９】本発明による電源同期ＰＬＬ制御装置では
ＰＬＬ制御を開始する前に、マイクロコンピュ―タ２か
らＡＳＩＣ１へ出力される周波数指令値を60(Hz)に初期
設定し、この時の位相偏差デ―タ５ａを電源周波数判別
器６に入力し、これにより電源周波数を判別する。この
動作原理を図２を用いて説明する。図２では、（ａ）電
源周波数が60(Hz)の場合と（ｂ）電源周波数が50(Hz)の
場合の電源位相信号３ａと初期設定時のＰＬＬ制御出力
位相３ｂ，位相偏差５ａの関係を示した。（ａ）の場合
位相偏差は常に一定であるが（ｂ）の場合下式による周
期 0.1(sec) で変動する。 ΔＴ：Δθ変動周期（sec) ｆ0 ：電源周波数 （Hz） ｆ ：周波数指令初期設定値（Hz）
ＰＬＬ制御を開始する前に、マイクロコンピュ―タ２か
らＡＳＩＣ１へ出力される周波数指令値を60(Hz)に初期
設定し、この時の位相偏差デ―タ５ａを電源周波数判別
器６に入力し、これにより電源周波数を判別する。この
動作原理を図２を用いて説明する。図２では、（ａ）電
源周波数が60(Hz)の場合と（ｂ）電源周波数が50(Hz)の
場合の電源位相信号３ａと初期設定時のＰＬＬ制御出力
位相３ｂ，位相偏差５ａの関係を示した。（ａ）の場合
位相偏差は常に一定であるが（ｂ）の場合下式による周
期 0.1(sec) で変動する。 ΔＴ：Δθ変動周期（sec) ｆ0 ：電源周波数 （Hz） ｆ ：周波数指令初期設定値（Hz）
【００１０】従って位相偏差デ―タを 0.1(sec）以内の
時間間隔でサンプリングして前回のサンプリング値との
偏差Δθ’を計算すれば、（ａ）の場合はΔθ’＝０と
なり、（ｂ）の場合はΔθはある大きさの値となる。
時間間隔でサンプリングして前回のサンプリング値との
偏差Δθ’を計算すれば、（ａ）の場合はΔθ’＝０と
なり、（ｂ）の場合はΔθはある大きさの値となる。
【００１１】従ってΔθ’の値により電源周波数50／60
(Hz)を判別することができる。このときサンプリング間
隔Δｔは理論上はΔＴより短かければ良いが電源周波数
が変動し、電源周波数が上った場合にも判別ができるよ
うなサンプリング間隔にする必要がある。またこのサン
プリング間隔はマイクロコンピュ―タの負荷や初期設定
にかかる時間等本制御装置に与えられるシステム仕様に
より決められる。次にこの周波数判別器のソフトウェア
のフロ―チャ―トを図３に示す。
(Hz)を判別することができる。このときサンプリング間
隔Δｔは理論上はΔＴより短かければ良いが電源周波数
が変動し、電源周波数が上った場合にも判別ができるよ
うなサンプリング間隔にする必要がある。またこのサン
プリング間隔はマイクロコンピュ―タの負荷や初期設定
にかかる時間等本制御装置に与えられるシステム仕様に
より決められる。次にこの周波数判別器のソフトウェア
のフロ―チャ―トを図３に示す。
【００１２】図３における敷居値θ* はサンプリング間
隔Δｔ及び電源周波数変動を考慮して決められる値であ
る。図３に示すように位相偏差デ―タの偏差Δθ’と敷
居値を比較することにより、電源周波数50／60(Hz)を判
別してＰＩ制御定数を設定する。図３からもわかるよう
に本ソフトウェアは簡単な処理であり、数ステップのソ
フトウェアにて構成できる。
隔Δｔ及び電源周波数変動を考慮して決められる値であ
る。図３に示すように位相偏差デ―タの偏差Δθ’と敷
居値を比較することにより、電源周波数50／60(Hz)を判
別してＰＩ制御定数を設定する。図３からもわかるよう
に本ソフトウェアは簡単な処理であり、数ステップのソ
フトウェアにて構成できる。
【００１３】以上述べてきたように本発明による全ディ
ジタル電源同期ＰＬＬ制御装置によれば、数ステップの
簡単なソフトウェアにより構成される周波数判別器によ
り電源周波数を判別し、制御定数を設定することができ
る。従って50／60(Hz)の電源に対し同一の制御装置を用
いることができる。
ジタル電源同期ＰＬＬ制御装置によれば、数ステップの
簡単なソフトウェアにより構成される周波数判別器によ
り電源周波数を判別し、制御定数を設定することができ
る。従って50／60(Hz)の電源に対し同一の制御装置を用
いることができる。
【００１４】
【発明の効果】本発明によれば電源周波数50／60(Hz)の
両方の周波数に対し、同一の制御装置で電源同期ＰＬＬ
制御を行い電源位相をディジタルデ―タとして検出する
ことができる。
両方の周波数に対し、同一の制御装置で電源同期ＰＬＬ
制御を行い電源位相をディジタルデ―タとして検出する
ことができる。
【図１】本発明による一実施例の電源同期ＰＬＬ制御装
置のブロック図である。
置のブロック図である。
【図２】図１に示される電源同期ＰＬＬ制御装置の動作
原理を示す波形図である。
原理を示す波形図である。
【図３】図１に示される電源同期ＰＬＬ制御装置の動作
を示すフロ―チャ―ト図である。
を示すフロ―チャ―ト図である。
【図４】従来の制御装置のブロック図である。
１…ＡＳＩＣ及び周辺回路 ２…マイクロコン
ピュ―タ ３…位相偏差検出器 ３ａ…電源位相信
号 ３ｂ…ＰＬＬ制御出力位相デ―タ ４…積分器 ４ａ…周波数指令デ―タ ５…ＰＩ制御演算
器 ５ａ…位相偏差デ―タ ５ｂ…制御定数 ６…周波数判別器
ピュ―タ ３…位相偏差検出器 ３ａ…電源位相信
号 ３ｂ…ＰＬＬ制御出力位相デ―タ ４…積分器 ４ａ…周波数指令デ―タ ５…ＰＩ制御演算
器 ５ａ…位相偏差デ―タ ５ｂ…制御定数 ６…周波数判別器
Claims (1)
- 【請求項１】 商用電源位相とＰＬＬ制御出力位相との
偏差を検出し上位マイクロコンピュ―タへ送る手段と上
位マイクロコンピュ―タからの周波数デ―タを積分演算
してＰＬＬ制御出力位相として出力する手段とから構成
される特殊用途向け集積回路と、 この集積回路からの偏差デ―タにＰＩ制御演算を行って
得られたデ―タを周波数デ―タとして前記集積回路へ出
力するマイクロコンピュ―タとを有し、前記マイクロコ
ンピュ―タから出力される周波数デ―タの初期値を商用
電源周波数としてこのときの前記偏差デ―タより商用電
源の周波数を判別して前記ＰＩ制御演算の制御定数を設
定してからＰＬＬ制御を開始することを特徴とする電源
同期ＰＬＬ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24637791A JPH0587844A (ja) | 1991-09-26 | 1991-09-26 | 電源同期ｐｌｌ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24637791A JPH0587844A (ja) | 1991-09-26 | 1991-09-26 | 電源同期ｐｌｌ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0587844A true JPH0587844A (ja) | 1993-04-06 |
Family
ID=17147639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24637791A Pending JPH0587844A (ja) | 1991-09-26 | 1991-09-26 | 電源同期ｐｌｌ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0587844A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480312A (en) * | 1993-03-11 | 1996-01-02 | Sumitomo Wiring Systems Ltd. | Protecting cap for panel-mounted electrical connector |
| US5482476A (en) * | 1993-03-11 | 1996-01-09 | Sumitomo Wiring Systems, Ltd. | Panel-mounted electrical connector |
| US5785552A (en) * | 1995-11-13 | 1998-07-28 | Yazaki Corporation | Panel fixing connector |
| US6183275B1 (en) | 1997-10-01 | 2001-02-06 | Sumitomo Wiring Systems, Ltd. | Panel mounted lever connector |
| US7433620B2 (en) | 2004-07-13 | 2008-10-07 | Canon Kabushiki Kaisha | Image forming apparatus with controlled electric power supply to heating member |
| US7607940B2 (en) | 2004-09-06 | 2009-10-27 | Yazaki Corporation | Waterproof connector |
-
1991
- 1991-09-26 JP JP24637791A patent/JPH0587844A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480312A (en) * | 1993-03-11 | 1996-01-02 | Sumitomo Wiring Systems Ltd. | Protecting cap for panel-mounted electrical connector |
| US5482476A (en) * | 1993-03-11 | 1996-01-09 | Sumitomo Wiring Systems, Ltd. | Panel-mounted electrical connector |
| US5785552A (en) * | 1995-11-13 | 1998-07-28 | Yazaki Corporation | Panel fixing connector |
| US5967839A (en) * | 1995-11-13 | 1999-10-19 | Yazaki Corporation | Panel fixing connector |
| US6183275B1 (en) | 1997-10-01 | 2001-02-06 | Sumitomo Wiring Systems, Ltd. | Panel mounted lever connector |
| US7433620B2 (en) | 2004-07-13 | 2008-10-07 | Canon Kabushiki Kaisha | Image forming apparatus with controlled electric power supply to heating member |
| US7607940B2 (en) | 2004-09-06 | 2009-10-27 | Yazaki Corporation | Waterproof connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100259265B1 (ko) | 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치 | |
| JP3506659B2 (ja) | デジタルクロック信号復元回路及びその方法 | |
| JPH0587844A (ja) | 電源同期ｐｌｌ制御装置 | |
| JP2001156631A (ja) | ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路 | |
| US4446414A (en) | Terminal voltage limit regulator for a load commutated inverter | |
| JP3521206B2 (ja) | 液晶表示素子の位相周波数検出回路 | |
| JP3132043B2 (ja) | クロック抽出回路 | |
| US4933985A (en) | Rotation drive device | |
| US4282570A (en) | Method and apparatus for controlling an output current of a controlled rectifier | |
| JPH09512415A (ja) | 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ | |
| US6594162B2 (en) | Inverter device | |
| JPH1090314A (ja) | 停電検出方法 | |
| US5345532A (en) | Rotation drive device | |
| EP0476581B1 (en) | Apparatus for generating digital signal synchronized with phase of power supply | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPH01117676A (ja) | 回転制御装置 | |
| JP2531607B2 (ja) | 検出速度補正方式 | |
| KR100319137B1 (ko) | 브러시리스 직류 모터의 속도 제어방법 및 그 제어장치 | |
| JPH05136692A (ja) | 全デイジタル電源同期位相固定装置 | |
| JP2516195B2 (ja) | 外部電源同期形インバ−タ装置 | |
| JP2503747Y2 (ja) | Ｐｌｌ回路 | |
| JP3011489B2 (ja) | 電源同期位相固定装置 | |
| JP2553832B2 (ja) | 交流電動機のインバ−タ運転引込み制御装置 | |
| JPS5827753B2 (ja) | セイリユウソウチノ ダンピングカイロ | |
| JP2788546B2 (ja) | サーボモータ装置 |