JPH0587796B2 - - Google Patents

Info

Publication number
JPH0587796B2
JPH0587796B2 JP12038990A JP12038990A JPH0587796B2 JP H0587796 B2 JPH0587796 B2 JP H0587796B2 JP 12038990 A JP12038990 A JP 12038990A JP 12038990 A JP12038990 A JP 12038990A JP H0587796 B2 JPH0587796 B2 JP H0587796B2
Authority
JP
Japan
Prior art keywords
signal
timer
circuit
outputs
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12038990A
Other languages
Japanese (ja)
Other versions
JPH0415592A (en
Inventor
Norihiko Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Watch Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP2120389A priority Critical patent/JPH0415592A/en
Publication of JPH0415592A publication Critical patent/JPH0415592A/en
Publication of JPH0587796B2 publication Critical patent/JPH0587796B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、毎正時等の所定時刻に人形等の装飾
体が演奏曲に合わせて動作する装飾時計に関する
ものであり、特に装飾体の動作を制御する回路
と、演奏曲を制御する回路とを統合して制御する
ものに関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a decorative clock in which a decorative body such as a doll operates in accordance with a musical piece at a predetermined time such as every hour. This invention relates to a device that integrates and controls a circuit that controls operations and a circuit that controls performance music.

(従来の技術) 従来のこの種の時計は、人形等の装飾体の駆動
装置と演奏曲を発生する音響装置とをそれぞれ独
立した装置として制御していた。
(Prior Art) In a conventional clock of this kind, a driving device for a decorative object such as a doll and a sound device for generating musical pieces are controlled as independent devices.

このため、演奏曲と装飾体の動作との同期は、
通常装飾体の動作を微調整することにより行なわ
れていた。
For this reason, the synchronization between the performance music and the movement of the decorative body is
This was usually done by fine-tuning the movement of the decoration.

(発明が解決しようとする課題) 近年、この種の装飾時計が数多く販売、設置さ
れていることから、より変化に富んだものが望ま
れており、その一例として演奏曲の数を増やして
適宜選択し、演奏するように構成することが考え
られる。
(Problem to be solved by the invention) In recent years, many decorative clocks of this type have been sold and installed, so there is a desire for something with more variety. It is conceivable that the program be configured to be selected and played.

しかしながら、上記従来例においては、演奏曲
と装飾体の動作との同期をその曲毎に調整するこ
とが必要であつたため、簡単に演奏曲を交換する
ことができなかつた。
However, in the above-mentioned conventional example, it was necessary to adjust the synchronization between the music to be performed and the movement of the decorative body for each music, so it was not possible to easily exchange the music to be performed.

本発明の目的は、装飾体と演奏曲をそれぞれ制
御する回路をそれぞれ作動させるための第1タイ
マ信号と第2タイマ信号を単一の基準信号に基づ
いて出力することにより装飾体と演奏曲とを同期
させ、また各タイマ信号に応じてそれぞれ別個の
機能を動作させることにより選曲動作を単独で制
御させて、容易に演奏曲の切り換えを行なうこと
ができる装飾時計を提供することにある。
An object of the present invention is to output a first timer signal and a second timer signal for operating circuits that control the decoration and the performance piece, respectively, based on a single reference signal, thereby controlling the decoration and the performance piece. To provide a decorative clock capable of easily switching the music to be played by synchronizing the music and independently controlling the music selection operation by operating separate functions according to each timer signal.

(課題を解決するための手段) 本発明の装飾時計は、所定時刻に人形等の装飾
体が動作するものであり、基準信号を出力すると
共に所定時刻になると基準信号に基づく第1タイ
マ信号を出力しまたその一定時間前に基準信号に
基づく第2タイマ信号を出力する親時計タイマ
と、第1タイマ信号に応答して装飾体を動作させ
る装飾体駆動制御回路と、第2タイマ信号に応答
してコンパクト光デイスクが記憶する演奏曲から
選曲して演奏信号を出力するコンパクト光デイス
ク(以下「CD」と略称する)デツキと、その動
作を制御する選曲、動作開始、動作終了の各タイ
ミング設定値及び曲名のデータを記憶したメモリ
カードと、基準信号と第2タイマ信号に応答して
メモリカードが記憶するデータを読み込みそのデ
ータに従つて制御信号をCDデツキに出力する制
御信号発生回路と、CDデツキからの演奏信号を
入力して演奏曲を発生する音発生回路と、から構
成されている。
(Means for Solving the Problems) In the decorative clock of the present invention, a decorative object such as a doll operates at a predetermined time, and outputs a reference signal and also outputs a first timer signal based on the reference signal at the predetermined time. a master clock timer which also outputs a second timer signal based on the reference signal a certain period of time before the master clock timer, a decoration drive control circuit which operates the decoration in response to the first timer signal, and a decoration drive control circuit which responds to the second timer signal. A compact optical disk (hereinafter abbreviated as "CD") deck that selects a performance song from the performance songs stored on the compact optical disk and outputs a performance signal, and timing settings for music selection, operation start, and operation end that control the operation. a memory card that stores data such as values and song titles; a control signal generation circuit that reads the data stored in the memory card in response to the reference signal and the second timer signal and outputs a control signal to the CD deck in accordance with the data; It consists of a sound generation circuit that inputs performance signals from a CD deck and generates a performance song.

(作用) 本発明の装飾時計においては、親時計タイマか
ら出力される第1及び第2タイマ信号により装飾
体駆動制御回路とCDデツキ及び制御信号発生回
路をそれぞれ動作させている。
(Function) In the decorative clock of the present invention, the decoration drive control circuit, the CD deck, and the control signal generation circuit are respectively operated by the first and second timer signals output from the master clock timer.

このため、CDデツキと制御信号発生回路は装
飾体駆動制御回路より一定時間早く作動され、所
定時刻になるまでに選曲が行なわれる。
Therefore, the CD deck and the control signal generation circuit are operated a certain period of time earlier than the decoration drive control circuit, and the music is selected by the predetermined time.

この選曲は、メモリカードが記憶するデータを
制御信号発生回路が読み込み、そのデータに基づ
いて行なわれ、その後CDデツキから演奏信号が
出力され音発生回路から演奏曲が発生される。
This music selection is performed by a control signal generation circuit reading data stored in the memory card and based on the data, after which a performance signal is output from the CD deck and a performance music is generated from the sound generation circuit.

また、装飾体の動作と演奏曲との同調は、親時
計タイマから出力される第1及び第2タイマ信号
が発生当初から同調された信号であり、各演奏曲
ごとに調整する必要はなくなる。
Furthermore, the movement of the ornament and the music to be played are synchronized since the first and second timer signals output from the master clock timer are synchronized from the beginning of generation, and there is no need to adjust them for each music to be played.

(実施例) 第1図は本発明の一実施例に係る装飾時計の回
路構成を示すブロツク図である。
(Embodiment) FIG. 1 is a block diagram showing the circuit configuration of a decorative timepiece according to an embodiment of the present invention.

2は親時計タイマであり、基準信号φを出力する
と共に、正時等所定時刻に第1タイマ信号T1
出力し、またその一定時間前に第2タイマ信号
T2を出力するものである。
2 is a master clock timer, which outputs the reference signal φ and also outputs the first timer signal T1 at a predetermined time such as on the hour, and outputs the second timer signal T1 at a predetermined time before the reference signal φ.
It outputs T 2 .

4は子時計であり、親時計タイマ2からの基準
信号を入力して時刻を表示するものである。
4 is a child clock, which inputs the reference signal from the master clock timer 2 and displays the time.

6は人形、舞台等の装飾体であり、本実施例に
おいては、人形等を駆動するモータ等の駆動手段
も含んでいる。
Reference numeral 6 denotes a decoration such as a doll or a stage, and in this embodiment, it also includes driving means such as a motor for driving the doll or the like.

8は装飾体駆動制御回路であり、第1タイマ信
号T1を入力すると作動し、装飾体6に制御信号
を印加してこれを駆動すると共にその動作を制御
するものである。尚、本実施例においては、装飾
体6の動作、例えば舞台のせり戻り等を検出して
その検出信号を装飾体6から装飾体駆動制御回路
8に印加することにより装飾体駆動制御回路8の
動作を停止させている。
Reference numeral 8 denotes a decoration drive control circuit, which is activated when the first timer signal T1 is input, and applies a control signal to the decoration 6 to drive it and control its operation. In this embodiment, the decoration drive control circuit 8 is controlled by detecting the movement of the decoration 6, such as the rise and fall of the stage, and applying the detection signal from the decoration 6 to the decoration drive control circuit 8. The operation is stopped.

10はCDデツキであり、第2タイマ信号T2
入力すると作動するものであり、複数の演奏曲を
記憶するCDが交換可能な状態で内蔵されている。
Reference numeral 10 denotes a CD deck, which is activated when the second timer signal T2 is input, and has a replaceable built-in CD storing a plurality of performance pieces.

12は制御信号発生回路であり、第2タイマ信
号T2を入力すると基準信号φに基づいて作動し、
CDデツキ10に各演奏曲に対応する曲名信号A
と、指定曲を選曲する選曲信号Bと、演奏開始を
指示する開始信号Cと、演奏終了を指示する終了
信号Dとを印加するものである。
12 is a control signal generation circuit, which operates based on the reference signal φ when the second timer signal T2 is input;
Song name signal A corresponding to each performance song on CD deck 10
, a music selection signal B for selecting a specified music, a start signal C for instructing the start of the performance, and an end signal D for instructing the end of the performance.

14は音発生回路であり、CDデツキ10から
の演奏信号を入力して増幅するアンプ16と、そ
の出力信号を入力して音を発生するスピーカ18
とから構成されている。
14 is a sound generation circuit, which includes an amplifier 16 that inputs and amplifies the performance signal from the CD deck 10, and a speaker 18 that inputs the output signal and generates sound.
It is composed of.

次に上記構成からなる装飾時計の動作を第2図
に示すタイムチヤートを用いて説明する。
Next, the operation of the decorative clock having the above structure will be explained using the time chart shown in FIG.

所定時刻になると、親時計タイマ2からの第1
タイマ信号T1にパルスが発生するが、これに先
立つてその一定時間前に第2タイマ信号T2にパ
ルスが発生する。
At the predetermined time, the first clock from master clock timer 2
A pulse is generated in the timer signal T1 , but a pulse is generated in the second timer signal T2 a certain period of time prior to this.

CDデツキ10は、この第2タイマ信号T2に発
生したパルスを入力すると電源がオン状態になり
作動する。
When the pulse generated in the second timer signal T2 is input, the CD deck 10 is turned on and activated.

また、これと同時に第2タイマ信号T2のパル
スを入力する制御信号発生回路12もこのパルス
に応答して作動し、はじめに曲名信号Aと選曲信
号Bを出力する。
Further, at the same time, the control signal generating circuit 12 which receives the pulse of the second timer signal T2 also operates in response to this pulse, and first outputs the song title signal A and the song selection signal B.

この信号A,Bを入力したCDデツキ10は、
指定された演奏曲をCDから選曲する。
The CD deck 10 to which these signals A and B are input,
Select the specified performance song from the CD.

その後、所定時刻になると、親時計タイマ2か
らの第1タイマ信号T1にパルスが発生し、これ
と同時に制御信号発生回路12からの開始信号C
にもパルスが発生する。この第1タイマ信号T1
のパルスと開始信号Cのパルスは、共に基準信号
φに基づく信号であるため同期している。
Thereafter, at a predetermined time, a pulse is generated in the first timer signal T1 from the master clock timer 2, and at the same time, a start signal C from the control signal generation circuit 12 is generated.
A pulse is also generated. This first timer signal T 1
The pulse of C and the pulse of the start signal C are synchronized because they are both signals based on the reference signal φ.

従つて、これらのパルスをそれぞれ入力する装
飾体駆動制御回路8とCDデツキ10は、それぞ
れ装飾体6と音発生回路14に同時に信号を印加
することになる。
Therefore, the decoration drive control circuit 8 and the CD deck 10, which respectively input these pulses, simultaneously apply signals to the decoration 6 and the sound generation circuit 14, respectively.

このため、装飾体6は例えばその舞台がせり出
して人形が現われる等の動作を始め、またこれと
同時に選択された演奏曲が発生される。
Therefore, the decoration body 6 begins to perform an action such as, for example, the stage extends and a doll appears, and at the same time, the selected musical piece is generated.

その後、装飾体6が所定の動作を終了すると、
装飾体6からの検出信号に応答して装飾体駆動制
御回路8は停止する。
After that, when the decorative body 6 completes the predetermined operation,
In response to the detection signal from the decoration 6, the decoration drive control circuit 8 stops.

また、CDデツキ10は、制御信号発生回路1
2からの終了信号Dにパルスが発生すると停止す
る。
The CD deck 10 also includes a control signal generation circuit 1
When a pulse is generated in the end signal D from 2, it stops.

次に第3図及び第4図を用いて第1図に示す親
時計タイマ2と制御信号発生回路12の構成及び
動作を詳細に説明する。
Next, the configuration and operation of the master clock timer 2 and the control signal generation circuit 12 shown in FIG. 1 will be explained in detail using FIGS. 3 and 4.

第3図は第1図に示す親時計タイマの回路構成
を示す図である。
FIG. 3 is a diagram showing the circuit configuration of the master clock timer shown in FIG. 1.

20は基準信号発生回路、22は基準信号発生
回路20からの基準信号φを入力して時刻をカウ
ントするカウンタである。24はこのカウンタ2
2からの信号と後述するカウンタ36からの信号
を入力し、後述する設定スイツチ32の出力信号
に応じてそれらの入力信号を切換出力する表示切
換回路である。26は表示構成切換回路24から
の信号をコード信号に変換するデコーダ、28は
その出力信号に基づいて時刻等を表示する表示器
である。
20 is a reference signal generation circuit, and 22 is a counter that receives the reference signal φ from the reference signal generation circuit 20 and counts time. 24 is this counter 2
This is a display switching circuit which inputs a signal from 2 and a signal from a counter 36, which will be described later, and switches and outputs these input signals in accordance with an output signal from a setting switch 32, which will be described later. 26 is a decoder that converts the signal from the display configuration switching circuit 24 into a code signal, and 28 is a display that displays the time etc. based on the output signal.

30はモニタースイツチ、32は動作開始時刻
を設定する設定スイツチである。
30 is a monitor switch, and 32 is a setting switch for setting the operation start time.

34は設定スイツチ32からの信号とクロツク
信号φ1とを入力するアンドゲート、36はその
出力信号をクロツク入力φに入力し動作時刻とし
てカウントするカウンタである。
Reference numeral 34 designates an AND gate which receives the signal from the setting switch 32 and the clock signal φ1 , and 36 designates a counter which inputs its output signal to the clock input φ and counts it as an operation time.

38は設定スイツチ32の出力信号を反転する
インバータ、40はその出力信号の立ち上がりに
同期してパルスを出力するワンシヨツト回路、4
2はその出力パルスをプリセツト入力PRに入力
すると共にカウンタ36のカウント値を入力する
ダウンカウンタである。
38 is an inverter that inverts the output signal of the setting switch 32; 40 is a one-shot circuit that outputs a pulse in synchronization with the rise of the output signal; 4;
2 is a down counter which inputs the output pulse to the preset input PR and also inputs the count value of the counter 36.

44はワンシヨツト回路40からのパルスを入
力すると一定数のパルスを出力する一定数パルス
発生回路であり、ワンシヨツト回路40からのパ
ルスを遅延する遅延回路46と、その出力信号を
セツト入力Sに入力するとフリツプフロツプ48
と、その出力Qからの信号とクロツク信号φ2
入力すると共に出力信号をダウンカウンタ42の
クロツク入力φに印加するアンドゲート50と、
その出力信号を反転するインバータ52と、その
出力信号をクロツク入力φに入力すると共にフリ
ツプフロツプ48の出力からの信号をリセツト
入力Rに入力しその出力Cからのキヤリー信号を
フリツプフロツプ48のリセツト入力Rに印加す
るn進カウンタ54と、から構成されている。
44 is a fixed number pulse generating circuit which outputs a fixed number of pulses when the pulse from the one shot circuit 40 is input, and a delay circuit 46 which delays the pulse from the one shot circuit 40, and when its output signal is input to the set input S. flip flop 48
and an AND gate 50 which inputs the signal from its output Q and the clock signal φ 2 and applies the output signal to the clock input φ of the down counter 42;
An inverter 52 inverts the output signal, inputs the output signal to the clock input φ, inputs the signal from the output Q of the flip-flop 48 to the reset input R, and inputs a carry signal from the output C to the reset input R of the flip-flop 48. and an n-ary counter 54 which applies the voltage to the signal.

56は一致検出回路であり、現在時刻を示すカ
ウンタ22のカウント値と設定された動作開始時
刻を示すカウンタ36のカウント値とを入力して
その一致を検出すると第1タイマ信号T1を出力
するものである。
Reference numeral 56 denotes a coincidence detection circuit, which inputs the count value of the counter 22 indicating the current time and the count value of the counter 36 indicating the set operation start time, and outputs the first timer signal T1 when a coincidence is detected. It is something.

58はカウンタ22のカウント値とダウンカウ
ンタ42のカウント値とを入力してその一致を検
出すると第2タイマ信号T2を出力する一致検出
回路である。
58 is a coincidence detection circuit which inputs the count value of the counter 22 and the count value of the down counter 42 and outputs a second timer signal T2 when a coincidence is detected.

上記構成からなる親時計タイマ2において、設
定スイツチ32をオン操作すると、表示切換回路
24はカウンタ36のカウント値を出力する状態
になり、表示器28にはそのカウント値に相当す
る動作開始時刻が表示される。
In the master clock timer 2 having the above configuration, when the setting switch 32 is turned on, the display switching circuit 24 becomes in a state of outputting the count value of the counter 36, and the display 28 shows the operation start time corresponding to the count value. Is displayed.

これと同時に、アンドゲート34は開状態にな
り、その出力にクロツク信号φ1が発生し、これ
を入力するカウンタ36はそのカウント値を早送
りして動作開始時刻が修正され、設定される。
At the same time, the AND gate 34 is opened and a clock signal φ1 is generated at its output, and the counter 36 inputting this signal fast-forwards its count value and the operation start time is corrected and set.

一方、この設定スイツチ32がオフ操作される
と、ワンシヨツト回路40からパルスが出力さ
れ、このパルスをプリセツト入力PRに入力した
ダウンカウンタ42はカウンタ36のカウント値
を入力してそのカウント値に設定される。
On the other hand, when the setting switch 32 is turned off, a pulse is output from the one-shot circuit 40, and the down counter 42, which inputs this pulse to the preset input PR, inputs the count value of the counter 36 and is set to that count value. Ru.

このときにワンシヨツト回路40からのパルス
は、遅延回路46にて遅延され、フリツプフロツ
プ48のセツト入力Sに印加されてこれをセツト
する。
At this time, the pulse from the one-shot circuit 40 is delayed by the delay circuit 46 and applied to the set input S of the flip-flop 48 to set it.

このため、その出力QがHレベルになり、これ
を入力するアンドゲート50が開状態になつてそ
の出力にクロツク信号φ2が発生する。
Therefore, the output Q becomes H level, and the AND gate 50 inputting this becomes open, and the clock signal φ 2 is generated at its output.

このクロツク信号φ2はダウンカウンタ42の
クロツク入力φに印加され、ダウンカウンタ42
は入力するパルスの数だけカウント値をダウンカ
ウントする。
This clock signal φ 2 is applied to the clock input φ of the down counter 42.
decrements the count value by the number of input pulses.

アンドゲート50からのクロツク信号φ2はイ
ンバータ52を介してn進カウンタ54にも印加
され、n進カウンタ54は反転されたパルスの立
ち上がりに同期してそのパルスをカウントし、所
定数カウントするとキヤリー信号を出力する。
The clock signal φ 2 from the AND gate 50 is also applied to the n-ary counter 54 via the inverter 52, and the n-ary counter 54 counts the pulses in synchronization with the rising edge of the inverted pulse. Output a signal.

このキヤリー信号はフリツプフロツプ48のリ
セツト入力Rに印加されてこれをリセツトし、こ
れによりアンドゲート50は閉状態になり、その
出力信号もLレベルになる。
This carry signal is applied to the reset input R of flip-flop 48 to reset it, thereby closing AND gate 50 and its output signal also going to L level.

この結果、ダウンカウンタ42のカウント値
は、カウンタ36に設定された動作開始時刻から
一定時間前の時刻を示す値になる。
As a result, the count value of the down counter 42 becomes a value indicating a time a certain period of time before the operation start time set in the counter 36.

このため、このダウンカウンタ42のカウント
値と現在時刻とを比較する一致検出回路58の方
が設定された動作開始時刻と現在時刻とを比較す
る一致検出回路56よりも一定時間先に一致を検
出することになり、第2タイマ信号T2が第1タ
イマ信号T1よりも一定時間先に出力される。
Therefore, the coincidence detection circuit 58 that compares the count value of the down counter 42 and the current time detects a coincidence a certain period of time earlier than the coincidence detection circuit 56 that compares the set operation start time and the current time. Therefore, the second timer signal T 2 is output a certain period of time earlier than the first timer signal T 1 .

尚、第3図に示す親時計タイマ2は、多段カウ
ンタを使用して、第1及び第2タイマ信号T1
T2を出力するように構成することもできる。
The master clock timer 2 shown in FIG. 3 uses a multi-stage counter to output the first and second timer signals T 1 ,
It can also be configured to output T 2 .

第4図は第1図に示す制御信号発生回路12の
回路構成を示す図である。
FIG. 4 is a diagram showing the circuit configuration of the control signal generation circuit 12 shown in FIG. 1.

60はアドレスカウンタであり、第2タイマ信
号T2をクロツク入力φに入力し、また初期リセ
ツト回路62からの信号をリセツト入力Rに入力
している。
60 is an address counter which inputs the second timer signal T2 to the clock input φ and inputs the signal from the initial reset circuit 62 to the reset input R.

64はカードリーダであり、選曲、動作開始、
動作終了の各タイミング設定値及び曲名のデータ
を記憶するメモリカードからそのデータをアドレ
スカウンタ60からの信号に基づいて読み取るも
のである。
64 is a card reader, which selects music, starts operation,
Based on the signal from the address counter 60, the data is read from a memory card that stores data on each timing setting value and song title for the end of the operation.

66はカードリーダ64からの各演奏曲に対応
する数値を曲名として記憶して出力するカウンタ
出あり、67はその出力信号と後述するタイマー
回路からの信号Bを入力して曲名信号Aを出力す
るアンドゲートである。
66 is a counter output that stores and outputs the numerical value corresponding to each performance song from the card reader 64 as a song title, and 67 inputs the output signal and a signal B from a timer circuit described later and outputs a song name signal A. And gate.

68はカードリーダ64からの信号と基準信号
φに基づいて各タイミングの信号B,C,Dを出
力するタイマー回路である。このタイマー回路6
8は、基準信号φを入力してカウントするカウン
タ70と、そのカウントをコード信号に変換する
デコーダ72と、その出力信号を入力して表示す
る表示器74と、カードリーダ64から出力され
る選曲、動作開始及び動作終了の各タイミング設
定値をそれぞれ入力するカウンタ71,73,7
5と、それらの各出力信号とカウンタ70のカウ
ント値とを入力してその一致をそれぞれ検出し選
曲信号Bと開始信号Cと終了信号Dとをそれぞれ
出力する一致検出回路76,78,80と、から
構成されている。
68 is a timer circuit that outputs signals B, C, and D at each timing based on the signal from the card reader 64 and the reference signal φ. This timer circuit 6
Reference numeral 8 denotes a counter 70 that inputs and counts a reference signal φ, a decoder 72 that converts the count into a code signal, a display 74 that inputs and displays the output signal, and a music selection outputted from the card reader 64. , counters 71, 73, and 7 for inputting each timing setting value of operation start and operation end, respectively.
5, and coincidence detection circuits 76, 78, and 80 which input each of these output signals and the count value of the counter 70, detect their coincidence, and output a music selection signal B, a start signal C, and an end signal D, respectively. , is composed of.

上記構成からなる制御信号発生回路12におい
ては、カードリーダ64から読み出される各タイ
ミング設定値を、基準信号φに同期させて信号
B,C,Dとして出力する。
The control signal generation circuit 12 having the above configuration outputs each timing setting value read from the card reader 64 as signals B, C, and D in synchronization with the reference signal φ.

このため、第1及び第2タイマ信号T1,T2
より作動する装飾体駆動制御回路8とCDデツキ
10と共にこの制御信号発生回路12からその作
動に同期する信号が出力される。
Therefore, along with the decoration drive control circuit 8 and the CD deck 10 which are operated by the first and second timer signals T 1 and T 2 , the control signal generation circuit 12 outputs a signal synchronized with the operation thereof.

(発明の効果) 本発明によれば、単一の基準信号に基づく第1
及び第2タイマ信号により装飾体と演奏曲をそれ
ぞれ制御する回路を作動させているので、装飾体
の動作と演奏曲とを同期させることができる。
(Effects of the Invention) According to the present invention, the first
Since the circuits that respectively control the decoration and the music to be played are activated by the second timer signal, the operation of the decoration and the music to be played can be synchronized.

このため、演奏曲の交換時に微調整等が必要な
くなるので、多数の曲から指定したものを選曲し
て演奏させること等が容易に行なうことができ
る。
This eliminates the need for fine adjustments when exchanging musical pieces, making it easy to select and play a designated piece from a large number of pieces.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係る装飾時計の回
路構成を示すブロツク図、第2図は第1図に示す
信号のタイムチヤート、第3図は第1図に示す親
時計タイマの回路構成を示す図、第4図は第1図
に示す制御信号発生回路の回路構成を示す図であ
る。 2……親時計タイマ、6……装飾体、8……装
飾体駆動制御回路、10……CDデツキ、12…
…制御信号発生回路、14……音発生回路。
Fig. 1 is a block diagram showing the circuit configuration of a decorative clock according to an embodiment of the present invention, Fig. 2 is a time chart of the signals shown in Fig. 1, and Fig. 3 is a circuit of the master clock timer shown in Fig. 1. FIG. 4 is a diagram showing the circuit structure of the control signal generation circuit shown in FIG. 1. FIG. 2... Master clock timer, 6... Decoration body, 8... Decoration body drive control circuit, 10... CD deck, 12...
...Control signal generation circuit, 14...Sound generation circuit.

Claims (1)

【特許請求の範囲】 1 所定時刻に人形等の装飾体が動作する装飾時
計において、 基準信号を出力すると共に、前記所定時刻にな
ると前記基準信号に基づく第1タイマ信号を出力
し、該所定時刻の一定時間前に前記基準信号に基
づく第2タイマ信号を出力する親時計タイマと、 前記第1タイマ信号に応答して前記装飾体を動
作させる装飾体駆動制御回路と、 前記第2タイマ信号に応答してコンパクト光デ
イスクが記憶する演奏曲から選曲して演奏信号を
出力するコンパクト光デイスクデツキと、 該コンパクト光デイスクデツキの動作を制御す
る選曲、動作開始、動作終了の各タイミング設定
値及び曲名のデータを記憶したメモリカードと、 前記基準信号及び第2タイマ信号に応答して前
記メモリカードが記憶するデータを読み込み、該
データに従つて制御信号を前記コンパクト光デイ
スクデツキに出力する制御信号発生回路と、 前記コンパクト光デイスクデツキからの演奏信
号を入力して演奏曲を発生する音発生回路と、 を具備することを特徴とする装飾時計。
[Scope of Claims] 1. A decorative clock in which a decorative object such as a doll operates at a predetermined time, which outputs a reference signal, and outputs a first timer signal based on the reference signal at the predetermined time, a master clock timer that outputs a second timer signal based on the reference signal a predetermined time before; a decoration drive control circuit that operates the decoration in response to the first timer signal; A compact optical disk deck that responds by selecting a song from the performance songs stored in the compact optical disk and outputting a performance signal, and each timing setting value and song name for song selection, operation start, and operation end that control the operation of the compact optical disk deck. a memory card storing data; and a control signal generator for reading the data stored in the memory card in response to the reference signal and the second timer signal and outputting a control signal to the compact optical disk deck in accordance with the data. A decorative clock comprising: a circuit; and a sound generation circuit that inputs a performance signal from the compact optical disk deck and generates a performance piece.
JP2120389A 1990-05-10 1990-05-10 Ornamental timepiece Granted JPH0415592A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2120389A JPH0415592A (en) 1990-05-10 1990-05-10 Ornamental timepiece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2120389A JPH0415592A (en) 1990-05-10 1990-05-10 Ornamental timepiece

Publications (2)

Publication Number Publication Date
JPH0415592A JPH0415592A (en) 1992-01-20
JPH0587796B2 true JPH0587796B2 (en) 1993-12-17

Family

ID=14784998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2120389A Granted JPH0415592A (en) 1990-05-10 1990-05-10 Ornamental timepiece

Country Status (1)

Country Link
JP (1) JPH0415592A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624798Y2 (en) * 1990-07-17 1994-06-29 リズム時計工業株式会社 Decorative clock
JP2544538Y2 (en) * 1992-04-21 1997-08-20 リズム時計工業株式会社 Equipment clock
JP2540984Y2 (en) * 1992-05-12 1997-07-09 リズム時計工業株式会社 Decorative body drive control mechanism for equipment clock

Also Published As

Publication number Publication date
JPH0415592A (en) 1992-01-20

Similar Documents

Publication Publication Date Title
US4271495A (en) Electronic clock with a chime system
JPS6233556B2 (en)
JPH0587796B2 (en)
JPH0624798Y2 (en) Decorative clock
JPH075436Y2 (en) Time measuring device with recording function
JPH0316151Y2 (en)
JPS5931719B2 (en) automatic accompaniment device
JP2659325B2 (en) Decorative body drive control method for decorative clock
JP2540984Y2 (en) Decorative body drive control mechanism for equipment clock
JPH0413192A (en) Electronic musical instrument
JPH0829560A (en) Decoration clock and music playing method therefor
JP2615618B2 (en) Display device of playback device
JPS5914237B2 (en) Automatic dimming control device
JPH0548152Y2 (en)
JPS588000B2 (en) daily rhythm ensouchi
JPS599260Y2 (en) Tone setting device for electronic musical instruments
JPH0125354Y2 (en)
JPS6212312Y2 (en)
KR200234798Y1 (en) Synthesis sequence setting circuit of synthesized sound output device.
JP3161940B2 (en) Stage control method of decorative body clock
JP2563805Y2 (en) Time setting mechanism of decorative body clock
SU1376089A1 (en) Memory-access control device
JPH0277096A (en) Automatic rhythm playing device
JP2642558B2 (en) Drive switching device
JPH0419596Y2 (en)