JPH0584981A - Printer - Google Patents

Printer

Info

Publication number
JPH0584981A
JPH0584981A JP4017131A JP1713192A JPH0584981A JP H0584981 A JPH0584981 A JP H0584981A JP 4017131 A JP4017131 A JP 4017131A JP 1713192 A JP1713192 A JP 1713192A JP H0584981 A JPH0584981 A JP H0584981A
Authority
JP
Japan
Prior art keywords
line
counter
data
printing
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4017131A
Other languages
Japanese (ja)
Other versions
JPH0796313B2 (en
Inventor
Susumu Sugiura
杉浦  進
Yasuo Agari
泰生 上里
Takashi Sugino
孝 杉野
Nobutoshi Mizusawa
伸俊 水澤
Masashi Ota
昌司 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4017131A priority Critical patent/JPH0796313B2/en
Publication of JPH0584981A publication Critical patent/JPH0584981A/en
Publication of JPH0796313B2 publication Critical patent/JPH0796313B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Color, Gradation (AREA)
  • Image Processing (AREA)
  • Fax Reproducing Arrangements (AREA)
  • Ink Jet (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To realize a high-speed color printer as a raster scan color data output means. CONSTITUTION:A printer comprises an input device 101 for supplying color data containing a plurality of color components as raster scan color data; a recording head 410 made of two or more lines each having a predetermined length for two or more pixels in a sub-scanning direction for forming different colors; and an image processing part 102 which converts the arrangement of the raster scan color data supplied from the input device 101 so that the data can be regenerated by the recording head 410 of two or more lines and supplies the data to the recording head of two or more lines.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は印刷装置に関し、特にマ
ルチノズルインクジェット記録ヘッドを用いた多色印刷
に好適な印刷装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printing apparatus, and more particularly to a printing apparatus suitable for multicolor printing using a multi-nozzle ink jet recording head.

【0002】[0002]

【従来の技術】従来のカラー印刷装置は使用する記録材
料により、(1)銀塩写真を使用するものと、(2)非
銀塩記録を使用するものとに大別される。(1)の銀塩
写真を使用するものはグーデンベルグ以来歴史の長い印
刷機として有名であるが、装置が大きいこと、銀塩紙が
高価のため少量枚印刷するには価格(ランニングコス
ト)高であること、さらには近年のコンピュータ出力装
置としてはインターフェイスしにくいなどの欠点があっ
た。(2)の非銀塩記録方式としては電子写真,感熱記
録,静電記録,インクジェット記録,放電破壊記録等の
種々の記録方式があるが、特に多色印刷ができるカラー
印刷装置としては電子写真,ワイヤードット,感熱転
写,インクジェットの記録方式によるものに限定され
る。
2. Description of the Related Art Conventional color printing apparatuses are roughly classified into (1) those using silver salt photographs and (2) those using non-silver salt recording, depending on the recording materials used. The one using the silver salt photograph of (1) is famous as a printing machine with a long history since Gudenberg, but since the equipment is large and the silver salt paper is expensive, it is expensive (running cost) to print a small number of sheets. In addition, there are drawbacks such as difficulty in interfacing as a computer output device in recent years. The non-silver salt recording method of (2) includes various recording methods such as electrophotography, heat sensitive recording, electrostatic recording, ink jet recording, discharge breakdown recording, and electrophotographic as a color printing device capable of multicolor printing. , Wire dot, Thermal transfer, Inkjet recording method.

【0003】これらのカラー記録方式を比較すると、電
子写真方式は装置寸法が大きく、また装置価格も高くな
る欠点がある。これは、感光ドラムを3本または4本必
要とするし、現像,転写,定着等のプロセスステーショ
ンが多いためである。ワイヤードット方式は騒音が大き
く、印刷スピードをあげることができない、リボンの混
色が生じやすい等の欠点がある。感熱転写方式は分解能
を上げることに難点がある。これはインク支持体を通じ
熱拡散があること、および印刷紙の表面が一様でないた
めである。しかもアナログ的に転写濃度を変えることは
難しい。さらに、インク消費量も1度使用されたインク
フィルムは再使用できないため効率悪く、印刷価格高と
なるという欠点がある。
Comparing these color recording systems, the electrophotographic system has drawbacks that the device size is large and the device cost is high. This is because three or four photosensitive drums are required and there are many process stations for developing, transferring, fixing, etc. The wire dot method has the drawbacks that it is noisy, it cannot increase the printing speed, and that color mixing of the ribbon easily occurs. The thermal transfer method has a difficulty in increasing the resolution. This is due to the thermal diffusion through the ink support and the uneven surface of the printing paper. Moreover, it is difficult to change the transfer density in an analog manner. Further, the ink film which has been used once cannot be reused because it cannot be reused, resulting in poor efficiency and high printing cost.

【0004】一方、インクジェット記録方式は低騒音
で、高速印字ができ、安価な普通紙が使え、漢字および
図形などの記録ができ、文字フォント,サイズの変更が
容易であるなどの記録の融通性と、機能の拡張性を備え
ているため、上記の各方式の欠点を有さず、カラー記録
方式としては最も適した記録方式であると期待されてい
る。
On the other hand, the ink jet recording system is low in noise, high-speed printing is possible, inexpensive plain paper can be used, kanji and figures can be recorded, and character font and size can be easily changed. Since it has the expandability of functions, it does not have the drawbacks of the above-mentioned methods and is expected to be the most suitable recording method as a color recording method.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来のこの種
の印刷装置では記録部が1色について1本のノズルまた
は数本ノズルで記録する方式であるため、印刷時間が多
くかかる欠点があった。1本ノズル方式や数本ノズル方
式でも駆動周波数の高速なものを使用すれば数分で印刷
できるが、1色1本または数本ノズルのためノズル自体
を高速で移動できないので印刷用紙を移動させ走査す
る、いわゆるドラム回転走査方式を採用しているため、
印刷すべき最大の印刷用紙にあわせてドラムを作成する
必要から装置寸法が小さくできず、装置を小型化できな
いという欠点がある。さらには、ドラムが常時回転して
いるため印刷状態が印刷完了まで確認できず、利用者側
として使用しにくい欠点がある。さらにまた、製造側か
らするとドラムへの印刷紙の自動装填自動分離装置が、
紙質,温湿度等の変化に対し安定させることが難しいと
いう欠点があるため、現時点で実用化されたものはほと
んどない。
However, the conventional printing apparatus of this type has a drawback that it takes a long time to print because the printing unit prints with one nozzle or several nozzles for each color. . Even if you use a one-nozzle method or several-nozzle method with a high drive frequency, you can print in a few minutes. Since the so-called drum rotation scanning method for scanning is adopted,
Since it is necessary to form the drum in accordance with the maximum printing paper to be printed, the device size cannot be reduced and the device cannot be downsized. Furthermore, since the drum is constantly rotating, the printing state cannot be confirmed until the printing is completed, which makes it difficult for the user to use. Furthermore, from the manufacturing side, the automatic loading and separating device for printing paper on the drum is
Since it has the drawback that it is difficult to stabilize it against changes in paper quality, temperature and humidity, etc., few have been put to practical use at this time.

【0006】本発明の目的は、上述した欠点を除去し、
小型で廉価,印刷速度の高速化が得られるようにした印
刷装置を提供することにある。
The object of the invention is to eliminate the above-mentioned drawbacks,
It is an object of the present invention to provide a printing device that is small in size, inexpensive, and has a high printing speed.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力画像濃度情報を情報圧縮する情報圧
縮手段と、該情報圧縮手段により圧縮された情報を濃度
のドットパターンに変換する濃度パターン発生手段と、
前記ドットパターンを記憶する記憶手段と、印刷時に前
記記憶手段のアドレスを制御して原画を再現印刷する印
刷手段とを具備したことを特徴とする。
In order to achieve the above object, the present invention provides an information compressing means for compressing input image density information, and converting the information compressed by the information compressing means into a density dot pattern. Density pattern generating means,
The present invention is characterized by comprising storage means for storing the dot pattern and printing means for reproducing the original image by printing by controlling the address of the storage means during printing.

【0008】[0008]

【作用】本発明では、小型化と印刷速度の高速化が得ら
れる。
According to the present invention, downsizing and high printing speed can be obtained.

【0009】[0009]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0010】図1は本発明印刷装置の構成の一例を示
し、ここで101はカラー画像情報を供給する入力装置
であり、例えば3色色分解スキャナ装置、コンピュー
タ、画像ファイル、ワードプロセッサ、ファクシミリな
どの装置である。102は入力装置101から供給され
た画像情報を処理する画像処理部であり、103は画像
処理部102から供給された画像濃度ビットパターン情
報の記憶を行うフレームメモリであり、104は印刷す
るのに必要な情報量をフレームメモリ103から転送を
受けて一時的に保存するバッファメモリであり、105
はバッファメモリ104から供給された画像情報により
出力装置106の印刷ヘッドを駆動するドライバであ
る。
FIG. 1 shows an example of the construction of the printing apparatus of the present invention, in which 101 is an input device for supplying color image information, such as a three color separation scanner device, a computer, an image file, a word processor, and a facsimile device. Is. Reference numeral 102 is an image processing unit that processes the image information supplied from the input device 101, 103 is a frame memory that stores the image density bit pattern information supplied from the image processing unit 102, and 104 is for printing. A buffer memory for temporarily storing the required amount of information from the frame memory 103,
Is a driver that drives the print head of the output device 106 based on the image information supplied from the buffer memory 104.

【0011】出力装置106は印刷ヘッドとしてマルチ
ノズルインクジェットヘッドを有し、記録紙等の記録媒
体上にカラー原画を再現印刷する。107は上述の各装
置101〜106の全体を制御信号109〜111,1
13および114を介して制御する制御コンピュータ
(CPU)、108はコンピュータ107と接続して印
刷の諸条件を設定するキーボード部と制御情報を表示す
るモニタ部とを有するCPU入出力装置(制御操作卓)
である。
The output device 106 has a multi-nozzle ink jet head as a print head and reproduces and prints a color original image on a recording medium such as recording paper. Reference numeral 107 denotes control signals 109 to 111, 1 for all the above-described devices 101 to 106.
A control computer (CPU) 108 controlled via 13 and 114 is a CPU input / output device (control console) having a keyboard unit for connecting to the computer 107 to set various printing conditions and a monitor unit for displaying control information. )
Is.

【0012】図1の各装置の構成と動作についての詳細
は図2以下の図を参照して後述するが、その前に図1の
装置全体の動作の概要を説明する。
The details of the configuration and operation of each device of FIG. 1 will be described later with reference to the drawings starting from FIG. 2, but before that, an outline of the operation of the entire device of FIG. 1 will be described.

【0013】入力装置101により原稿画像から読み取
られ、色分解の後、光電変換されたカラー画像情報(信
号)は、画像処理部102に供給され必要な画像処理を
受ける。すなわち、画像処理部102では、入力原画濃
度情報にディザ信号を加えて得た上位ビットからなる圧
縮濃度情報をパターンジェネレータ(パターン発生器)
により原画濃度ビットパターン情報に変換し、これをフ
レームメモリ103に供給して格納する。パターンジェ
ネレータでは補色変換を行い、濃度曲線の変更も行うこ
とができる。この出力画像に中間調表現を行わせるため
のデジタルハーフトン表現処理の他、マスキング処理、
スクリーン角処理、墨版処理、あるいは下色除去処理な
ども画像処理部102で行う。
Color image information (signals) read from an original image by the input device 101 and subjected to color separation and photoelectric conversion are supplied to an image processing unit 102 to undergo necessary image processing. That is, in the image processing unit 102, the compressed density information composed of upper bits obtained by adding the dither signal to the input original image density information is used as a pattern generator.
Is converted into the original image density bit pattern information by, and this is supplied and stored in the frame memory 103. The pattern generator can also perform complementary color conversion and change the density curve. In addition to the digital halfton expression processing for performing halftone expression on this output image, masking processing,
The image processing unit 102 also performs screen corner processing, black plate processing, undercolor removal processing, and the like.

【0014】次に、フレームメモリ103から印刷する
のに必要な最小単位ごとの画像情報をバッファメモリ1
04に転送し、バッファメモリ104では印刷が容易と
なるように適切な処理を加えてドライバ105に転送す
る。
Next, the buffer memory 1 stores the image information for each minimum unit required for printing from the frame memory 103.
04, the buffer memory 104 performs appropriate processing to facilitate printing, and transfers the buffer memory 104 to the driver 105.

【0015】ドライバ105は印刷時にフレームメモリ
103のアドレスを制御し、バッファメモリ104から
供給された画像情報により印刷ヘッドを選択通電して記
録紙にカラー画像を再現印刷する。その際、出力装置1
06のマルチノズルを一度に通電可能とせずに、分散通
電して駆動すると好適である。すなわち、マルチノズル
分の画像情報量をシリアルに並べ、いくつかのグループ
に分割し、分割した分だけ用意した信号線を通じ画像情
報を送るとともに、各グループ毎に分割されたシリアル
画像信号を印刷するノズルに同期させる同期信号により
信号分配させる。また、ドライバ105によりマルチノ
ズルヘッドをヘッド走査方向に往復移動させ、その両往
復走査時に画像印刷を行わせる。なお、そのヘッドとし
ては、例えばノズルが128本で1本のマルチノズルヘ
ッドとなるヘッドを4色分4本有するものなどが好適で
ある。
The driver 105 controls the address of the frame memory 103 during printing, selectively energizes the print head based on the image information supplied from the buffer memory 104, and reproduces and prints a color image on the recording paper. At that time, the output device 1
It is preferable to drive the multi-nozzle No. 06 by energizing in a distributed manner without energizing at once. That is, the image information amount for multi-nozzles is serially arranged, divided into several groups, the image information is sent through a signal line prepared for each divided portion, and the divided serial image signals are printed for each group. Signals are distributed by a synchronization signal synchronized with the nozzles. Further, the driver 105 causes the multi-nozzle head to reciprocate in the head scanning direction so that image printing is performed during both reciprocating scans. As the head, for example, a head having 128 nozzles and one multi-nozzle head for four colors and four heads is suitable.

【0016】図2および図3は図1の入力装置101の
構成の一例を示し、この入力装置101としては36m
mフィルムを原稿とする画像読取装置を例にとることに
する。ここで、501は光源であり、例えば色温度38
00°K,100W,28lm/W(1mはルーメン)
程度のハロゲンランプなどである。502はハロゲンラ
ンプ501および反射板503を冷却するための冷却フ
ァンモータである。
2 and 3 show an example of the configuration of the input device 101 shown in FIG.
An image reading device using an m film as an original will be taken as an example. Here, 501 is a light source, for example, a color temperature 38
00 ° K, 100W, 28lm / W (1m is lumen)
Such as a halogen lamp. Reference numeral 502 is a cooling fan motor for cooling the halogen lamp 501 and the reflection plate 503.

【0017】504は熱線吸収フィルタ、505は平行
光にするための光学系、506はフィルム面走行幅より
広いスリットを有するスリット板である。507はフィ
ルム収納器、508はフィルム送りスプロケット、50
9は現像されたカラーフィルム全体、510は画像読取
り用フィルム画面、511はパルスモータのようなフィ
ルム送り駆動モータ、512はフィルム位置を検出する
ための検出器であり、例えばスリット用孔または画面端
からフィルム位置を検出する。
Reference numeral 504 is a heat ray absorption filter, 505 is an optical system for making parallel light, and 506 is a slit plate having a slit wider than the traveling width of the film surface. 507 is a film container, 508 is a film feed sprocket, 50
Reference numeral 9 is the entire developed color film, 510 is an image reading film screen, 511 is a film feed drive motor such as a pulse motor, 512 is a detector for detecting the film position, for example, a slit hole or screen edge. The film position is detected from.

【0018】513RはCCDラインセンサからなる受
光器で、例えば受光素子数が2048個有する東芝製T
CD101C等が用いられる。514Rはリレーレンズ
を含む第2の光学系、515はフィールドレンズを含む
第1の光学系、516BはCCD受光器、517Bは第
2の光学系514と同じ作用をする第3の光学系、51
8は赤光を反射し他の波長の光を透過するダイクロイッ
クミラー、519は青光を反射し他の波長の光を透過す
るダイクロイックミラー、520Gは結像光学系、52
1GはCCD受光器である。
Reference numeral 513R is a photodetector composed of a CCD line sensor, for example, a Toshiba T having 2048 photodetectors.
CD101C or the like is used. Reference numeral 514R is a second optical system including a relay lens, 515 is a first optical system including a field lens, 516B is a CCD light receiver, 517B is a third optical system having the same operation as the second optical system 514, 51
8 is a dichroic mirror that reflects red light and transmits light of other wavelengths, 519 is a dichroic mirror that reflects blue light and transmits light of other wavelengths, 520G is an imaging optical system, 52
1G is a CCD light receiver.

【0019】次に、図2の画像読取り装置101の動作
を説明する。まず、ハロゲンランプ501から発光した
光を直接放射し、また503の反射板から反射して熱線
吸収フィルタ504を通してから、平行光にするための
光学系505に入れ、さらに不要にフィルム面を照射さ
せることを防ぐスリット板506により幅制限して、画
像読取り用フィルム510を通過させた後、第1光学系
515に通し、ダイクロイックミラー518に照射す
る。ダイクロイックミラー518により反射した赤光像
を第2の光学系514Rに入れ、これによりフィルム5
10の走査面を受光器513R上に結像させる。この
際、受光器513Rと第2光学系514Rとの間に色補
正用フィルターを取付けてもよい。
Next, the operation of the image reading apparatus 101 shown in FIG. 2 will be described. First, the light emitted from the halogen lamp 501 is directly radiated, and the light is reflected from the reflection plate of 503 and passed through the heat ray absorption filter 504, and then put into an optical system 505 for making parallel light, and further irradiate the film surface unnecessarily. The slit plate 506 for preventing such a situation limits the width, allows the image reading film 510 to pass, then passes through the first optical system 515, and irradiates the dichroic mirror 518. The red light image reflected by the dichroic mirror 518 is input to the second optical system 514R, and the film 5
The scanning surface of 10 is imaged on the light receiver 513R. At this time, a color correction filter may be attached between the light receiver 513R and the second optical system 514R.

【0020】一方、ダイクロイックミラー518を透過
した光を次のダイクロイックミラー519により青光反
射させ他の波長の光のみを透過させる。ダイクロイック
ミラー519により青光反射した光を光学系517Bに
受光器516B上に青光像を結像させる。ダイクロイッ
クミラー519を透過した光は緑光となるが、この緑光
を結像光学系520RによりCCD受光器521G上に
結像させ、緑光像を作る。このCCD受光器521Gの
前に色補正用フィルタを入れるとよい。
On the other hand, the light transmitted through the dichroic mirror 518 is reflected by the next dichroic mirror 519 as blue light and only the light of other wavelengths is transmitted. The blue light reflected by the dichroic mirror 519 is focused on the optical system 517B to form a blue light image on the light receiver 516B. The light transmitted through the dichroic mirror 519 becomes green light, and this green light is imaged on the CCD light receiver 521G by the imaging optical system 520R to form a green light image. It is advisable to insert a color correction filter in front of this CCD light receiver 521G.

【0021】各CCD513R,516Bおよび521
G上に結像させた各色原画像信号を光電変換し、各CC
D内のシフトレジスタ(不図示)を通してCCD外に時
系列信号として出力する。フィルム510の1ライン分
を走査完了後は、フィルム送り駆動モータ511により
フィルム510を1ライン分矢印方向に送り、上述と同
様に次のラインを各CCD513R,516Bおよび5
21G上に色分解結像させる。
Each CCD 513R, 516B and 521
Each color original image signal formed on G is photoelectrically converted to obtain each CC.
A time series signal is output to the outside of the CCD through a shift register (not shown) in D. After the scanning of one line of the film 510 is completed, the film feed drive motor 511 feeds the film 510 for one line in the arrow direction, and the next line is moved to the CCDs 513R, 516B and 5 in the same manner as described above.
Color separation images are formed on 21G.

【0022】図3は図2の入力装置101の回路構成の
一例を示す。
FIG. 3 shows an example of the circuit configuration of the input device 101 of FIG.

【0023】まず、赤光像を検出するCCD513Rの
出力情報をデータライン320Rを通じてビデオ増幅器
315Rにより増幅し、これをアナログデジタル変換器
316Rでアナログデジタル量に変換する。317はア
ナログデジタル変換器(ADC)316Rへアナログデ
ジタル変換用(ADC)サンプリングタイミングを与え
る信号ラインである。この点は他のCCD516Bおよ
び521Gも同様な構成である。319はフィルム位置
検出信号ライン、322は各CCD513R,516
B,521Gのサンプリングパルスライン、323はク
ロックパルスラインである。サンプリングパルスライン
322により、CCD513R,516B,521Gへ
の受光時間を制御し、クロックパルスライン323によ
り画像信号出力スピードを制御する。324はフィルム
送りパルスモータ信号線であり、増幅器309を経てパ
ワーライン325からフィルム送り駆動モータ(パルス
モータ)511に接続する。
First, the output information of the CCD 513R for detecting the red light image is amplified by the video amplifier 315R through the data line 320R, and this is converted into an analog digital amount by the analog / digital converter 316R. Reference numeral 317 is a signal line for giving analog-digital conversion (ADC) sampling timing to the analog-digital converter (ADC) 316R. In this respect, the other CCDs 516B and 521G have the same configuration. 319 is a film position detection signal line, 322 is each CCD 513R, 516
B, 521 G sampling pulse lines and 323 are clock pulse lines. The sampling pulse line 322 controls the light receiving time to the CCDs 513R, 516B, 521G, and the clock pulse line 323 controls the image signal output speed. A film feed pulse motor signal line 324 is connected from the power line 325 to the film feed drive motor (pulse motor) 511 via the amplifier 309.

【0024】図4は図1の画像処理部102の構成の一
例を示す。デジタル的中間調表現およびデータ圧縮の動
作の説明を図4を参照して行う。なお、各色のラインは
ほぼ同様な構成なので、説明を簡略化するために赤光像
ラインについてのみ説明する。
FIG. 4 shows an example of the configuration of the image processing unit 102 of FIG. The operation of digital halftone expression and data compression will be described with reference to FIG. Since the lines of each color have almost the same configuration, only the red light image line will be described for simplification of the description.

【0025】デジタル量で原画の濃度を表現された画像
データはライン354Rから供給され、通常は8bit
(ビット)(256階調)程度の濃度分解能を有する。
カウンタ363から周期的に生成したディザ信号をディ
ザ信号ライン359を経てデジタル加算器350Rに入
れ、上述の画像データと加算させる。
The image data in which the density of the original image is expressed by a digital amount is supplied from the line 354R, and is usually 8 bits.
It has a density resolution of about (bit) (256 gradations).
The dither signal periodically generated from the counter 363 is input to the digital adder 350R via the dither signal line 359, and is added to the above-mentioned image data.

【0026】このとき、例えば出力側106の画像のド
ット径が100μmφで、1画素を4×4のドットマト
リックスで表現すると、出力される1画素の一辺の長さ
At this time, for example, when the dot diameter of the image on the output side 106 is 100 μmφ and one pixel is represented by a 4 × 4 dot matrix, the length of one side of one pixel output is

【0027】[0027]

【数1】 [Equation 1]

【0028】となり、基本階調数は17階調となる。分
解能から言って1画素寸法をこれ以上大きくすることは
望ましくないので、本例では282.8μm程度とす
る。よって、この場合のデータライン355Rとしては
5bitあればよいから、ディザビット数は(8bit
−5bit)=3bitとなる。従って、カウンタ36
3は3bitカウンタで構成する。また、カウンタ36
3の入力端子を初期値設定用データライン369および
印刷方向のX軸とY軸方向の1画素当りにつき1歩進パ
ルスを発生する歩進パルスライン367および368と
接続する。
Thus, the number of basic gradations is 17. In terms of resolution, it is not desirable to increase the size of one pixel more than this, so in this example, it is set to about 282.8 μm. Therefore, since the data line 355R in this case only needs to have 5 bits, the number of dither bits is (8 bits).
-5 bits) = 3 bits. Therefore, the counter 36
Reference numeral 3 is a 3-bit counter. In addition, the counter 36
The input terminal 3 is connected to the initial value setting data line 369 and the step pulse lines 367 and 368 which generate one step pulse per pixel in the X-axis and Y-axis directions in the printing direction.

【0029】デジタル加算器350Rからデータライン
355Rにディザ加算された上位5bitを出力し、下
位の3bitを省略する。ラインメモリ351Rはデー
タライン355Rを経て供給されたCCD1ライン分の
データを記憶する。360はラインメモリ351Rのア
ドレスおよびリードライト制御線を示す。364はライ
ンメモリ用アドレスカウンタおよび制御信号発生器であ
る。カウンタ(CNT2)364は制御用CPU107
からライン371を通して供給される信号により初期値
がラッチされ、1ライン分をシーケンシャルに走査する
ときに、ライン370から供給されるインクリメントパ
ルス信号によりカウンタ値CNT2を歩進する。また、
カウンタ364によりラインメモリ351Rのリードラ
イトとアドレスおよび制御ライン360のコントロール
を行う。ラインメモリ351Rは1画素5bitからな
り、CCD513Rが1728画素構成とすれば864
0bitのメモリ容量を必要とする。356Rはライン
メモリ351Rから読出され、データを供給するデータ
ラインであり、これも5bitからなるデータラインで
ある。
The dither-added upper 5 bits are output from the digital adder 350R to the data line 355R, and the lower 3 bits are omitted. The line memory 351R stores data for one CCD line supplied via the data line 355R. Reference numeral 360 indicates an address and a read / write control line of the line memory 351R. Reference numeral 364 is a line memory address counter and a control signal generator. The counter (CNT2) 364 is the control CPU 107.
The initial value is latched by the signal supplied from the line 371 to the counter value CNT2 by the increment pulse signal supplied from the line 370 when one line is sequentially scanned. Also,
The counter 364 controls the read / write of the line memory 351R, the address, and the control line 360. The line memory 351R consists of 5 bits per pixel, and if the CCD 513R has 1728 pixels, it is 864.
It requires a memory capacity of 0 bit. 356R is a data line which is read from the line memory 351R and supplies data, which is also a 5-bit data line.

【0030】352Cはパターンジェネレータであり、
ここで濃度データを濃度パターンに変換するとともに、
補色変換も行う。更に、ジェネレータ352Cによりパ
ターンジェネレータ(PG)の値を変えることにより濃
度曲線を変更することもできる。357Cは赤光像の補
色であるシアン濃度のパターンラインである。このライ
ン357Cは4bitである。353Cは16ビットパ
ラレルレジスタ(LATCH)であり、フレームメモリ
103へ転送しやすいように入力した4ビットデータを
4回分まとめて16bitデータに生成し、フレームメ
モリ103に転送する。362は16ビットパラレルレ
ジスタ353Cに4bitづつ4回順番にデータをラッ
チするためのアドレスおよび制御線である。366はパ
ラレルレジスタ(ラッチ回路)353Cに4bitデー
タを切換えて記憶させるためのカウンタである。373
は外部CPU107からのラッチタイミングをカウンタ
366へ送出する信号線である。
352C is a pattern generator,
Here, while converting the density data into a density pattern,
Also performs complementary color conversion. Further, the density curve can be changed by changing the value of the pattern generator (PG) by the generator 352C. 357C is a pattern line of cyan density which is a complementary color of the red light image. This line 357C is 4 bits. Numeral 353C is a 16-bit parallel register (LATCH), which collects 4-bit data input for easy transfer to the frame memory 103 four times to generate 16-bit data and transfers it to the frame memory 103. Reference numeral 362 is an address and control line for sequentially latching data in the 16-bit parallel register 353C four times by 4 bits. Reference numeral 366 is a counter for switching and storing 4-bit data in the parallel register (latch circuit) 353C. 373
Is a signal line for sending the latch timing from the external CPU 107 to the counter 366.

【0031】図5は図1のフレームメモリ103の構成
の一例を示す。ページメモリ381の容量は、例えば入
力情報量を1500×1500画素とすると、1色当り
10002 ×42 bit=16,000,000bit
=16Mbit=1MW(メガワード)のメモリを必要
とする。ページメモリ381上には画像データのビット
パターンが記憶される。382Yはデータの出力ライン
で、16bit構成になっている。383はページメモ
リ用のアドレス制御線で当然にページセレクトラインお
よびリードライト制御線も含まれる。384はカウンタ
(CNT5)である。385は初期アドレス設定線、3
86はインクリメントおよびデクリメントパルス線であ
る。
FIG. 5 shows an example of the configuration of the frame memory 103 of FIG. The capacity of the page memory 381, for example, input information amount is 1500 × 1500 pixels, 1000 2 × per color 4 2 bit = 16,000,000bit
= 16 Mbit = 1 MW (megaword) of memory is required. A bit pattern of image data is stored on the page memory 381. 382Y is a data output line and has a 16-bit configuration. Reference numeral 383 denotes an address control line for page memory, which naturally includes a page select line and a read / write control line. 384 is a counter (CNT5). 385 is an initial address setting line, 3
86 is an increment and decrement pulse line.

【0032】図6および図7は、入力装置101から画
像処理部102,ページメモリ部103までの一連の画
像信号生成のタイミングチャートの一例を示す。まず、
1ライン分の原画信号をラインメモリ351Rに格納す
べきことを示すスタート信号(1A)を制御用CPU1
07から放出する。これにより、入力装置101の内部
にあるラッチ回路(不図示)によりレディ/ビジー(R
EADY/BSY)信号(1F)をハイ(High,以
下Hとする)にする。この状態以前に読取り用光源50
1等はセットアップされているので、CCD513R上
には潜像が形成されているため、電子シャッタ信号(1
C)によりCCD513R内の光電変換された信号をシ
フトレジスタ(不図示)側に転送する。この転送が終る
と内部クロック(1D)に応じて原画信号が時系列的に
出力されるので、この原画信号をアナログ/デジタル
(A/D)サンプル信号(1E)によりアナログ/デジ
タル変換(A/D変換)する。A/D変換した原画情報
に基づき、制御用CPU107によりその初期値をデー
タライン369を通じカウンタ363にセットする。従
って、第1番目の原画情報に対してはその初期値が加算
器350Rで加算され、その結果の上位5bitがデー
タライン355R上に出力される。このディザ加算され
た上位5ビットデータをラインメモリ読込みパルス(2
B)によりラインメモリ351Rに読込む。
FIGS. 6 and 7 show an example of a timing chart of a series of image signal generation from the input device 101 to the image processing section 102 and the page memory section 103. First,
The control CPU 1 sends a start signal (1A) indicating that the original image signal for one line should be stored in the line memory 351R.
Release from 07. As a result, the latch circuit (not shown) in the input device 101 causes the ready / busy (R
The EADY / BSY) signal (1F) is set to high (High, hereinafter referred to as H). Light source for reading 50 before this state
Since 1 etc. are set up, a latent image is formed on the CCD 513R, so the electronic shutter signal (1
The signal photoelectrically converted in the CCD 513R by C) is transferred to the shift register (not shown) side. When this transfer is completed, the original image signal is output in time series according to the internal clock (1D), so this original image signal is converted into an analog / digital (A / D) sample signal (1E) by analog / digital conversion (A / D). D conversion). Based on the A / D converted original image information, the control CPU 107 sets the initial value in the counter 363 through the data line 369. Therefore, the initial value of the first original image information is added by the adder 350R, and the upper 5 bits of the result are output to the data line 355R. This dither-added high-order 5 bit data is used as a line memory read pulse (2
The line memory 351R is read by B).

【0033】このときのラインメモリアドレスは、ライ
ン371を介してカウンタ364に初期値がセットされ
るから、今、初期値を0とするとカウンタ364がCN
T2=0となるから、ラインメモリ351Rの0番地に
データが書き込まれる。次に、2画素目のクロックパル
ス(1D)により2番目の画素のデータがA/D変換さ
れ、これと同時にディザカウンタ363の歩進パルスを
ライン367から入力し、カウンタ363のカウンタC
NT1値を1つ加算(歩進)する。また、同時にライン
367からラインメモリアドレスを供給し、カウンタ3
64を1つ歩進する。従って、カウンタ363の値CN
T1は初期値+“1”のデータがセットされ、カウンタ
364のカウンタ値はCNT2=1となる。このように
して、A/D変換した第2番目の画素データとカウンタ
CNT1値とを加算し、その上位5bitをデータライ
ン355R上に出力する。この出力データを2番目のラ
インメモリ読込みパルス(28)により、1番目のライ
ンメモリ351R上に格納する。
Since the initial value of the line memory address at this time is set in the counter 364 via the line 371, if the initial value is set to 0 now, the counter 364 will be CN.
Since T2 = 0, the data is written in the address 0 of the line memory 351R. Next, the data of the second pixel is A / D converted by the clock pulse (1D) of the second pixel, and at the same time, the step pulse of the dither counter 363 is input from the line 367 and the counter C of the counter 363 is input.
The NT1 value is incremented by 1 (step up). At the same time, the line memory address is supplied from the line 367, and the counter 3
Step by 64. Therefore, the value CN of the counter 363
The data of the initial value + “1” is set in T1, and the counter value of the counter 364 becomes CNT2 = 1. In this way, the A / D-converted second pixel data and the counter CNT1 value are added, and the upper 5 bits thereof are output onto the data line 355R. This output data is stored in the first line memory 351R by the second line memory read pulse (28).

【0034】以下同様に、各画素データをディザ加算
し、その結果の上位5bitをアドレス順にラインメモ
リ351Rに格納する。この動作を1000画素分行う
と、ラインメモリ351Rは一杯になる。この画素数
(1000画素)をカウントするカウンタ(図示せず)
の出力によりREADY/BSY信号(1F)をリセッ
トする。これにより、原画1ライン分のA/D変換と、
ディザ加算およびメモリ格納動作を完了する。なお、1
ライン分のREADY/BSY信号(1F)がリセット
される前にフィルム送りモータ511へ1ステップパル
ス(1B)送り、フィルム509を移送する。
Similarly, each pixel data is subjected to dither addition, and the upper 5 bits of the result are stored in the line memory 351R in the order of addresses. When this operation is performed for 1000 pixels, the line memory 351R becomes full. A counter (not shown) that counts the number of pixels (1000 pixels)
Resets the READY / BSY signal (1F). As a result, A / D conversion for one original line,
Complete the dither addition and memory store operations. 1
Before the READY / BSY signal (1F) for the line is reset, one step pulse (1B) is sent to the film feed motor 511 to transfer the film 509.

【0035】ディザ加算を行う理由の1つは、出力側の
ドット径が通常100μmφ程度あるため1画素マトリ
ックスを大きく出来ないからであり、それを大きくすれ
ば階調製は上るが分解能を悪くするためである。通常、
非銀塩記録では4×4マトリックス程度が一般に使用さ
れる。しかし、4×4マトリックスでは17階調のため
の擬似輪郭を生じ良好な画質にならない。
One of the reasons for performing the dither addition is that the dot diameter on the output side is usually about 100 μmφ, so that one pixel matrix cannot be made large. Is. Normal,
In non-silver salt recording, a 4 × 4 matrix is generally used. However, in the 4 × 4 matrix, a pseudo contour for 17 gradations is generated and the image quality is not good.

【0036】一方、人間の視覚特性としては広い面積の
ところは階調性を多く判断できるが、狭い面積のところ
は分解能を必要とし、階調性をあまり判断し得ない。こ
のような視覚特性のため原画信号の8bitデータから
下位3ビットを切捨てるのでなく、ディザ信号を原画信
号に加えることにより、原画濃度信号に応じた基本濃度
パターンの出現確率を変えて、等価的に平均画像濃度を
変えるようにしている。これにより、比較的広い面積に
わたり一様な濃度表現をする場合には、等価的に8bi
t、すなわち257階調表現が可能であり、一方283
μm程度の画素では17階調までに落とすことができ
る。しかし、これにより分解能をそこなわず階調表現を
広げられるため画質は1段と向上する。更に、ディザ加
算を行う他の理由は、8bit相当の濃度表現を等価的
な5bitで表現することが可能となり、メモリ圧縮と
なるからである。
On the other hand, as for human visual characteristics, many gradations can be judged at a large area, but resolution is required at a small area, and gradation cannot be judged so much. Due to such visual characteristics, the lower 3 bits are not truncated from the 8-bit data of the original image signal, but the dither signal is added to the original image signal, thereby changing the appearance probability of the basic density pattern according to the original image density signal, and equivalently. The average image density is changed to. As a result, when uniform density expression is performed over a relatively large area, the equivalent 8 bi
t, that is, 257 gradations can be expressed, while 283
With a pixel of about μm, it is possible to reduce to 17 gradations. However, this allows the gradation expression to be expanded without impairing the resolution, so that the image quality is further improved. Further, another reason for performing the dither addition is that the density expression equivalent to 8 bits can be expressed by an equivalent 5 bits, which results in memory compression.

【0037】次に、CCD1ライン分相当の原画データ
をラインメモリ351Rに格納した後、その濃度データ
を補色変換し、濃度パターンデータ変換して、1W(ワ
ード)データとして配列する動作については、図7およ
び図4と図5を参照して説明する。
Next, the operation of storing the original image data corresponding to one CCD line in the line memory 351R, performing the complementary color conversion of the density data, converting the density pattern data, and arranging as 1W (word) data will be described with reference to FIG. 7 and FIG. 4 and FIG.

【0038】ラインメモリ351Rに記憶した濃度デー
タをページメモリ381にビットパターンデータとして
格納する操作は、図7で示すように変換スタート信号
(2G)により開始する。変換スタート信号(2G)に
より、READY/BSY信号(2H)がHになると、
制御用CPU107から供給されるラインメモリアドレ
スの初期値がライン371を通じてカウンタ364にセ
ットされる。ただし、そのときの初期値を0とする。従
って、カウンタ364の値CNT2はCNT2=0とな
る。このアドレス(2C)をラインメモリ351Rに送
り、ライン360を介して供給されるラインメモリリー
ドパルス信号(2D)により、データライン356R上
に上記アドレスに記憶したデータを出力する。すなわ
ち、1番目の画素濃度データがPGアドレスライン35
6R上に出力される。一方、初期時にはパターンジェネ
レータ352用のアドレスカウンタ365およびパラレ
ルレジスタ353用のアドレスレジスタ366を制御用
CPU107により初期化してある。その初期値はそれ
ぞれ通常はCNT3=0,CNT4=0とする。従っ
て、この場合のパターンジェネレータ(PG)352C
に対するアドレスでは、ライン356R上の濃度データ
のアドレス値(ADR)とカウンタ365から出力され
るアドレス値(ADR)との全体が1つのアドレス値
(ADR)となる。カウンタ365から出力されるアド
レスを伝送するアドレス線361は2本あり、2bit
データを伝送する。このアドレスは4×4マトリックス
の列アドレスを選択するためのものである。
The operation of storing the density data stored in the line memory 351R as bit pattern data in the page memory 381 is started by the conversion start signal (2G) as shown in FIG. When the READY / BSY signal (2H) becomes H by the conversion start signal (2G),
The initial value of the line memory address supplied from the control CPU 107 is set in the counter 364 through the line 371. However, the initial value at that time is set to 0. Therefore, the value CNT2 of the counter 364 becomes CNT2 = 0. This address (2C) is sent to the line memory 351R, and the line memory read pulse signal (2D) supplied via the line 360 outputs the data stored at the above address on the data line 356R. That is, the first pixel density data is the PG address line 35.
It is output on 6R. On the other hand, in the initial stage, the address counter 365 for the pattern generator 352 and the address register 366 for the parallel register 353 are initialized by the control CPU 107. The initial values are normally CNT3 = 0 and CNT4 = 0, respectively. Therefore, the pattern generator (PG) 352C in this case
In the address for, the entire address value (ADR) of the density data on the line 356R and the address value (ADR) output from the counter 365 become one address value (ADR). There are two address lines 361 for transmitting the address output from the counter 365, and there are 2 bits.
Transmit data. This address is for selecting the column address of the 4 × 4 matrix.

【0039】次に、レジスタラッチ信号(2F)によ
り、第1番目の画素データの第1行目のビットパターン
をデータライン357Cを通じて4bit毎にパラレル
に出力し、これをパラレルレジスタ(ラッチ回路)35
3Cにラッチする。この際、レジスタ366の353C
用選択アドレスの値CNT4は上述のように0であるか
ら、第1番目の画素の第1行ビットパターンがラッチア
ドレスの1番目に格納される。この格納が終ると、ライ
ンメモリアドレスインクリメントパルスが制御ライン3
70から出力され、カウンタ364のカウンタ値はCN
T2=01H ,レジスタ366のカウンタ値はCNT4
=01H となり、カウンタ365のカウンタ値はCNT
3=0のままとなる。この状態でラインメモリ351R
の2番目のアドレスデータをラインメモリリードパルス
信号(2D)により出力し、これをデータライン356
Rを介してパターンジェネレータ352Cのアドレスに
する。この状態では、カウンタ365のPGアドレス
(2E)は第1番目の画素アドレスと変わらないため、
パターンジェネレータ352Cから第2番目の画素の第
1行がライン357C上に出力される。この出力データ
を第2番目のレジスタラッチパルス(2F)によりパラ
レルレジスタ353Cの4ビット〜7ビット目に記憶す
る。
Next, in response to the register latch signal (2F), the bit pattern of the first row of the first pixel data is output in parallel every 4 bits through the data line 357C, and this is output in parallel register (latch circuit) 35.
Latch to 3C. At this time, 353C of the register 366
Since the value CNT4 of the selection address for use is 0 as described above, the first row bit pattern of the first pixel is stored in the first of the latch addresses. After this storage, the line memory address increment pulse is sent to the control line 3
70, and the counter value of the counter 364 is CN
T2 = 01 H , the counter value of the register 366 is CNT4
= 01 H , and the counter value of the counter 365 is CNT.
It remains 3 = 0. In this state, the line memory 351R
The second address data of is output by the line memory read pulse signal (2D), and this is output by the data line 356.
The address of the pattern generator 352C is set via R. In this state, the PG address (2E) of the counter 365 is the same as the first pixel address,
The pattern generator 352C outputs the first row of the second pixel on line 357C. This output data is stored in the 4th to 7th bits of the parallel register 353C by the second register latch pulse (2F).

【0040】以下同様に、この周期を4回行うと図7の
P1サイクルを完了する。この時点で16ビット,1W
データをページメモリ381に転送する動作を開始す
る。すなわち、初期時にページメモリアドレス設定値を
制御CPUから制御ライン385を通じてカウンタ38
4に与える。この際、ページセレクトライン情報も含ま
れていることは図4で上述した通りである。カウンタ3
84の値は初期には一般に0番地であるから、アドレス
制御線383からページメモリ381のアドレスに0が
設定される。この状態でページメモリライトパルス(3
A)が放出され、第1回目の1ワード(Word)デー
タがページメモリ381のアドレス0番地に記憶され
る。ページメモリライトパルス(3A)を送出後、ペー
ジメモリアドレスインクリメントパルス(3B)がパル
ス線386を通じ、カウンタ384に入る。これでカウ
ンタ384のカウンタ値はCNT5=01Hとなる。
Similarly, when this cycle is repeated four times, the P1 cycle shown in FIG. 7 is completed. 16 bits at this point, 1W
The operation of transferring data to the page memory 381 is started. That is, at the initial stage, the page memory address set value is set from the control CPU through the control line 385 to the counter 38.
Give to 4. At this time, the page select line information is also included, as described above with reference to FIG. Counter 3
Since the value of 84 is generally 0 at the beginning, 0 is set to the address of the page memory 381 from the address control line 383. In this state, page memory write pulse (3
A) is released, and the first 1-word (Word) data is stored in the address 0 of the page memory 381. After sending the page memory write pulse (3A), the page memory address increment pulse (3B) enters the counter 384 through the pulse line 386. With this, the counter value of the counter 384 becomes CNT5 = 01 H.

【0041】上述のP1サイクル処理とフレームメモリ
103への転送をCCD513Rの1ライン分(162
3画素)毎にくり返し、この周期をP0とする。162
3画素目のラインメモリアドレスパルス(2C)が放出
されると、同タイミングでパターンジェネレータアドレ
スインクリメントパルスが出力される。これによりレジ
スタ365の値はCNT3=01H となる。1623画
素目のデータがビットパターンに変換され、フレームメ
モリ103に転送されると、カウンタ364の値はCN
T2=0となるように制御ライン371を通じて初期化
される。同時に、カウンタ366の値もCNT4=0と
初期化される。この初期化は前期の処理で、第1回目の
CCDライン分の濃度データに対し、ドットマトリック
スの第1行目のビットパターン分のみがページメモリ3
81に入ったことになるから行われるのである。
The above P1 cycle processing and transfer to the frame memory 103 are performed for one line of CCD 513R (162).
It is repeated every 3 pixels), and this cycle is defined as P0. 162
When the line memory address pulse (2C) of the third pixel is released, the pattern generator address increment pulse is output at the same timing. Thus the value of the register 365 becomes CNT3 = 01 H. When the 1623rd pixel data is converted into a bit pattern and transferred to the frame memory 103, the value of the counter 364 becomes CN.
It is initialized through the control line 371 so that T2 = 0. At the same time, the value of the counter 366 is also initialized to CNT4 = 0. This initialization is the process of the first half, and only the bit pattern of the first row of the dot matrix is stored in the page memory 3 with respect to the density data of the first CCD line.
It is done because it has entered 81.

【0042】次に、レジスタ365の値がCNT3=0
H となった状態で、上述と同様の動作をくり返しライ
ンメモリ351Rに入っている1ライン分の濃度データ
を再び読出す。2回目のラインメモリを読出す時点で
は、パターンジェネレータ352Cは第2行目のビット
パターンに切替わっている。これを4回ごと16bit
の1ワードメモリ単位に直しながらフレームメモリ10
3に転送する。
Next, the value of the register 365 is CNT3 = 0.
In the state of 1 H , the same operation as described above is repeated and the density data for one line stored in the line memory 351R is read again. At the time of reading the line memory for the second time, the pattern generator 352C is switched to the bit pattern of the second row. 16 bits every 4 times
Frame memory 10
Transfer to 3.

【0043】このようにして、入力装置101から入っ
たCCD1ライン分の原画濃度データを4回読出し、パ
ターンジェネレータ352Cにアクセスする。その際
に、ビットパターンの列アドレスをカウンタ365の2
ビット信号により毎回切替える。パラレルレジスタ35
3Cには4画素単位に入力し、フレームメモリ103に
転送する。これによりページメモリ381上には原画の
濃度ビットパターン状態で画像情報の記憶がなされる。
以上の説明のように、周期P0が4回くり返された後、
READY/BSY信号(2H)がロー(Low,以下
L)となる。これにより原画濃度データからビットパタ
ーン変換し、フレームメモリ103へ転送する一連の処
理が完了する。
In this way, the original image density data for one CCD line input from the input device 101 is read four times and the pattern generator 352C is accessed. At that time, the column address of the bit pattern is set to 2 in the counter 365.
Switch every time by bit signal. Parallel register 35
It is input to the 3C in units of 4 pixels and transferred to the frame memory 103. As a result, image information is stored in the page memory 381 in the state of the density bit pattern of the original image.
As described above, after the cycle P0 is repeated 4 times,
The READY / BSY signal (2H) becomes low (Low, hereinafter L). This completes a series of processes for converting the original image density data into a bit pattern and transferring it to the frame memory 103.

【0044】図8はフレームメモリ103からデータを
転送して、後述の記録ヘッド410(図15参照)を駆
動するまでの装置の構成の一例を示し、ここで109A
と109Bは入力装置101と制御CPU107との間
で信号の交信をする交信ラインである。このライン10
9Aまたは109Bを介して、フィルム送りパルスモー
タ制御パルス、A/D変換器316のサンプルパルス、
およびフィルム先端検出パルス等の信号が出入りする。
110は制御ラインであり、制御用CPU107からの
各カウンタ363〜366の初期アドレス設定値、イン
クリメントパルス等の信号を伝送する。画像処理部10
2で処理された16bit1ワードのデータ信号を制御
基板204により与えられたアドレス先にデータバス2
13を通じてフレームメモリ103のページメモリ38
1に格納する。そのため、フレームメモリ103のカウ
ンタ384は、この制御基板204内に実装されてい
る。211は制御回路であり、フレームメモリ用クロッ
クジェネレータおよびリフレッシュアドレスカウンタを
内蔵するリフレッシュコントローラを含む。制御回路2
11はフレームメモリ103外からデータアクセスがさ
れていないとき、および1msec以上の間フレームメ
モリ103がアクセスした場合に、強制的にリフレッシ
ュモードに切替えさせる働きを行う。上述のデータバス
213,アドレスバス214および制御バスライン11
1Aは、制御基板207およびバッファメモリ104の
ラッチ回路208にも接続し、フレームメモリ103の
データをこのバスライン213および214を通じてD
MA(ダイレクトメモリアクセス方式)によりバッファ
メモリ104のラッチ回路208にデータ転送する。
FIG. 8 shows an example of the constitution of the apparatus from the transfer of data from the frame memory 103 to the driving of a recording head 410 (see FIG. 15) described later, here, 109A.
And 109B are communication lines for communicating signals between the input device 101 and the control CPU 107. This line 10
9A or 109B, film feed pulse motor control pulse, sample pulse of A / D converter 316,
Also, signals such as a film leading edge detection pulse come in and go out.
Reference numeral 110 denotes a control line, which transmits signals from the control CPU 107 such as initial address setting values of the counters 363 to 366 and increment pulses. Image processing unit 10
The 16-bit 1-word data signal processed in 2 is transferred to the data bus 2 at the address destination given by the control board 204.
Through 13 the page memory 38 of the frame memory 103
Store in 1. Therefore, the counter 384 of the frame memory 103 is mounted in the control board 204. Reference numeral 211 denotes a control circuit, which includes a refresh controller incorporating a frame memory clock generator and a refresh address counter. Control circuit 2
Reference numeral 11 has a function of forcibly switching to the refresh mode when data is not accessed from outside the frame memory 103 and when the frame memory 103 is accessed for 1 msec or more. The above-mentioned data bus 213, address bus 214 and control bus line 11
The 1A is also connected to the control board 207 and the latch circuit 208 of the buffer memory 104, and the data of the frame memory 103 is transferred to D through the bus lines 213 and 214.
Data is transferred to the latch circuit 208 of the buffer memory 104 by MA (Direct Memory Access Method).

【0045】205は4色分のヘッド410の位置ずれ
に対し、印刷時に正しく印刷ドットが重なり合うよう
に、各ヘッド410の印刷開始および完了タイミングを
制御する制御基板であり、また印刷中の制御も行う。2
06は各制御基板205〜209の全体を制御するコン
トローラである。207はフレームメモリアドレスを設
定するためのアドレスカウンタ部である。ラッチ回路2
08はデータバス213を通じて、アドレスカウンタ部
207で指定したアドレスデータをラッチする。また、
ラッチ回路208は印刷ヘッド410が各色128ノズ
ル構成であるため、16bitのデータをデータバス2
13を通じて8回読込み、このデータをヘッドドライバ
105に送り込む。このヘッドドライバ105のヘッド
ドライブ信号によりマルチノズルヘッド410を作動
し、画像を印刷する。
Reference numeral 205 denotes a control board for controlling the print start and finish timings of the heads 410 so that the print dots are correctly overlapped during printing in response to the positional deviation of the heads 410 for the four colors. The control during printing is also performed. To do. Two
A controller 06 controls the entire control boards 205 to 209. An address counter unit 207 is used to set a frame memory address. Latch circuit 2
Reference numeral 08 latches the address data designated by the address counter unit 207 through the data bus 213. Also,
Since the print head 410 has 128 nozzles for each color, the latch circuit 208 transfers 16-bit data to the data bus 2
It is read 8 times through 13 and this data is sent to the head driver 105. The multi-nozzle head 410 is operated by the head drive signal of the head driver 105 to print an image.

【0046】図9は図8のコントローラ(制御基板)2
06の構成の一例を示す。まず、フレームメモリ104
のクロック発生部211から基準信号(φcp)をライン
237を介して本基板206に供給する。基準信号φcp
はフレームメモリ104内のデータをアクセスできる最
小間隔を周期とする連続パルスとする。図中のφ1 ,φ
2 のクロックは基準信号φcpの1/2周波数のクロック
であり、ともに180°位相がずれたものである。
FIG. 9 shows the controller (control board) 2 of FIG.
An example of the configuration of No. 06 is shown. First, the frame memory 104
The reference signal (φ cp ) is supplied from the clock generation unit 211 to the main substrate 206 via the line 237. Reference signal φ cp
Is a continuous pulse whose period is the minimum interval at which the data in the frame memory 104 can be accessed. Φ 1 , φ in the figure
The second clock is a clock having a half frequency of the reference signal φ cp and both are 180 ° out of phase with each other.

【0047】電源投入時には初期リセットパルスIRS
T(図示せず)を発生させる。この初期リセットパルス
IRSTによりラッチ回路801,805,814,8
28をクリアし、同時にカウンタ808,819,82
4,832もクリアする。初期リセットパルスIRST
は電源投入後、数msec後にロー(Low、以下Lと
記す)となるので、各種のラッチ回路801,805,
814,828およびカウンタ808,819,82
4,832の初期化を完了する。
Initial reset pulse IRS when power is turned on
T (not shown) is generated. Latch circuits 801, 805, 814, 8 are generated by this initial reset pulse IRST.
28 is cleared, and at the same time, counters 808, 819, 82
Also clear 4,832. Initial reset pulse IRST
Becomes low (Low, hereinafter referred to as L) several msec after the power is turned on, so various latch circuits 801, 805,
814,828 and counters 808,819,82
The initialization of 4,832 is completed.

【0048】次に、制御CPU107から印刷スタート
パルスSTRを放出すると、ラッチ回路801はQ=H
igh(以下Hと記す)となる。この印刷スタートパル
スSTRは通常は1msec程度のパルス幅のものを用
いる。従って、アンドゲート803の出力では1mse
c程度のHとなるセットパルスが出力されるため、ラッ
チ回路805にはそのセットパルスが入力してそのQ出
力がHとなる。そのため、アンドゲート807からは基
準信号φcpに同期したパルスがカウンタ808(CNT
1)に入り、歩進動作を行う。808はN進バイナリー
カウンタで、このカウンタ808の値は設定器811の
設定値により任意に変更できる。810はコンパレータ
であり、カウンタ808と設定器811の値とが一致し
たときに、一致パルスを出力し、それによりタイマT1
を作動させ、オアゲート809,806を介してカウン
タ808およびラッチ回路805とをリセットする。そ
のタイマT1(RST1)は各I.Cのリセット時間の
バラツキを補正するものである。タイマT1からのワン
ショットパルスはラッチ回路814にも入力し、ラッチ
回路814の出力QをHにする。
Next, when the print start pulse STR is released from the control CPU 107, the latch circuit 801 outputs Q = H.
high (hereinafter referred to as H). The print start pulse STR usually has a pulse width of about 1 msec. Therefore, the output of the AND gate 803 is 1 mse.
Since a set pulse of H of about c is output, the set pulse is input to the latch circuit 805 and its Q output becomes H. Therefore, a pulse synchronized with the reference signal φ cp is output from the AND gate 807 to the counter 808 (CNT
Step 1) is entered and a stepping motion is performed. Reference numeral 808 denotes an N-ary binary counter, and the value of this counter 808 can be arbitrarily changed by the set value of the setter 811. Reference numeral 810 denotes a comparator, which outputs a coincidence pulse when the value of the counter 808 and the value of the setter 811 coincide with each other, thereby causing the timer T1 to operate.
Is operated to reset the counter 808 and the latch circuit 805 via the OR gates 809 and 806. The timer T1 (RST1) is used for each I.S. The variation of the reset time of C is corrected. The one-shot pulse from the timer T1 is also input to the latch circuit 814, and the output Q of the latch circuit 814 is set to H.

【0049】以上の期間において、フレームメモリ10
3にアクセスを開始することを知らせるメモリリード信
号MREをラッチ回路805のQ出力から出力させる。
それにより、4色分のページメモリ381をアクセスす
るためのチップセレクト信号CS0〜CS3をカウンタ
808から供給する。同時に、フレームメモリ103に
供給したアドレスのデータ値をバッファメモリ104に
読込むためのストローブパルスMSTRBをワンショッ
トタイマ(T7)818により発生する。アドレスイン
クリメントパルスADR.PLSをタイマT8により発
生する。これらの各パルスのタイムチャートは図10の
(A)および(B)に示し、メモリリード信号MREの
1周期中の詳細は図10の(B)に示す。
In the above period, the frame memory 10
A memory read signal MRE for informing that the access is started is output from the Q output of the latch circuit 805.
Accordingly, the chip select signals CS0 to CS3 for accessing the page memories 381 for four colors are supplied from the counter 808. At the same time, a strobe pulse MSTRB for reading the data value of the address supplied to the frame memory 103 into the buffer memory 104 is generated by the one-shot timer (T7) 818. Address increment pulse ADR. PLS is generated by timer T8. Time charts of these pulses are shown in FIGS. 10A and 10B, and details of one cycle of the memory read signal MRE are shown in FIG. 10B.

【0050】カウンタ808から供給されるチップセレ
クト信号CS0〜CS3により4色4ページ分の各16
bitのデータを時系列に読み出し、ストローブパルス
MSTRBによりバッファメモリ104のラッチ回路2
08にラッチする。すなわち、カウンタ808は設定器
(SET1)811により8進カウンタにセットされ、
フレームメモリ103へのアドレスはCS3モード終了
後に1パルスのアドレスインクリメントパルスADR.
PLSから放出され、インクリメントまたはディクリメ
ントされる。そのアドレスの増減の切替えは制御CPU
/07により制御する。
By the chip select signals CS0 to CS3 supplied from the counter 808, 16 colors for each of 4 pages of 4 colors are obtained.
The bit data is read in time series, and the latch circuit 2 of the buffer memory 104 is read by the strobe pulse MSTRB.
Latch at 08. That is, the counter 808 is set to the octal counter by the setter (SET1) 811,
The address to the frame memory 103 is 1 pulse of address increment pulse ADR.
Emitted from PLS and incremented or decremented. The increase / decrease of the address is switched by the control CPU
It is controlled by / 07.

【0051】以上の説明から明らかなように、ラッチ回
路805のQ出力がHの期間中は各色のページメモリに
1ワード(Word)分のデータを転送している期間と
なる。1ワード(Word)の転送を完了すると、ラッ
チ回路814をセットする。マルチノズルヘッド410
を作動しやすいように、ラッチ回路814は出力QがH
の間に、前期間にラッチされた1ワード(Word)デ
ータを128ビットシリアルデータに変換するためのシ
フトパルスを作成する。
As is clear from the above description, the period in which the Q output of the latch circuit 805 is H is the period in which one word (Word) of data is being transferred to the page memory of each color. When the transfer of one word (Word) is completed, the latch circuit 814 is set. Multi nozzle head 410
Output of the latch circuit 814 is high.
During this period, a shift pulse for converting 1-word (Word) data latched in the previous period into 128-bit serial data is created.

【0052】そのシフトパルスをアンドゲート816か
らパルスSFT1として出力する。このシフトパルスS
FT1によりバッファメモリ104内に設けたシフトレ
ジスタ(不図示)を作動する。ラッチ回路814の出力
QがHになると、クロックφ2によりアンドゲート81
7を通じてカウンタ819を作動させ、カウンタ819
の値と設定器821によって設定された値との比較をコ
ンパレータ820により行い、これにより、カウンタ8
19を任意のカウンタ値にセットする。コンパレータ8
20の出力により、上述と同様にタイマ(T2)822
を作動させて、コンパレータ820のカウンタ値をリセ
ットさせる一方、カウンタ824を作動させる。この間
のタイムチャートは図10の(A)のマルB−マルCに
示す。
The shift pulse is output from AND gate 816 as pulse SFT1. This shift pulse S
The shift register (not shown) provided in the buffer memory 104 is operated by FT1. When the output Q of the latch circuit 814 becomes H, the AND gate 81 is driven by the clock φ2.
7 to activate the counter 819,
Of the counter 8 and the value set by the setter 821 are compared by the comparator 820.
Set 19 to any counter value. Comparator 8
With the output of 20, the timer (T2) 822 is output in the same manner as described above.
Is operated to reset the counter value of the comparator 820, while the counter 824 is operated. The time chart during this time is shown in circle B-maru C of FIG.

【0053】フレームメモリ103から1回の読出しに
つき16bit,1Wordデータをバッファメモリ1
04のラッチ回路208に転送するため、このデータを
1ビットごとにシリアル配列させる。そのため、シフト
パルスSFT1を1回につき16パルス放出する。16
発目のシフトパルスSFT1が放出されると、コンパレ
ータ820から一致パルスを放出し、ラッチ回路814
をリセットすると同時にオアゲート804を通じてラッ
チ回路805をセットし、再びフレームメモリ103を
アクセスするモードに入る。そのとき、アドレスカウン
タ207は前回より1つ増減されているため、結果的に
はバッファメモリ104のラッチ回路208には前回の
次のデータの16ビットが入力しラッチされる。以下、
上述と同様に、今回ラッチされたデータと前回シフトレ
ジスタに入力されているデータ32bit,2Word
全体とをシフトパルスSFT1により再び16ビットシ
フトする。
16-bit, 1-word data is read out from the frame memory 103 once for the buffer memory 1.
In order to transfer the data to the latch circuit 208 of No. 04, this data is serially arranged bit by bit. Therefore, 16 pulses of the shift pulse SFT1 are emitted at one time. 16
When the shift pulse SFT1 of the second generation is released, the coincidence pulse is released from the comparator 820, and the latch circuit 814 is released.
At the same time, the latch circuit 805 is set through the OR gate 804, and the mode for accessing the frame memory 103 is entered again. At that time, since the address counter 207 has been incremented or decremented by one from the previous time, as a result, 16 bits of the next data of the previous time is input and latched in the latch circuit 208 of the buffer memory 104. Less than,
Similar to the above, the data latched this time and the data 32bit, 2Word inputted to the shift register last time
The whole is shifted by 16 bits again by the shift pulse SFT1.

【0054】824はカウンタであり、16ビットデー
タを何回バッファメモリ104に入力するかを制御する
ものである。本実施例ではマルチノズルヘッド410が
1ユニット当たり128本のため、128/16=8回
フレームメモリ103からデータを受け取ればよい。そ
のため、デコーダ825によりフレームメモリ103か
らのデータの受取り回数をデコードし、その所定のデコ
ード値で出力を取出し、それ以降の各種入力パルスを停
止させる必要がある。それ故、デコード825からのデ
コード出力をオアゲート815に供給してラッチ回路8
14をリセットし、同時にオアゲート806を介してラ
ッチ回路805もリセットする。これにより、以降の各
種制御パルスの発生を停止する。一方、デコーダ825
の出力によりタイマ(T3)827を作動させ、カウン
タ824を停止させるとともにラッチ回路828の動作
を開始させる。
A counter 824 controls how many times 16-bit data is input to the buffer memory 104. In this embodiment, since the multi-nozzle head 410 is 128 per unit, it is sufficient to receive the data from the frame memory 103 128/16 = 8 times. Therefore, it is necessary to decode the number of times the data is received from the frame memory 103 by the decoder 825, extract the output with the predetermined decode value, and stop the various input pulses thereafter. Therefore, the decode output from the decode 825 is supplied to the OR gate 815 and the latch circuit 8 is supplied.
14 is reset, and at the same time, the latch circuit 805 is also reset via the OR gate 806. This stops the generation of various control pulses thereafter. On the other hand, the decoder 825
The timer (T3) 827 is operated by the output of the above, the counter 824 is stopped, and the operation of the latch circuit 828 is started.

【0055】以上の動作のタイムチャートは図10の
(A)のマルA〜マルDに示す。図中のφ3は制御基板
206内に設けた自走発振器(図示せず)からのクロッ
クである。クロックφ3の周期はマルチノズル410へ
のノズル通電時間TH より長く取ればよい。ラッチ回路
828のラッチ出力QがHになると印刷開始モードにな
る。アンドゲート829出力からクロックφ3に同期し
たパルスを出力し、タイマ(T4)830を作動する。
タイマ(T4)830はマルチノズル410の各1本当
たりの通電時間を決定するタイマである。T4タイマ8
30のパルスの立下りによりカウンタ832の作動を開
始する。このカウンタ(CNT4)832は128ビッ
トで印刷すべき回数を制御するものである。
A time chart of the above operation is shown in circles A to D in FIG. Φ3 in the figure is a clock from a free-running oscillator (not shown) provided in the control board 206. The cycle of the clock φ3 may be set longer than the nozzle energization time T H for the multi-nozzle 410. When the latch output Q of the latch circuit 828 becomes H, the printing start mode is set. A pulse synchronized with the clock φ3 is output from the output of the AND gate 829, and the timer (T4) 830 is operated.
The timer (T4) 830 is a timer that determines the energization time for each of the multi-nozzles 410. T4 timer 8
The falling edge of the 30 pulse starts the operation of the counter 832. This counter (CNT4) 832 controls the number of times of printing with 128 bits.

【0056】タイマ(T4)830から出力されたノズ
ル駆動パルスは安全回路831を通り、一方はタイマ
(T7)818によりシフトパルスSFT2を作成し、
他方はそのまま後述の図14のライン1306に入る。
タイマ(T4)830のノズル駆動パルスはまたカウン
タ832に入り、タイマ830からの出力パルスが16
個出るように制御する。16個目のパルスがデコーダ8
33から出ると、そのパルスはタイマ834および83
5を通ってラッチ回路801をリセットし、これにより
マルチノズル1ヘッド分のデータをフレームメモリ10
3から受け取り、印刷するまでの動作を完了する。それ
と同時に、図10の各種ラッチ回路805…,および,
カウンタ808…をリセットし、初期化する。
The nozzle drive pulse output from the timer (T4) 830 passes through the safety circuit 831, and one of them generates the shift pulse SFT2 by the timer (T7) 818,
The other directly enters a line 1306 in FIG. 14 described later.
The nozzle drive pulse of the timer (T4) 830 also enters the counter 832, and the output pulse from the timer 830 is 16
Control to get out individually. 16th pulse is decoder 8
Upon exiting 33, the pulse is sent to timers 834 and 83.
5, the latch circuit 801 is reset, so that the data for one head of the multi-nozzle is transferred to the frame memory 10.
The operation from receiving from No. 3 to printing is completed. At the same time, various latch circuits 805 ..., And of FIG.
The counters 808 ... Are reset and initialized.

【0057】なお、後述の図14の制御ライン1305
に供給される信号は、図9のカウンタ838により作成
される。すなわち、SFT2クロックによりカウンタ8
38のカウントを歩進し、信号WRTによりカウンタの
ゲートをかける。以上のタイムチャートは図10の
(A)のマルD〜マルEに示す。
A control line 1305 shown in FIG.
The signal supplied to the counter is generated by the counter 838 of FIG. That is, the counter 8 is driven by the SFT2 clock.
The counter of 38 is incremented, and the counter is gated by the signal WRT. The above time charts are shown in circles D to E of FIG.

【0058】図11は図8の印刷ヘッド間の印字タイミ
ングずれ量制御および印刷制御を行う制御基板205の
構成の一例を示し、ここで1101は各色のレジストレ
ーション設定値読込ポートであり、制御CPU107か
らレジストレーション設定値データが送られてくる。1
102はプリセッタブルカウンタである。1103は制
御CPU107から送られる制御パルスPXを受ける入
力端子である。プリセッタブルカウンタ1102はダウ
ンカウンタになっており、印刷を開始しパルスモータ4
04(後述の図15参照)が歩進するたびに制御パルス
PXがCPU107から入力端子1103を通じて送ら
れるのに応じて、カウント数を1パルスずつ減じる。カ
ウンタ1102はカウントの値が0以下になると、出力
ライン1104にキャリーを出力し、H→Lに変化す
る。そのため、端子1103から供給されるパルスPX
はカウンタ1102への入力を停止される。これによ
り、予め設定したレジストレーション分、ヘッド410
を通じて印刷停止する信号がアンドゲート1106およ
びセレクタ回路1111を介して信号PRTとして出力
される。
FIG. 11 shows an example of the configuration of the control board 205 that controls the print timing deviation amount between the print heads and the print control of FIG. Registration registration value data is sent from. 1
102 is a presettable counter. An input terminal 1103 receives the control pulse PX sent from the control CPU 107. The presettable counter 1102 is a down counter, which starts printing and starts the pulse motor 4
Each time 04 (see FIG. 15, which will be described later) advances, the control pulse PX is sent from the CPU 107 through the input terminal 1103, and the count number is decremented by one pulse. When the count value becomes 0 or less, the counter 1102 outputs a carry to the output line 1104 and changes from H to L. Therefore, the pulse PX supplied from the terminal 1103
Input to the counter 1102 is stopped. As a result, the head 410 corresponding to the preset registration amount is obtained.
A signal for stopping printing is output as a signal PRT via the AND gate 1106 and the selector circuit 1111.

【0059】1108は印刷幅制御用カウンタである。
1109は印刷幅設定用スイッチ(紙幅設定器)であ
り、各色(各ページとも)共通で同一である。1105
はアンドゲートであり、信号PXが端子Aに、カウンタ
1102のカウンタ停止信号が端子Bに、カウンタ11
08のカウンタ停止信号が端子Cに入る。印刷幅制御用
カウンタ1108はカウンタ1102と同様なダウンカ
ウンタであり、ヘッド410がレジストレーション分走
査されるとアンドゲート1105のB端子がB=Hとな
り、その端子Aを通じ信号PXがカウンタ1108に入
力する。このとき、カウンタ1108はスイッチ110
9のデータをすでに読込んでいるため、出力ライン11
07の出力はHとなっている。信号PXの入力に応じて
カウンタ1108内データは減少し、スイッチ1109
に設定したパルス数だけ信号PXが入力すると出力ライ
ン1107はLに変わり、アンドゲート1105により
カウンタ1108への信号PXの入力を停止する。従っ
て、アンドゲート1106からはレジストレーション分
以上にヘッド410が歩進し、しかも印刷幅以内のとき
にHとなる信号が出力される。
Reference numeral 1108 is a print width control counter.
A print width setting switch (paper width setting device) 1109 is common to all colors (each page). 1105
Is an AND gate, the signal PX is at the terminal A, the counter stop signal of the counter 1102 is at the terminal B, and the counter 11
The counter stop signal of 08 enters the terminal C. The print width control counter 1108 is a down counter similar to the counter 1102. When the head 410 scans for registration, the B terminal of the AND gate 1105 becomes B = H, and the signal PX is input to the counter 1108 through the terminal A. To do. At this time, the counter 1108 has the switch 110.
Since the data of 9 has already been read, output line 11
The output of 07 is H. The data in the counter 1108 decreases in response to the input of the signal PX, and the switch 1109
When the signal PX is input by the number of pulses set to, the output line 1107 changes to L, and the AND gate 1105 stops the input of the signal PX to the counter 1108. Therefore, the AND gate 1106 outputs a signal that becomes H when the head 410 advances more than the registration amount and is within the print width.

【0060】1110は色設定器(ページ設定器)であ
り、セレクタ回路1111を介してアンドゲート110
6の出力信号を4ビットライン1113のどれか1つに
出力させる。この4ビットライン1113からの出力は
印刷期間を示すPRT信号として用いる。
Reference numeral 1110 is a color setting device (page setting device), and the AND gate 110 is operated via the selector circuit 1111.
The output signal of 6 is output to any one of the 4-bit lines 1113. The output from the 4-bit line 1113 is used as the PRT signal indicating the printing period.

【0061】図12は図8にフレームメモリアドレスを
設定し、フレームメモリ103へのアドレス制御を行う
アドレスカウンタ部207の構成の一例を示し、ここで
1201は4ビットライン1113(図11参照)から
送られる印刷開始指令信号PRTのラインである。12
02はライン1113から4色分4ラインの信号が入力
されてくるため、アドレス制御基板の4枚のうち、どの
色用(すなわち、どのページか)に指示したかにより基
板の選択をするスイッチである。1203はアンドゲー
トであり、印刷開始指令信号PRTとカウンタ808
(図9参照)からのアドレス増減パルス信号ADR.P
LSとの論理積をとり、アップ/ダウンカウンタ120
6に供給する。カウンタ1206をアップ/ダウンに切
換えるには制御CPU107から制御線1204を介し
て供給されるアップ/ダウン信号UP/DWNにより行
う。
FIG. 12 shows an example of the configuration of the address counter unit 207 which sets the frame memory address in FIG. 8 and controls the address to the frame memory 103, where 1201 is from the 4-bit line 1113 (see FIG. 11). This is the line of the print start command signal PRT sent. 12
02 is a switch for selecting a board according to which color (that is, which page) of the four address control boards is instructed because signals of four lines for four colors are input from the line 1113. is there. 1203 is an AND gate, which is a print start command signal PRT and a counter 808.
(See FIG. 9) from the address increment / decrement pulse signal ADR. P
Up / down counter 120 is calculated by logical product with LS.
Supply to 6. The counter 1206 is switched up / down by an up / down signal UP / DWN supplied from the control CPU 107 via the control line 1204.

【0062】1205は制御CPU107から印刷走査
開始ごとにセットされるフレームメモリ103へのアド
レス初期値設定のラインである。初期値に増減された結
果のアドレスがライン1207を通じてラインドライバ
1208に入る。
Reference numeral 1205 denotes a line for setting an initial address value to the frame memory 103, which is set at every start of printing scan from the control CPU 107. The address resulting from the increase / decrease to the initial value enters the line driver 1208 through the line 1207.

【0063】フレームメモリ103は画像処理部102
からもアクセスされるため、ドライバ1208はスリー
ステートのラインドライバとなる。フレームメモリ10
3へのアドレスアクセスタイミングは図11のラッチ回
路805からライン1210を通って供給される信号M
REと、図11のカウンタ808からライン1211を
通って送られるページセレクト信号CSとにより決定さ
れる。1214はアドレスカウンタ基板207のページ
設定器であり、2ビットの出力信号がライン1213を
通じコンパレータ1212に入る。コンパレータ121
2からの一致パルスが信号MREとともにアンドゲート
に入り、その論理積をライン1215を経てラインドラ
イバ1208に供給しラインドライバ1208を制御す
る。これにより、フレームメモリ103からデータを取
出す時期以外はアドレスライン214に対し、オープン
状態となる。1209はそのアドレスバスライン214
への接続線を示す。
The frame memory 103 is an image processing unit 102.
Also, the driver 1208 is a three-state line driver. Frame memory 10
The timing of address access to signal 3 is the signal M supplied from the latch circuit 805 of FIG. 11 through the line 1210.
It is determined by RE and the page select signal CS sent through the line 1211 from the counter 808 of FIG. Reference numeral 1214 is a page setter of the address counter board 207, and a 2-bit output signal enters the comparator 1212 through the line 1213. Comparator 121
The coincidence pulse from 2 enters the AND gate together with the signal MRE and supplies the logical product to the line driver 1208 via the line 1215 to control the line driver 1208. As a result, the address line 214 is opened except when the data is fetched from the frame memory 103. 1209 indicates the address bus line 214
Shows the connection line to.

【0064】図13は図8のバッファメモリ104のラ
ッチ回路208の構成の一例を示し、ここで1001は
一対のオアゲートであり、制御基板(コントローラ)2
06から供給される制御パルスSFT1、または後述の
制御パルスSFT2との論理積をとってパラレルシリア
ルレジスタ1006のシフト端子およびシフトレジスタ
1007のシフト端子に入力する。1002はフレーム
メモリ103から供給される16ビットデータのバスラ
インである。データラッチタイミングは制御基板(コン
トローラ)206から供給されるメモリストローブパル
スMSTRBおよびページセレクト信号CSにより行わ
れる。
FIG. 13 shows an example of the configuration of the latch circuit 208 of the buffer memory 104 of FIG. 8, in which 1001 is a pair of OR gates, and the control board (controller) 2
06 and the control pulse SFT1 supplied from the control pulse SFT2 or a control pulse SFT2 described later are ANDed and input to the shift terminal of the parallel serial register 1006 and the shift terminal of the shift register 1007. Reference numeral 1002 denotes a 16-bit data bus line supplied from the frame memory 103. The data latch timing is performed by the memory strobe pulse MSTRB and the page select signal CS supplied from the control board (controller) 206.

【0065】すなわち、ページセレクト設定器1003
の出力値とページセレクト信号CSとが一致した時点
で、コンパレータ1004からパルス出力を放出し、ア
ンドゲート1005によりゲートされたパルスタイミン
グでデータバス1002上のデータDATAをパラレル
シリアルレジスタ1006にラッチする。そのレジスタ
1006により16ビットパラレルにラッチしたデータ
をパルスSFT1により16ビットずつシフトレジスタ
1007内に転送する。
That is, the page select setting device 1003
When the output value of 1 and the page select signal CS match, a pulse output is emitted from the comparator 1004, and the data DATA on the data bus 1002 is latched in the parallel serial register 1006 at the pulse timing gated by the AND gate 1005. The data latched in 16 bits in parallel by the register 1006 is transferred to the shift register 1007 in 16-bit units by the pulse SFT1.

【0066】図14はヘッドドライバ105の構成の一
例を示す。128ビット、すなわち1ヘッド分のデータ
量がバッファメモリ104のラッチ回路208内のシフ
トレジスタ1007に用意されると、このビデオ信号
(画像データ)はヘッドドライバ105に転送される。
なお、ヘッドドライバ105はヘッド410の近くに集
積化して取付ける必要がある。これはドライバヘッド間
距離が長いと駆動波形が悪くなるとともに、リード線間
電圧降下等でヘッド作動上好ましくないためである。
FIG. 14 shows an example of the configuration of the head driver 105. When 128 bits, that is, the data amount for one head is prepared in the shift register 1007 in the latch circuit 208 of the buffer memory 104, this video signal (image data) is transferred to the head driver 105.
The head driver 105 needs to be integrated and attached near the head 410. This is because if the distance between the driver heads is long, the drive waveform becomes worse and the voltage drop between the lead wires is not preferable for head operation.

【0067】一方、本実施例では印刷ヘッド410が移
動する形式を採用したため、ヘッド410への信号伝送
ライン数はできるだけ少ないことが望まれる。他方ヘッ
ド410の印刷条件からして、1本のノズルへの通電時
間は通常10μsec程度であり、冷却時間が1mse
c程度である。また、1本のノズルを作動させるのに約
0.2Aの電流を必要とするため128本のノズル全体
を一度に作動させると128×0.2A=25.6Aと
なり、大きなヘッド電源容量を必要とする。従って、こ
のようなノズル駆動条件からして1度に全体のノズルを
駆動せずに、負荷分担が時間軸に対し一様になるよう
に、ノズル駆動配分した方がヘッドの電源容量も小さく
なるし、印刷スピードを落とさずにヘッドドライバ10
5への入力信号ライン数を減少させることができる。上
述のノズル駆動条件では1000μsec/10μse
c=100、128/100=1.28→2、すなわち
128本のヘッドを2つのノズルごとにグループ分けし
て64グループとし、時系列的にノズルを駆動すれば最
大必要電流0.2A×2=0.4Aですむ。しかし、現
実には印刷スピードを上げる必要からヘッド駆動に要す
る時間を減らすため、本実施例では8グループ、16回
切替えで128ビットヘッド1ライン分を走査するよう
にした。この場合の電流は、最大0.2×8=1.6
A、ノズル駆動時間はクロックφ3のパルス間隔を12
μsecとすると12μsec×16=192μsec
となる。
On the other hand, since the print head 410 is moved in this embodiment, it is desirable that the number of signal transmission lines to the head 410 be as small as possible. On the other hand, from the printing conditions of the head 410, the energization time for one nozzle is usually about 10 μsec, and the cooling time is 1 mse.
It is about c. Further, since a current of about 0.2 A is required to operate one nozzle, 128 × 0.2 A = 25.6 A is required when all 128 nozzles are operated at once, which requires a large head power supply capacity. And Therefore, under such a nozzle driving condition, if the nozzles are distributed so that the load sharing becomes uniform with respect to the time axis without driving all the nozzles at once, the power supply capacity of the head also becomes smaller. The head driver 10 without reducing the printing speed.
The number of input signal lines to 5 can be reduced. Under the above nozzle driving conditions, 1000 μsec / 10 μse
c = 100, 128/100 = 1.28 → 2, that is, 128 heads are divided into groups of two nozzles to form 64 groups, and if the nozzles are driven in time series, the maximum required current is 0.2 A × 2. = 0.4A However, in reality, in order to reduce the time required to drive the head because it is necessary to increase the printing speed, in the present embodiment, one line of 128-bit head is scanned by switching 8 groups and 16 times. The maximum current in this case is 0.2 × 8 = 1.6
A, the nozzle driving time is 12 at the pulse interval of the clock φ3.
If it is μsec, 12 μsec × 16 = 192 μsec
Becomes

【0068】シフトレジスタ1007に貯えられた12
8ビットのビデオ信号は、図9のタイマ830の出力の
立下りパルスにより駆動されるパルスSFT2により1
6ビット8列パラレルの状態でラインドライバ1008
を経て、ヘッドドライバ105に伝送される(図13参
照)。ヘッドドライバ105側では、バッファメモリ1
008からのビデオ信号が入力端子1309から入る。
供給されたビデオ信号を印刷すべきかどうかの制御は、
ライン1307に入力するプリント信号PRTおよび安
全回路831からライン1306に送られるノズル通電
幅制御パルス信号Video−Outの両信号により行
う。すなわち、プリント信号PRTがL、ノズル通電幅
制御パルス信号Video−OutがHになると初めて
ナンドゲート1308を通じて、ビデオ入力端1309
からのビデオ信号がドライバ回路105に入って行く。
1305は16個のノズルグループを順次通電させるた
めの切替コード信号ラインであり、4ビットから形成さ
れる。1303および1304は16対1に切替えるた
めのマルチプレクサである。すなわち、マルチプレクサ
1303に入った1本のビデオ信号は切替コード信号ラ
イン1305により出力側の16本線のどれか1本上に
あらわれる。1301および1302はヘッドドライバ
部であり、TTLレベルのビデオ信号を電圧および電流
増幅してヘッド410を駆動する。1310はフレキシ
ブルコードまたはボンデング等414を介してマルチノ
ズルヘッド410に接続する出力端子である。
12 stored in the shift register 1007
The 8-bit video signal is set to 1 by the pulse SFT2 driven by the falling pulse of the output of the timer 830 in FIG.
6-bit 8-column parallel line driver 1008
And is transmitted to the head driver 105 (see FIG. 13). On the head driver 105 side, the buffer memory 1
The video signal from 008 enters from the input terminal 1309.
The control whether to print the supplied video signal,
Both the print signal PRT input to the line 1307 and the nozzle energization width control pulse signal Video-Out sent from the safety circuit 831 to the line 1306. In other words, when the print signal PRT becomes L and the nozzle energization width control pulse signal Video-Out becomes H, the video input terminal 1309 is first passed through the NAND gate 1308.
The video signal from the device enters the driver circuit 105.
Reference numeral 1305 denotes a switching code signal line for sequentially energizing 16 nozzle groups, which is formed of 4 bits. 1303 and 1304 are multiplexers for switching to 16: 1. That is, one video signal input to the multiplexer 1303 appears on any one of 16 output lines by the switching code signal line 1305. Head driver units 1301 and 1302 drive the head 410 by amplifying a TTL level video signal in voltage and current. An output terminal 1310 is connected to the multi-nozzle head 410 via a flexible cord or bonding 414.

【0069】図15は図1の出力装置106の構成の一
例を示し、ここで410は印刷用ヘッド(4色記録ヘッ
ド)であり、例えば図示のように、オンデマンド型式の
マルチノズルインクジェットヘッドが4色分、4本装備
されたものを用いる。このヘッド410はノズルが12
8本有するマルチノズルヘッドであり、そのヘッド41
0の構造の一例を後述の図16の(A)〜(D)に示
す。
FIG. 15 shows an example of the configuration of the output device 106 shown in FIG. 1. Here, reference numeral 410 is a printing head (four-color recording head). For four colors, use four equipped. This head 410 has 12 nozzles.
A multi-nozzle head having eight heads 41
An example of the structure of 0 is shown in (A) to (D) of FIG.

【0070】このような構造のヘッド410を図8に示
すように、イエローY,マゼンタM,シアンC,ブラッ
クBK用に各々1色ずつ1個の割りで計4個用意し、共
通移動台(キャリッジ)416に載置する。401は印
刷用紙送りモータであり、例えばパルスモータが使用さ
れる。402は紙送りローラ、403は印刷用紙、40
4は4色記録ヘッド410を移動させる駆動モータ、4
05はモータ404に駆動されてヘッドユニット410
を移動させるタイミングベルト、406はモータ404
の回転運動を直線運動に変換するタイミングベルトギヤ
ー、407および415はそれぞれヘッドユニット41
0の移動位置を検出する検出装置、408はヘッドユニ
ット410の移動を案内するガイドレール、409はヘ
ッド410へ電気信号を送るための給電ケーブル、41
1はヘッド410へインクを供給するためのインク供給
パイプであり、図16の(B)のパイプ1507と連通
する。412はインクタンク、413は給電ケーブル4
09の中継ボードおよびドライバ回路プリント板を形成
しているコネクタである。414はフレキシブル配線板
であり、バッファメモリ104から送出される信号を伝
送する信号ラインがプリントされている。
As shown in FIG. 8, four heads 410 having such a structure are prepared for yellow Y, magenta M, cyan C, and black BK, one for each color, and a common moving table ( (Carriage) 416. 401 is a printing paper feed motor, for example, a pulse motor is used. 402 is a paper feed roller, 403 is printing paper, 40
4 is a drive motor for moving the 4-color recording head 410, 4
Reference numeral 05 is driven by the motor 404 to drive the head unit 410.
Belt 406 for moving
Of the timing belt gears 407 and 415 for converting the rotational movement of the head unit 41 into the linear movement, respectively.
A detection device for detecting the movement position of 0, 408 is a guide rail for guiding the movement of the head unit 410, 409 is a power supply cable for sending an electric signal to the head 410, 41
Reference numeral 1 denotes an ink supply pipe for supplying ink to the head 410, which communicates with the pipe 1507 in FIG. 412 is an ink tank, 413 is a power supply cable 4.
09 is a connector forming a relay board and a driver circuit printed board. Reference numeral 414 is a flexible wiring board on which a signal line for transmitting a signal transmitted from the buffer memory 104 is printed.

【0071】図16の(A)は、ヘッド410の発熱体
ユニットの一例を示し、ここで1501はポリイミド
層、1502はアルミニウム層、1503は発熱体層、
1504は二酸化シリコン(SiO2 )層、1504′
はシリコン(Si)基板であり、これら各層は蒸着によ
り形成される。1505は基板支持体と放熱をかねた板
であり、アルミニウムからなる。また、この板1505
は接着剤で接着する。同図の(B)はノズル全体を示
し、ここで1509はヘッドユニットを支持する金具、
1506は同図の(A)の発熱体ユニット、1507は
インク供給パイプ、1508はガラスをカマボコ状に切
削したものであり、接着剤により発熱体ユニット150
6に固着する。同図の(C)はノズルの断面を示し、同
図の(D)はマルチノズルの発熱体側基板の表面を示
し、ここで1510は共通電極、1511はベース剤、
1513はリード線部である。次にインク突出の原理を
説明すると、インク供給パイプ1507から供給された
インクは共通液室に入って各ノズルに達する。通常状態
では、インクの表面張力によりインクはノズル外に突出
しないが電圧を加えられて、発熱体1503が発熱する
とインク内溶存空気のために気泡が発生し、この気泡に
よりノズル内にあるインクが突出する。
FIG. 16A shows an example of a heating element unit of the head 410, in which 1501 is a polyimide layer, 1502 is an aluminum layer, 1503 is a heating element layer.
1504 is a silicon dioxide (SiO 2 ) layer, 1504 '
Is a silicon (Si) substrate, and these layers are formed by vapor deposition. Reference numeral 1505 is a plate that also functions as a substrate support and heat dissipation, and is made of aluminum. Also, this plate 1505
Are glued together. (B) of the figure shows the entire nozzle, where 1509 is a metal member for supporting the head unit,
Reference numeral 1506 denotes a heating element unit shown in (A) of the figure, 1507 denotes an ink supply pipe, and 1508 denotes glass which is cut into a chamfered shape.
Stick to 6. (C) of the figure shows the cross section of the nozzle, (D) of the figure shows the surface of the heating element side substrate of the multi-nozzle, where 1510 is a common electrode, 1511 is a base agent,
Reference numeral 1513 is a lead wire portion. Next, the principle of ink ejection will be described. The ink supplied from the ink supply pipe 1507 enters the common liquid chamber and reaches each nozzle. In the normal state, the surface tension of the ink does not cause the ink to project outside the nozzle, but when a voltage is applied to the heating element 1503 to generate heat, bubbles are generated due to the dissolved air in the ink. Project.

【0072】次に、フレームメモリ103に入力されて
いる画像データを取り出し、印刷する手順について後述
のフローチャート等を用いて説明する。なお、印刷のた
めに必要な主な制御としては、フレームメモリ103へ
のアドレス制御、印刷ヘッド410間のレジストレーシ
ョンコントロールおよび印刷幅制御がある。
Next, a procedure for taking out the image data input to the frame memory 103 and printing the image data will be described with reference to the flow chart described later. The main controls necessary for printing are address control to the frame memory 103, registration control between the print heads 410, and print width control.

【0073】図17は説明を簡単化するため、例えば入
力画素数が512×512で、1画素の基本濃度マトリ
ックスを4×4とした場合のフレームメモリ103内で
のアドレスとデータの配列の関係について示す。
To simplify the description, FIG. 17 shows the relationship between the address and data arrangement in the frame memory 103 when the number of input pixels is 512 × 512 and the basic density matrix of one pixel is 4 × 4. About.

【0074】図18の(A)および(B)はフレームメ
モリ103内のデータと印刷アドレスとの対応の一例を
示す。図示のように、入力装置101から入力されるC
CD1ライン512画素は、画像処理部により濃度デー
タがビットパターン状に変換され、各画素(A1〜R
1),(A2〜R2)…のように変換される。フレーム
メモリ103上では16ビットごとに格納されるため、
アドレス(以下ADRと記す)0には(A1〜D1,A
2〜D2,A3〜D3,A4〜D4)の16ビット、A
DR=0001H には(A5〜D5,A6〜D6,A7
〜D7,A8〜D8)の16ビットが入る。従って、ビ
ットパターンに変換された512×512画素は、0〜
262143のアドレスが必要となる。図18の(A)
は上述の512×512画素のアドレスに対し、128
ビットマルチノズル410で印刷するときの状態を示
す。
18A and 18B show an example of correspondence between data in the frame memory 103 and print addresses. As shown, C input from the input device 101
In the 512 pixels of the CD1 line, the density data is converted into a bit pattern by the image processing unit, and each pixel (A1 to R
1), (A2 to R2) ... Since it is stored every 16 bits in the frame memory 103,
Address (hereinafter referred to as ADR) 0 (A1 to D1, A
2 to D2, A3 to D3, A4 to D4) 16 bits, A
For DR = 0001 H (A5 to D5, A6 to D6, A7
~ D7, A8 ~ D8) 16 bits. Therefore, the 512 × 512 pixels converted into the bit pattern are 0 to
The address of 262143 is required. FIG. 18 (A)
Is 128 with respect to the address of 512 × 512 pixels described above.
The state when printing with the bit multi-nozzle 410 is shown.

【0075】第1回目の印刷走査は、例えばアドレス1
27〜120を印刷し、次に255〜248,…,26
2143〜262136と原画の右端128ビット分一
列を印刷する。この場合、印刷ヘッド410は左から右
に走査する。この間にヘッド410が2048回歩進す
る。2048回目の歩進で印刷用紙403を128ノズ
ル分紙送りモータ401により歩進させる。続いて、ア
ドレス262128から262135分を印刷し、印刷
方向を右から左へ方向切替して上述同様に2048回歩
進し、2回目のヘッド走査を終える。
For the first print scan, for example, address 1
27-120, then 255-248, ..., 26
A row of 2143 to 262136 and the rightmost 128 bits of the original image is printed. In this case, print head 410 scans from left to right. During this time, the head 410 steps 2048 times. In the 2048th step, the printing paper 403 is stepped by the 128-nozzle paper feed motor 401. Then, the addresses 262128 to 262135 are printed, the printing direction is switched from right to left, the step is advanced 2048 times in the same manner as described above, and the second head scanning is completed.

【0076】図18の(B)は、512×512画素を
印刷する際の具体的アドレス設定の手順の一例を示す。
従って、512×512画素ではヘッドが8往復16回
走査し印刷を完了する。
FIG. 18B shows an example of a specific address setting procedure when printing 512 × 512 pixels.
Therefore, with 512 × 512 pixels, the head scans 8 reciprocations 16 times to complete printing.

【0077】図19は制御コンピュータ107により、
上述の各装置を制御する制御手順の一例を示す。次にこ
のフローチャートに基づき、印刷モードでの制御CPU
107の動作を説明する。
FIG. 19 shows the control computer 107
An example of a control procedure for controlling each of the above-mentioned devices will be shown. Next, based on this flowchart, the control CPU in the print mode
The operation of 107 will be described.

【0078】まず、印刷工程に入るとステップ1401
で各種の初期設定を行う。例えば、ステップ1401で
はCPU入出力装置108、例えばテレタイプから制御
CPU107内のメモリに各種制御データを設定する。
この制御データとしては、例えば各ヘッドレジストレー
ション値,印刷幅値,ヘッド送りパルスモータを台形駆
動制御するための初期スピード値,立上り,立下りパル
ス数,定速スピード値等がある。
First, in the printing process, step 1401
Perform various initial settings with. For example, in step 1401, various control data are set in the memory in the control CPU 107 from the CPU input / output device 108, for example, the teletype.
The control data includes, for example, each head registration value, print width value, initial speed value for controlling trapezoidal drive of the head feed pulse motor, number of rising and falling pulses, constant speed value.

【0079】ステップ1401の入力情報に基づき、ヘ
ッド送りパルスモータ404への通電時間計算をステッ
プ1402にて行う。CPU107内のレジスタCNT
Rによりヘッド送りパルスモータ404のパルス数PM
Xをカウントするが、ステップ1403によりそのレジ
スタの値を初期化する。続くステップ1404におい
て、CPU107からライン1101を通じ、プリセッ
タブルカウンタ1102にレジストレーション初期値を
入力する(図11参照)。この間に紙幅設定器1109
から印刷幅制御カウンタ1108にデータ読込みを行
う。ステップ1405でCPU107内にあるイベント
タイマをステップ1401の設定値に基づきタイマセッ
トし、そのタイマを起動させる。ステップ1406では
ライン1205を通じてフレームメモリアクセスするた
めの初期値をカウンタ1026にセットする(図12参
照)。この場合は、アドレス127番地がセットされ、
ダウンカウントされるとする。
Based on the input information of step 1401, the energization time of the head feed pulse motor 404 is calculated in step 1402. Register CNT in CPU 107
The number of pulses PM of the head feed pulse motor 404 by R
X is counted, but the value of the register is initialized in step 1403. In the following step 1404, the CPU 107 inputs the registration initial value to the presettable counter 1102 through the line 1101 (see FIG. 11). During this time, the paper width setting device 1109
Data is read from the print width control counter 1108. In step 1405, the event timer in the CPU 107 is set based on the set value in step 1401 and the timer is activated. In step 1406, an initial value for accessing the frame memory is set in the counter 1026 through the line 1205 (see FIG. 12). In this case, the address 127 is set,
Suppose it is down-counted.

【0080】次のステップ1407において、ラッチ回
路801から供給される
In the next step 1407, it is supplied from the latch circuit 801.

【0081】[0081]

【外1】 [Outer 1]

【0082】の内容を判別し(図9参照)、印刷スター
ト可能であれば
If the contents can be determined to start printing (see FIG. 9),

【0083】[0083]

【外2】 [Outside 2]

【0084】となるから、ステップ1408に進む。な
お、初期状態ではIRST信号により
Therefore, the processing advances to step 1408. In the initial state, the IRST signal

【0085】[0085]

【外3】 [Outside 3]

【0086】となっているので、ステップ1408に移
行する。ステップ1408において、CPU107から
上述のラッチ回路801にSTRパルス信号を出力す
る。これにより、図12のアドレスカウンタ部207で
設定されたフレームメモリアドレスがライン1209か
ら放出され、データをバッファメモリ104に16ビッ
ト分移し、これを4色4ページ分8回行い、各色バッフ
ァメモリ104に128ビット分のデータを格納させ、
さらにこれらの128ビット画像データをヘッドドライ
バ105のヘッドドライバ回路1301,1302によ
り8グループ,16回ノズル切替を行って合計128ノ
ズル分の印刷制御をハード的に行わせる(図14参
照)。従って、ステップ1408以降は画像データの取
扱いに関してはハード的に行い、制御用CPU107は
パルスモータ404の制御、フレームメモリ103への
アドレス制御、各色ヘッドレジストレーション制御を行
う。
Therefore, the processing shifts to step 1408. In step 1408, the CPU 107 outputs the STR pulse signal to the above-mentioned latch circuit 801. As a result, the frame memory address set by the address counter unit 207 of FIG. 12 is released from the line 1209, the data is transferred to the buffer memory 104 by 16 bits, and this is performed 8 times for 4 pages of 4 colors, and the buffer memory 104 of each color is stored. Store 128 bits of data in
Further, these 128-bit image data are switched by the head driver circuits 1301 and 1302 of the head driver 105 in eight groups and 16 times to perform print control for a total of 128 nozzles by hardware (see FIG. 14). Therefore, after step 1408, the image data is handled by hardware, and the control CPU 107 controls the pulse motor 404, address control to the frame memory 103, and head registration control for each color.

【0087】ステップ1409では、CPU107から
レジストレーション歩進パルスPXを制御基板205の
入力端子1103に放出する(図11参照)。次のステ
ップ1410において、512画素分のヘッド送りパル
スモータ歩進の総和を示すCPU107の内部カウンタ
CNTRの値が所定の設定値SALL 以上であるか否かを
判定し、肯定判定であれば1ライン分を印刷したことに
なるので、印刷用紙送り等の制御を行わせるステップ1
414以降のルーチンに進む。カウンタCNTRの値が
ALL 以下であれば、当然1ライン分印刷を完了してい
ないのでステップ1411に進み、パルスモータ405
を歩進させる。ここで、ヘッド送りパルスモータ404
は一般に1パルス62.5μmを進むように設計されて
いるから、マルチノズルヘッド410を、例えば8本/
mm、すなわちノズル間が125μmピッチで製作して
いるとすれば、ヘッド410の送りも125μmピッチ
で送る必要があるので、1ライン印字するごとに2パル
スCPU107からPMXパルスを出す必要がある。同
時に、ステップ1411でPMX総歩進数カウンタCN
TRを+1インクリメントする。ステップ1412にお
いて、先のステップ1405でスタートさせたCPU1
07に内蔵のイベントタイマにより設定された時間が経
過しているか否かを判定する。これはパルスモータ40
4を作動させるときパルス間隔が短くなると、自起動周
波数以上となりモータ404が回転しなくなる、いわゆ
る脱調状態を示すのでパルスモータ404の加速トルク
が一定になるようにパルス間隔を初期には長い時間で設
定し(ステップ1405)、速度が上昇するにつれて短
くするようにするためである。なお、これらの時間設定
にはステップ1402の所で予め時間定数を計算してC
PU107のメモリテーブル内に格納し、必要に応じ引
き出す、いわゆるテーブルルックアップ方式を採用して
いる。従って、ステップ1412においては、ステップ
1402で計算した時間が経過すれば肯定判定となり、
ステップ1413に進む。ただし、ヘッド410の第1
ライン目を印刷する場合には、ステップ1405の処理
はあまり意味をもたず、第2ライン目以降を印刷すると
きに上述のパルスモータ404の駆動周期を決定するタ
イマの働きをする。
At step 1409, the CPU 107 outputs the registration step-up pulse PX to the input terminal 1103 of the control board 205 (see FIG. 11). In the next step 1410, it is determined whether or not the value of the internal counter CNTR of the CPU 107, which indicates the total sum of the head feed pulse motor steps for 512 pixels, is equal to or greater than a predetermined set value S ALL , and if the determination is affirmative, 1 Since it has been printed for the line, step 1 to control the printing paper feed etc.
The routine proceeds to step 414 and thereafter. If the value of the counter CNTR is less than or equal to S ALL , it means that one line has not been printed.
Step forward. Here, the head feed pulse motor 404
Is generally designed to advance one pulse of 62.5 μm, the multi-nozzle head 410 is, for example, 8 lines /
mm, that is, if nozzles are manufactured with a pitch of 125 μm, it is necessary to also feed the head 410 at a pitch of 125 μm, and therefore it is necessary to output a PMX pulse from the 2-pulse CPU 107 every time one line is printed. At the same time, in step 1411, the PMX total step count counter CN
Increment TR by +1. In step 1412, the CPU1 started in the previous step 1405
It is determined whether or not the time set by the event timer built in 07 has elapsed. This is a pulse motor 40
When the pulse interval becomes short when activating No. 4, the motor 404 does not rotate, which is higher than the self-starting frequency, that is, a so-called step-out state is shown. This is because the value is set in step 1405 (step 1405) and shortened as the speed increases. To set these times, a time constant is calculated in advance at step 1402 and C
A so-called table look-up method is adopted in which the data is stored in the memory table of the PU 107 and retrieved as needed. Therefore, in step 1412, an affirmative determination is made if the time calculated in step 1402 has elapsed,
Proceed to step 1413. However, the first of the head 410
When printing the second line, the process of step 1405 does not make much sense, and acts as a timer that determines the drive cycle of the pulse motor 404 when printing the second and subsequent lines.

【0088】ステップ1413では1発目のパルスモー
タ作動パルスを出力する。ステップ1413用のタイマ
をステップ1420で作動させる。これでヘッド1ライ
ン分の印刷動作はほぼ完了するので、ステップ1421
において次に印刷すべきフレームメモリ103の先頭ア
ドレス番地の決定および図12のアドレスカウンタ部2
07のライン1204へのアップ/ダウン(UP/DW
N)の制御決定と、タイマ作動とを並行に処理する。ヘ
ッド2ライン目を印刷するためには、図18の(B)で
示すように、2ライン目の先頭アドレスを255にして
減算方向に進めばよい。また、この印刷ヘッド410の
Nライン目の先頭アドレスaN は、aN=127±12
8(N−1)で示される。式中のプラス符号はヘッド4
10が図15の左側Lから右側Rに移動する場合に相当
し、マイナス符号は右側Rから左側Lに移動する場合に
相当する。これらヘッド410の印刷方向は制御CPU
107内に設けたレジスタによりCPU107内部で判
別するので、アドレスの計算時にこのレジスタを参照
し、加算符号の決定を行う。また、当然のことながら、
CPU107からパルスモータ404のドライバへ回転
方向切替制御信号が1ビット送出される。
At step 1413, the first pulse motor operating pulse is output. The timer for step 1413 is activated in step 1420. This completes the printing operation for one line of the head, so step 1421
At the start address of the frame memory 103 to be printed next, and the address counter unit 2 in FIG.
07 up / down to line 1204 (UP / DW
N) control decisions and timer actuation are processed in parallel. In order to print the second line of the head, the head address of the second line may be set to 255 and the process may proceed in the subtraction direction, as shown in FIG. The head address a N of the Nth line of the print head 410 is a N = 127 ± 12
8 (N-1). The plus sign in the formula is the head 4
15 corresponds to the case of moving from the left side L to the right side R of FIG. 15, and the minus sign corresponds to the case of moving from the right side R to the left side L. The print direction of these heads 410 is the control CPU
Since the determination is made inside the CPU 107 by the register provided in 107, this register is referred to when the address is calculated, and the addition code is determined. Also, of course,
A 1-bit rotation direction switching control signal is sent from the CPU 107 to the driver of the pulse motor 404.

【0089】ステップ1422では2発目のパルスモー
タ作動パルスをステップ1424で出すから、その前に
カウンタCNTRの値を“+1”インクリメントする。
ステップ1420のタイムアップをステップ1423で
調べる。すなわち、ステップ1423において、1発目
のパルス時間幅が経過したか否かを判定する。所定時間
経過すると、CPU107のハードタイマによりインタ
ーラプット処理されて、タイムアップが判明するのでス
テップ1423を通過し、第2発目のパルスモータ作動
パルスをステップ1424で出力してからステップ14
05に戻る。2発目のタイマ設定時間は、ステップ14
05で設定される。
At step 1422, since the second pulse motor operating pulse is issued at step 1424, the value of the counter CNTR is incremented by "+1" before that.
The time up of step 1420 is checked in step 1423. That is, in step 1423, it is determined whether or not the first pulse time width has elapsed. When a predetermined time has elapsed, the hard timer of the CPU 107 performs an interrupt process and the time-up is determined. Therefore, step 1423 is passed, and the second pulse motor operating pulse is output in step 1424, and then step 14
Return to 05. The second timer setting time is step 14
It is set in 05.

【0090】以上の制御手順により、フレームメモリ1
03のアドレス制御と、レジストレーション用パルスの
発生および印刷幅の制御を行いながら、ヘッド410を
1ライン毎に入力画像データに基づき、駆動して記録紙
403上に画像を印刷して行く。2048ライン目の印
刷になると、フレームメモリ103への先頭アドレスは
図18の(B)に示すように262143になる。この
先頭アドレスから8ワード分のデータをフレームメモリ
103からバッファメモリ104に移し印刷を完了する
と、カウンタCNTRの値が設定値のSALL に等しくな
るため、ステップ1410の判定手順で肯定判定となり
ステップ1414に進み、紙送りパルスモータ401へ
駆動パルスを送り、ヘッド1走査分の印刷を終了する。
By the above control procedure, the frame memory 1
03, while controlling the generation of the registration pulse and the print width, the head 410 is driven line by line based on the input image data to print an image on the recording paper 403. When the 2048th line is printed, the start address to the frame memory 103 is 262143 as shown in FIG. When the data of 8 words from this start address is transferred from the frame memory 103 to the buffer memory 104 and printing is completed, the value of the counter CNTR becomes equal to the set value S ALL, and therefore a positive determination is made in the determination procedure of step 1410 and step 1414 is performed. Then, the drive pulse is sent to the paper feed pulse motor 401, and the printing for one scan of the head is completed.

【0091】従って、次の印刷ではヘッド410が右側
Rから左側Lに走査する印刷方向に切替る。ここで、4
本のマルチノズルヘッド410が左からシアンC,マゼ
ンタM,イエローY,ブラックBKとなっていたとする
と、左側Lから右側Rに印刷する場合はブラックBK,
イエローY,マゼンタM,シアンCの順に印刷される
が、右側Rから左側Lに印刷するときはシアンC,マゼ
ンタM,イエローY,ブラックBKの順で印刷すること
になる。そのため、印刷方向に応じて各ヘッド間のレジ
ストレーションを入替える必要が生じるので、ステップ
1415においてこのレジストレーションの入替作業を
行う。なおこの場合、4本の各ヘッドの間隔は機械的に
等ピッチで設置されているものとする。ヘッド間ピッチ
がずれていると印刷方向によりレジストレーションがず
れるからである。
Therefore, in the next printing, the head 410 switches from the right side R to the left side L in the printing direction. Where 4
Assuming that the multi-nozzle head 410 of the book has cyan C, magenta M, yellow Y, and black BK from the left, black BK, when printing from left L to right R,
Yellow Y, magenta M, and cyan C are printed in this order, but when printing from right side R to left side L, cyan C, magenta M, yellow Y, and black BK are printed in that order. Therefore, it is necessary to replace the registration between the heads according to the printing direction, and therefore in step 1415, the registration replacement work is performed. In this case, it is assumed that the four heads are mechanically arranged at equal pitches. This is because if the head-to-head pitch is misaligned, the registration is misaligned depending on the printing direction.

【0092】次のステップ1416において、フレーム
メモリ103への初期アドレスを計算する。図18の
(B)から明らかなように、2回目のヘッド走査の開始
アドレスは262135番地となり、これは1回目のヘ
ッド走査終了アドレス262143にマイナス8を加算
したものである。続くステップ1417において、ヘッ
ド送り方向の反転に対応してパルスモータドライバへの
方向切替ラインを反転させる。これにより、完全にヘッ
ド1走査分の印刷を終了するので、CPU107内に設
けた走査回数カウンタレジスタの値NSCANを“+
1”インクリメントする。ステップ1419において、
予めCPU入出力装置108のキーボードから入力した
走査回数NSTOPと上述のカウンタ値NSCANとを
比較し、NSCANがNSTOPより等しいか大きいと
きは印刷を停止する。NSCANがNSTOPより小さ
いときは、ステップ1403の処理手順に戻り上述同様
の操作を繰返す。
At the next step 1416, the initial address to the frame memory 103 is calculated. As is clear from FIG. 18B, the start address of the second head scan is 262135, which is the first head scan end address 262143 plus -8. At step 1417, which follows step 1417, the direction switching line to the pulse motor driver is reversed in response to the reversal of the head feed direction. As a result, printing for one scan of the head is completely completed, so the value NSCAN of the scan counter register provided in the CPU 107 is set to "+".
1 "increment. In Step 1419,
The number of scans NSTOP previously input from the keyboard of the CPU input / output device 108 is compared with the above-mentioned counter value NSCAN, and when NSCAN is equal to or larger than NSTOP, printing is stopped. If NSCAN is smaller than NSTOP, the procedure returns to step 1403 and the same operation as described above is repeated.

【0093】なお、実際の印刷は図11のバス1113
から送出する信号PRTにより制御する。すなわち、信
号PRTは図14のバス1307に入り印刷を制御する
とともに、図9のコントローラ206から供給するアド
レスインクリメントパルスADR.PLSを図12のフ
レームメモリアクセスアドレスカウンタ1206に入力
させるかどうかの制御もバス1201を介して行ってい
る。従って、CPU107からフレームメモリアクセス
用先頭番地が図12のカウンタ1206に入力されて
も、図11のレジストレーションおよび印刷幅検出カウ
ンタ1107がともに可とならなければバス1113へ
信号PRTが出力されないため、フレームメモリアドレ
スの初期値が出力され、そのアドレスの初期データがバ
ッファメモリ104に入力されて、ヘッドドライバ10
5まで伝送されてもドライバ部1301,1310で印
刷停止となり、実際の印刷は行えない。
The actual printing is performed by the bus 1113 in FIG.
It is controlled by the signal PRT sent from the. That is, the signal PRT enters the bus 1307 of FIG. 14 to control the printing, and the address increment pulse ADR. Control over whether or not to input PLS to the frame memory access address counter 1206 in FIG. 12 is also performed via the bus 1201. Therefore, even if the head address for frame memory access is input from the CPU 107 to the counter 1206 in FIG. 12, the signal PRT is not output to the bus 1113 unless both the registration and print width detection counters 1107 in FIG. 11 are enabled. The initial value of the frame memory address is output, the initial data of the address is input to the buffer memory 104, and the head driver 10
Even if the data is transmitted up to 5, the printing is stopped in the driver units 1301 and 1310, and the actual printing cannot be performed.

【0094】以上の説明は、主に1色1ページ分につい
て詳細に述べたが、図8の各ブロックの装置205,2
07,208および209を各色別に設け、それぞれ色
別のページセレクトスイッチを設ければ、それらの内部
回路は全く同じですむ。
Although the above description has been given mainly for one color and one page in detail, the devices 205 and 2 of each block in FIG. 8 are described.
If 07, 208, and 209 are provided for each color and a page select switch for each color is provided, the internal circuits thereof are exactly the same.

【0095】以上の説明から明らかなように、本実施例
のカラー印刷装置は、入力画像濃度にディザ信号を加え
てその上位ビットをラインメモリに格納し、そのライン
メモリ内に格納した圧縮濃度データをパターンジェネレ
ータ(パタン発生器)を介してビットパターンにしてフ
レームメモリ内に格納し、そのフレームメモリから印刷
するのに必要な最小単位毎に画像情報をバッファレジス
タに転送するようにしているので、往復印刷を容易に
し、印刷スピードを向上させることができる。また、マ
ルチノズルを一度に通電せずに、分散して駆動させるよ
うにしたので、印刷スピードを落さずにヘッド電源容量
を小形化することができる。
As is clear from the above description, the color printing apparatus of this embodiment adds the dither signal to the input image density and stores the upper bits in the line memory, and the compressed density data stored in the line memory. Is stored in the frame memory as a bit pattern via the pattern generator (pattern generator), and the image information is transferred to the buffer register for each minimum unit required for printing from the frame memory. Reciprocal printing can be facilitated and printing speed can be improved. Further, since the multi-nozzles are driven in a distributed manner without energizing at once, it is possible to reduce the head power supply capacity without decreasing the printing speed.

【0096】さらにまた、本実施例では、マルチノズル
分の画像情報量をシリアルに並べていくつかのグループ
に分割し、その分割した分だけの数の信号線を通じて画
像信号を送るとともに、各グループ毎に分割されたシリ
アル画像信号を印刷すべきノズルに同期させる同期信号
により信号分配させるようにしたので、移動ヘッドへの
電気信号供給線を減らすことができ、装置の小形化が得
られる。例えば、本実施例で、ノズル周期を1mse
c,通電幅を10μsecで8本同時印刷とし、1画素
を4×4マトリックスで512×512画素印刷する
と、紙送り時間も入れ、約20秒以下で印刷可能とな
り、しかも4色天然色の画像印刷が得られた。
Furthermore, in this embodiment, the image information amount for multi-nozzles is serially arranged and divided into several groups, and the image signals are sent through the signal lines corresponding to the number of divided portions. Since the divided serial image signal is distributed by the synchronizing signal for synchronizing with the nozzle to be printed, the number of electric signal supply lines to the moving head can be reduced and the apparatus can be downsized. For example, in this embodiment, the nozzle cycle is 1 mse.
c. Simultaneous printing of 8 lines with energization width of 10 μsec and 512 × 512 pixel printing of 1 pixel in a 4 × 4 matrix enables printing in about 20 seconds or less with paper feed time. A print was obtained.

【0097】なお、本実施例では、印刷スピードを向上
させるために印刷ヘッドを左→右へ,右→左へと走査し
て往復印刷しているが、インクのかさね合わせ順が走査
毎に変わり、あるいは各ヘッド間のレジストレーション
が機械的に一致しない場合は往復印刷はできないため、
一方向走査で印刷することとなる。その一方向走査は、
アドレス順を変更すれば容易に実現できることが図18
の(A)および(B)を参照すれば容易に判明されるこ
とであるから、一方向走査印刷も本発明の範囲に含まれ
る。
In this embodiment, in order to improve the printing speed, the print head scans from left to right and from right to left for reciprocal printing. Or, if the registration between the heads does not match mechanically, reciprocal printing cannot be performed.
Printing is performed by one-way scanning. The one-way scan is
It can be easily realized by changing the address order.
One-way scanning printing is also included in the scope of the present invention because it can be easily found by referring to (A) and (B).

【0098】以上の説明のように、従来のカラー印刷装
置は高価格であるか、あるいは印刷スピードが遅いかの
どちらかの欠点を有していたが、本実施例では原画入力
濃度情報を情報圧縮した後、その圧縮情報を濃度ドット
パターンに変換してメモリ部に記憶し、印刷時にそのメ
モリ部のアドレスを制御して原画を再現印刷するように
しているので、容易にマルチノズルヘッドを用いて往復
印刷させることができ、それにより極めて廉価で高速の
カラー印刷装置を提供することができる。
As described above, the conventional color printing apparatus has the drawback of being either expensive or slow in printing speed, but in this embodiment, the original image input density information is used as information. After compression, the compression information is converted into a density dot pattern and stored in the memory section, and the address of the memory section is controlled during printing to reproduce and print the original image, so it is easy to use a multi-nozzle head. Thus, reciprocal printing can be performed, thereby providing a very inexpensive and high-speed color printing device.

【0099】従って、本実施例により従来高価で大きい
装置だったカラー印刷装置のイメージを刷新し、カラー
印刷機として利用されるだけでなく、EDP,ワードプ
ロセッサ等の各種のコンピュータ端末装置、およびファ
クシミリ等の各種のビデオ信号入力源の出力手段として
多方面に容易に利用可能となるので、情報産業分野で多
大な効果が得られる。
Therefore, according to the present embodiment, the image of the color printing apparatus, which has been expensive and large in the past, is renewed and used not only as a color printing machine but also as various computer terminal apparatuses such as EDP and word processor, and facsimiles. Since it can be easily used in various fields as an output means of various video signal input sources, a great effect can be obtained in the information industry field.

【0100】[0100]

【発明の効果】以上説明したように、本発明によれば、
極めて廉価で高速のカラー印刷装置を提供することがで
きる効果が得られる。
As described above, according to the present invention,
It is possible to provide an extremely inexpensive and high-speed color printing device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明印刷装置の構成の一例を示すブロック図
である。
FIG. 1 is a block diagram showing an example of the configuration of a printing apparatus of the present invention.

【図2】図1の入力装置の内部構成の一例を示す斜視図
である。
FIG. 2 is a perspective view showing an example of an internal configuration of the input device of FIG.

【図3】図2の入力装置の回路構成の一例を示すブロッ
ク図である。
FIG. 3 is a block diagram showing an example of a circuit configuration of the input device of FIG.

【図4】図1の画像処理部の構成の一例を示すブロック
図である。
FIG. 4 is a block diagram showing an example of a configuration of an image processing unit in FIG.

【図5】図1のフレームメモリの構成の一例を示すブロ
ック図である。
5 is a block diagram showing an example of a configuration of a frame memory of FIG.

【図6】図3から図5までの装置における信号生成のタ
イミングの一例を示す信号波形図である。
FIG. 6 is a signal waveform diagram showing an example of signal generation timing in the devices of FIGS. 3 to 5;

【図7】図3から図5までの装置における信号生成のタ
イミングの一例を示す信号波形図である。
FIG. 7 is a signal waveform diagram showing an example of signal generation timing in the devices of FIGS. 3 to 5;

【図8】主として図1のバッファメモリの構成の一例を
示すブロック図である。
8 is a block diagram mainly showing an example of a configuration of a buffer memory in FIG.

【図9】図8のコントローラの構成の一例を示すブロッ
ク図である。
9 is a block diagram showing an example of a configuration of the controller of FIG.

【図10】(A)および(B)はそれぞれ図9のコント
ローラの出力波形のタイミングを示す信号波形図であ
る。
10A and 10B are signal waveform diagrams showing timings of output waveforms of the controller of FIG. 9, respectively.

【図11】図8の制御基板の構成の一例を示すブロック
図である。
11 is a block diagram showing an example of a configuration of a control board of FIG.

【図12】図8のアドレスカウンタ部の構成の一例を示
すブロック図である。
12 is a block diagram showing an example of a configuration of an address counter section in FIG.

【図13】図8のラッチ回路の構成の一例を示すブロッ
ク図である。
13 is a block diagram showing an example of a configuration of the latch circuit of FIG.

【図14】図1または図8のドライバの構成の一例を示
すブロック図である。
14 is a block diagram showing an example of the configuration of the driver of FIG. 1 or FIG.

【図15】図1の出力装置の構成の一例を示す斜視図で
ある。
FIG. 15 is a perspective view showing an example of a configuration of the output device of FIG.

【図16】(A)〜(D)はそれぞれ図15のヘッドの
ノズルの構成の一例を示す要部拡大正面図,要部平面
図,要部断面図および全体平面図である。
16A to 16D are an enlarged front view of a main part, a plan view of the main part, a cross-sectional view of the main part, and an overall plan view showing an example of the configuration of the nozzle of the head of FIG.

【図17】図5のフレームメモリ内でのアドレスとデー
タの配列関係の一例を示す図である。
17 is a diagram showing an example of an arrangement relationship between addresses and data in the frame memory of FIG.

【図18】(A)および(B)はそれぞれそのフレーム
メモリ内のデータと印刷アドレスとの対応関係の一例を
示す図である。
18A and 18B are diagrams showing an example of a correspondence relationship between data in a frame memory and a print address.

【図19】図1または図8の制御コンピュータの制御動
作の一例を示すフローチャートである。
19 is a flowchart showing an example of a control operation of the control computer of FIG. 1 or FIG.

【符号の説明】[Explanation of symbols]

101 入力装置 102 画像処理部 103 フレームメモリ 104 バッファメモリ 105 ドライバ 106 出力装置 107 制御コンピュータ(CPU) 108 CPU入出力装置 501 光源 502 冷却ファンモータ 503 反射板 504 熱線吸収フィルタ 505 光学系 506 スリット板 507 フィルム収納器 508 スプロケット 509 カラーフィルム 510 フィルム画面 511 フィルム送り駆動モータ 512 フィルム位置検出器 513R 受光器(CCD) 514R 光学系 515 光学系 516B 受光器(CCD) 517B 光学系 518,519 ダイクロイックミラー 520G 光学系 521G 受光器(CCD) 309増幅器 315R ビデオ増幅器 316R アナログデジタル変換器 317 ADCサンプリングタイミングライン 319 フィルム位置検出信号ライン 320R データライン 322 サンプリングパルスライン 323 クロックパルスライン 324 フィルム送りパルスモータ信号線 325 パワーライン 350R デジタル加算器 351R ラインメモリ 352C パターンジェネレータ 353C パラレルレジスタ(ラッチレジスタ) 354R,355R,356R データライン 357C,358C パターンライン 359 ディザ信号ライン 360,362 アドレスおよび制御線 363 カウンタ 364 ラインメモリ用アドレスカウンタ 365 パターンジェネレータ用アドレスカウンタ 366 パラレルレジスタ用アドレスレジスタ 367,368 歩進パルス 369 初期値設定用データライン 370,371 制御ライン 373 信号線 381 ページメモリ 382Y データの出力ライン 383 ページメモリ用アドレス制御線 384 カウンタ 385 初期アドレス設定線 386 インクリメントおよびデクリメントパルス線 109A,109B 交信ライン 110 制御ライン 111A 制御バスライン 204 制御基板 205 制御基板 206 コントローラ(制御基板) 207 アドレスカウンタ部 208 ラッチ回路(バッファメモリ) 211 制御回路 213 データバス 214 アドレスバス 219〜237,240,241 ライン 238,239 パルスモータ(=404) 801,805,814,828 ラッチ回路(フリッ
プフロップ) 802,804,806,809,815,823,8
26,836,837オアゲート 803,807,816,817,829 アンドゲー
ト 808,819,824,832,838 カウンタ 810,820 コンパレータ 811,821 設定器 818,822,827,830,834,835,T
1,T7 タイマ 825,833 デコーダ 831 安全回路 1101 レジストレーション設定値読込ポート 1102 プリセッタブルカウンタ 1103 制御パルス入力端子 1104 出力ライン 1105,1106 アンドゲート 1107 ライン 1108 印刷幅制御用カウンタ 1109 印刷幅設定用スイッチ(紙幅設定器) 1110 色設定器(ページ設定器) 1111 セレクタ回路 1112 ライン 1113 4ビットライン 1201 印刷開始指令信号ライン 1202 選択スイッチ 1203 アンドゲート 1204 アップ/ダウン制御線 1205 フレームメモリ用アドレス初期値設定ライン 1206 アップ/ダウンカウンタ 1208 ラインドライバ 1212 コンパレータ 1214 アドレスカウンタ基板のページ設定器 1207,1209,1210,1211,1213,
1215 ライン 1001 オアゲート 1002 16ビットデータバスライン 1003 ページセレクト設定器 1004 コンパレータ 1005 アンドゲート 1006 パラレルシリアルレジスタ 1007 シフトレジスタ 1008 バッファメモリ 1009 出力線 1301,1302 ヘッドドライバ部 1303,1304 マルチプレクサ 1305 切替コード信号ライン 1306,1307 ライン 1308 ナンドゲート 1309 入力端子 1310 出力端子 1311 ノアゲート 401 印刷用紙送りモータ 402 紙送りローラ 403 印刷用紙 404 駆動モータ 405 タイミングベルト 406 ギヤー 407,415 ヘッドユニット移動位置検出装置 408 ガイドレール 409,409Y 給電ケーブル 410,410Y 印刷用ヘッド(4色記録ヘッドユニ
ット) 411,411Y インク供給パイプ 412,412Y インクタンク 413 コネクタ 414 フレキシブル配線板 416 共通移動台(キャリッジ) 1501 ポリイミド層 1502 アルミニウム層 1503 発熱体層 1504 二酸化シリコン(セラミック)層 1504′ シリコン基板 1505 基板支持体 1506 発熱体ユニット 1507 インク供給パイプ 1508 ガラス基板 1509 ヘッドユニット支持金具 1510 共通電極 1511 ベース剤 1513 リード線部 1401〜1424 制御手順 PMX パルモータXのパルス CNTR PMXカウンタ REG レジスト PCNT アドレスプリセット RDY/BSY 印字チェック STR スタートパルス PX レジスト、プリント幅カウンタ歩進パルス SALL PMX総パルス NSCAN 走査回数カウンタ NSTOP 全走査回数
101 Input Device 102 Image Processing Unit 103 Frame Memory 104 Buffer Memory 105 Driver 106 Output Device 107 Control Computer (CPU) 108 CPU Input / Output Device 501 Light Source 502 Cooling Fan Motor 503 Reflector 504 Heat Ray Absorption Filter 505 Optical System 506 Slit Plate 507 Film Storage device 508 Sprocket 509 Color film 510 Film screen 511 Film feed drive motor 512 Film position detector 513R Optical receiver (CCD) 514R Optical system 515 Optical system 516B Optical receiver (CCD) 517B Optical system 518,519 Dichroic mirror 520G Optical system Light receiver (CCD) 309 Amplifier 315R Video amplifier 316R Analog-digital converter 317 ADC Sampling tie NG film 319 Film position detection signal line 320R Data line 322 Sampling pulse line 323 Clock pulse line 324 Film feed pulse motor signal line 325 Power line 350R Digital adder 351R Line memory 352C Pattern generator 353C Parallel register (latch register) 354R, 355R, 356R Data line 357C, 358C Pattern line 359 Dither signal line 360,362 Address and control line 363 Counter 364 Line memory address counter 365 Pattern generator address counter 366 Parallel register address register 367,368 Advance pulse 369 Initial value setting data Line 370, 371 Control line 373 Signal line 381 page memory 382 Y data output line 383 page memory address control line 384 counter 385 initial address setting line 386 increment and decrement pulse line 109A, 109B communication line 110 control line 111A control bus line 204 control board 205 control board 206 controller (control) Substrate) 207 Address counter unit 208 Latch circuit (buffer memory) 211 Control circuit 213 Data bus 214 Address bus 219-237, 240, 241 Line 238, 239 Pulse motor (= 404) 801, 805, 814, 828 Latch circuit (flip-flop) ) 802, 804, 806, 809, 815, 823, 8
26, 836, 837 OR gate 803, 807, 816, 817, 829 AND gate 808, 819, 824, 832, 838 Counter 810, 820 Comparator 811, 821 Setting device 818, 822, 827, 830, 834, 835, T
1, T7 timer 825, 833 decoder 831 safety circuit 1101 registration setting value reading port 1102 presettable counter 1103 control pulse input terminal 1104 output line 1105, 1106 AND gate 1107 line 1108 print width control counter 1109 print width setting switch ( Paper width setting device) 1110 Color setting device (page setting device) 1111 Selector circuit 1112 line 1113 4 bit line 1201 Print start command signal line 1202 Selection switch 1203 AND gate 1204 Up / down control line 1205 Frame memory address initial value setting line 1206 Up / down counter 1208 Line driver 1212 Comparator 1214 Address counter Board page setter 120 , 1209,1210,1211,1213,
1215 line 1001 OR gate 1002 16-bit data bus line 1003 page select setting device 1004 comparator 1005 AND gate 1006 parallel serial register 1007 shift register 1008 buffer memory 1009 output line 1301, 1302 head driver unit 1303, 1304 multiplexer 1305 switching code signal line 1306 1307 line 1308 NAND gate 1309 input terminal 1310 output terminal 1311 NOR gate 401 printing paper feed motor 402 paper feed roller 403 printing paper 404 drive motor 405 timing belt 406 gear 407, 415 head unit moving position detection device 408 guide rail 409, 409Y power supply cable 410, 410Y for printing Head (4 color recording head unit) 411, 411Y Ink supply pipe 412, 412Y Ink tank 413 Connector 414 Flexible wiring board 416 Common moving base (carriage) 1501 Polyimide layer 1502 Aluminum layer 1503 Heating element layer 1504 Silicon dioxide (ceramic) layer 1504 ′ Silicon substrate 1505 Substrate support 1506 Heating element unit 1507 Ink supply pipe 1508 Glass substrate 1509 Head unit support metal fittings 1510 Common electrode 1511 Base agent 1513 Lead wire section 1401 to 1424 Control procedure PMX Pulmotor X pulse CNTR PMX counter REG resist PCNT address Preset RDY / BSY print check STR start pulse PX resist, print width counter Step pulse S ALL PMX Total pulse NSCAN Scan count counter NSTOP Total scan count

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年3月2日[Submission date] March 2, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Name of item to be amended] Title of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【発明の名称】 カラープリンタTitle of invention Color printer

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0001[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0001】[0001]

【産業上の利用分野】本発明はカラープリンタに関し、
特にマルチノズルインクジェット記録ヘッドを用いた多
色印刷に好適なカラープリンタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color printer,
In particular, the present invention relates to a color printer suitable for multicolor printing using a multi-nozzle inkjet recording head.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】[0005]

【発明が解決しようとする課題】従来のこの種の印刷装
置では記録部が1色について1本のノズルまたは数本ノ
ズルで記録する方式であるため、印刷時間が多くかかる
欠点があった。1本ノズル方式は数本ノズル方式でも駆
動周波数の高速なものを使用すれば数分で印刷できる
が、これでもまだまだプリント速度が低速である。この
ためノズル数を多くすれば高速化できるがラスタースキ
ャンカラーデータをプリントすることが難しくなるとい
う欠点があった。
The conventional printing apparatus of this type has a drawback that it takes a long time to print because the printing unit prints with one nozzle or several nozzles for each color. The one-nozzle method can print in a few minutes even if several nozzles have a high driving frequency, but the printing speed is still low. Therefore, if the number of nozzles is increased, the speed can be increased, but there is a drawback that it becomes difficult to print the raster scan color data.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0006[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0006】本発明はかかる欠点を解決することを目的
とする。
The present invention aims to overcome these drawbacks.

【手続補正6】[Procedure Amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0007[Correction target item name] 0007

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0007】[0007]

【課題を解決するための手段】本発明のカラープリンタ
は、上述した欠点を除去するため、複数カラー成分を含
むカラーデータをラスタースキャンカラーデータとして
供給する供給手段、夫々副走査方向が複数画素分の所定
長であって互いに異なる色を形成する複数列の記録ヘッ
ド、および前記供給手段により供給されたラスタースキ
ャンカラーデータを前記複数列の記録ヘッドにより再生
すべく前記ラスタスーキャンカラーデータのデータ配列
を変換して前記複数列の記録ヘッドに供給する変換手段
とを有する。
In order to eliminate the above-mentioned drawbacks, the color printer of the present invention supplies a color data containing a plurality of color components as raster scan color data, each of which has a plurality of pixels in the sub-scanning direction. A plurality of rows of recording heads having a predetermined length and forming mutually different colors, and a raster scan color data data array for reproducing the raster scan color data supplied by the supplying means by the plurality of rows of recording heads. And converting means for converting and supplying the recording heads to the plurality of rows of recording heads.

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0008】[0008]

【作用】本発明では前記変換手段を有しているのでラス
タースキャンカラーデータの出力手段として高速のカラ
ープリンタが得られる。
Since the present invention has the converting means, a high speed color printer can be obtained as an output means of raster scan color data.

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0099[Correction target item name] 0099

【補正方法】削除[Correction method] Delete

【手続補正9】[Procedure Amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0100[Correction target item name] 0100

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0100】[0100]

【発明の効果】本発明により、従来高価で大きい装置だ
ったカラー印刷装置のイメージを刷新し、カラー印刷機
として利用されるだけでなく、EDP,ワードプロセッ
サ等の各種のコンピュータ端末装置、およびファクリミ
リなどの各種のラスタースキャンカラーデータの出力手
段として高速のカラープリンタが提供でき、多方面に容
易に利用可能となるので、情報産業分野で多大な効果が
得られる。
According to the present invention, the image of a color printing apparatus, which has been a large and expensive apparatus in the past, is renewed and used not only as a color printing machine, but also as various computer terminal devices such as EDP, word processor, etc. Since a high-speed color printer can be provided as an output means of various raster scan color data of (1) and can be easily used in various fields, a great effect can be obtained in the information industry field.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/23 101 C 9186−5C (72)発明者 水澤 伸俊 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 太田 昌司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication location H04N 1/23 101 C 9186-5C (72) Inventor Nobutoshi Mizusawa 3-30 Shimomaruko, Ota-ku, Tokyo No. 2 Canon Inc. (72) Inventor Shoji Ota 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力画像濃度情報を情報圧縮する情報圧
縮手段と、該情報圧縮手段により圧縮された情報を濃度
のドットパターンに変換する濃度パターン発生手段と、
前記ドットパターンを記憶する記憶手段と、印刷時に前
記記憶手段のアドレスを制御して原画を再現印刷する印
刷手段とを具備したことを特徴とする印刷装置。
1. An information compression unit for compressing input image density information, and a density pattern generation unit for converting the information compressed by the information compression unit into a density dot pattern.
A printing apparatus comprising: a storage unit that stores the dot pattern; and a printing unit that reproduces and prints an original image by controlling an address of the storage unit during printing.
【請求項2】 前記印刷手段はマルチノズルインクジェ
ット記録ヘッドを有し、往復走査で多色印刷を行うこと
を特徴とする特許請求の範囲第1項記載の印刷装置。
2. The printing apparatus according to claim 1, wherein the printing unit has a multi-nozzle ink jet recording head, and performs multi-color printing by reciprocal scanning.
JP4017131A 1992-01-31 1992-01-31 Color printer Expired - Lifetime JPH0796313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4017131A JPH0796313B2 (en) 1992-01-31 1992-01-31 Color printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4017131A JPH0796313B2 (en) 1992-01-31 1992-01-31 Color printer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57064705A Division JP2653021B2 (en) 1982-04-20 1982-04-20 Printing equipment

Publications (2)

Publication Number Publication Date
JPH0584981A true JPH0584981A (en) 1993-04-06
JPH0796313B2 JPH0796313B2 (en) 1995-10-18

Family

ID=11935483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4017131A Expired - Lifetime JPH0796313B2 (en) 1992-01-31 1992-01-31 Color printer

Country Status (1)

Country Link
JP (1) JPH0796313B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08281932A (en) * 1995-02-13 1996-10-29 Canon Inc Ink jet printing apparatus
US6520611B2 (en) 1993-06-30 2003-02-18 Canon Kabushiki Kaisha Print head and printer apparatus using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55142658A (en) * 1979-04-24 1980-11-07 Oki Electric Ind Co Ltd Liquid drop injection type color recording machine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55142658A (en) * 1979-04-24 1980-11-07 Oki Electric Ind Co Ltd Liquid drop injection type color recording machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6520611B2 (en) 1993-06-30 2003-02-18 Canon Kabushiki Kaisha Print head and printer apparatus using the same
JPH08281932A (en) * 1995-02-13 1996-10-29 Canon Inc Ink jet printing apparatus

Also Published As

Publication number Publication date
JPH0796313B2 (en) 1995-10-18

Similar Documents

Publication Publication Date Title
JP3308815B2 (en) Ink jet recording method and apparatus
EP0389122B1 (en) Sensing/printing apparatus and related method
JP3423532B2 (en) Image reading device
KR100220217B1 (en) Printer having scroll print buffer and printing method
JPH0584981A (en) Printer
JPH04320860A (en) Recording head driver of printer
US4789872A (en) Multi-color energy transfer image recording system
US4611217A (en) Thermal transfer color gradation printing apparatus
US5382965A (en) Wax transfer type thermal printing method and thermal printer
JPH0550663A (en) Printer
US6353485B1 (en) Image input/output apparatus image input/output processing method and cartridge
JPH06183031A (en) Print control method
JP2653021B2 (en) Printing equipment
JP3613076B2 (en) Image processing apparatus, image processing method, and recording medium
WO1991009490A2 (en) Improved dot printer and method for grey level recording
JP3020732B2 (en) Thermal printing method and thermal printer
JPH06164854A (en) Copying machine and its method
WO1995026607A1 (en) Scanner
JP3497216B2 (en) Image forming method
US5629731A (en) Thermal printing apparatus having a thermal print head and line buffer
JP3209517B2 (en) Printing method and printing apparatus
JPH06336054A (en) Changeover method of resolution of page printer and optical print head
US5737093A (en) Recording data generating device having output allowance/prevention mode
JP3572972B2 (en) Data conversion device and data conversion method
JP3495572B2 (en) Image forming device