JPH0584969B2 - - Google Patents

Info

Publication number
JPH0584969B2
JPH0584969B2 JP19349685A JP19349685A JPH0584969B2 JP H0584969 B2 JPH0584969 B2 JP H0584969B2 JP 19349685 A JP19349685 A JP 19349685A JP 19349685 A JP19349685 A JP 19349685A JP H0584969 B2 JPH0584969 B2 JP H0584969B2
Authority
JP
Japan
Prior art keywords
pulse transformer
circuit
primary coil
center tap
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19349685A
Other languages
Japanese (ja)
Other versions
JPS6264142A (en
Inventor
Yasuo Nakai
Hitoshi Yasui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP19349685A priority Critical patent/JPS6264142A/en
Publication of JPS6264142A publication Critical patent/JPS6264142A/en
Publication of JPH0584969B2 publication Critical patent/JPH0584969B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bidirectional Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2つの電気装置を電気的に絶縁して
結合する信号絶縁装置に関する。更に詳しくは、
本発明は、ステータス信号を絶縁するものであつ
て、1つのパルストランスを用いて、ステータス
信号の入力回路と、ステータス信号の出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a signal isolating device for electrically insulating and coupling two electrical devices. For more details,
TECHNICAL FIELD The present invention relates to a signal isolating device that insulates status signals, and which uses a single pulse transformer to enable selection of the functions of both a status signal input circuit and a status signal output circuit. .

(従来の技術) 第5図は、従来のステータス信号入力回路の接
続図であり、第図は、従来のステータス信号出力
回路の接続図で、いずれも横河技報Vol.25,No.2
(1981)P22に記載されている。
(Prior art) Fig. 5 is a connection diagram of a conventional status signal input circuit, and Fig. 5 is a connection diagram of a conventional status signal output circuit.
(1981) described on p.22.

第5図に示す入力回路は、無電圧接点S1ある
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。
The input circuit shown in FIG. 5 reads the state of the non-voltage contact S1 or the voltage signal as a change in impedance via a pulse transformer PT to which a clock signal is applied to the center tap, and is insulated from the field.

第6図に示す出力回路は、出力すべきステータ
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q0によつて出力するものである。ダイオードD0
は、外部電源の逆接続に対する回路保護用であ
る。
In the output circuit shown in Figure 6, the status signal to be output is isolated from the circuit side via a pulse transformer PT, and an open collector type transistor is used.
It is output by Q 0 . Diode D 0
is for circuit protection against reverse connection of external power supply.

(発明が解決しようとする問題点) このような構成の信号絶縁回路においては、入
力回路と出力回路とを実現するためには、第5図
と第6図の各回路を予じめ設けておかなければな
らず、2つのパルストランスが必要で、構成が複
雑になるという問題点があつた。
(Problems to be Solved by the Invention) In a signal isolation circuit having such a configuration, in order to realize an input circuit and an output circuit, each of the circuits shown in FIGS. 5 and 6 must be provided in advance. The problem was that two pulse transformers were required, making the configuration complicated.

本発明は、このような問題点に鑑みてなされた
もので、その目的は、1つのパルストランスを用
い、入力回路と出力回路の双方の機能を選択可能
とした、構成の簡単な信号絶縁装置を実現しよう
とするものである。
The present invention was made in view of these problems, and its purpose is to provide a signal isolating device with a simple configuration that uses one pulse transformer and allows selection of both the input circuit and output circuit functions. This is what we are trying to achieve.

(問題点を解決するための手段) 前記した問題点を解決する本発明は、センタタ
ツプ付一次コイルとセンタタツプ付二次コイルと
を有したパルストランス、このパルストランスの
一次コイルの一端とセンタタツプ間に接続され入
力回路選択時にオン、出力回路選択時にオフとな
るスイツチ素子、前記パルストランスの一次コイ
ルの他端とセンタタツプ間に接続され入力回路選
択時にオフ、出力回路選択時にオンとなるスイツ
チ素子、前記パルストランスの二次コイルの一端
とセンタタツプ間に接続された整流ダイオード及
びコンデンサ、このコンデンサに得られた電圧に
よつてオン,オフするオープンコレクタ形式のト
ランジスタ、このトランジスタのコレクタ及びエ
ミツタにそれぞれ接続された一対の端子、前記パ
ルストランスの二次コイルの他端とセンタタツプ
間に接続されたダイオード及びコンデンサ、この
ダイオードとコンデンサの共通接続点と前記一対
の端子の一方とを結ぶ抵抗とを備え、 入力回路選択時には前記一対の端子に入力ステ
ータス信号を与えるとともに前記パルストランス
の一次コイルの他端にドライブ信号を与え、当該
一次コイルに流れる電流変化を絶縁されたステー
タス信号として取り出すようにし、 出力回路選択時には前記パルストランスの一次
コイルの一端に出力すべきステータス信号を与え
前記一対の端子から絶縁されたステータス信号を
得るようにしたことを特徴とするものである。
(Means for Solving the Problems) The present invention solves the above-mentioned problems by providing a pulse transformer having a primary coil with a center tap and a secondary coil with a center tap, and a pulse transformer having a primary coil with a center tap and a center tap between one end of the primary coil and the center tap. a switch element connected between the other end of the primary coil of the pulse transformer and the center tap and turned on when the input circuit is selected and turned on when the output circuit is selected; A rectifier diode and a capacitor are connected between one end of the secondary coil and the center tap of the pulse transformer, an open collector type transistor is turned on and off by the voltage obtained from this capacitor, and the transistor is connected to the collector and emitter of this transistor, respectively. a pair of terminals, a diode and a capacitor connected between the other end of the secondary coil of the pulse transformer and a center tap, and a resistor connecting a common connection point of the diode and the capacitor to one of the pair of terminals; When selecting a circuit, an input status signal is applied to the pair of terminals, and a drive signal is applied to the other end of the primary coil of the pulse transformer, and changes in the current flowing through the primary coil are extracted as an isolated status signal, and output circuit selection is performed. The present invention is characterized in that a status signal to be output is sometimes applied to one end of the primary coil of the pulse transformer, and an isolated status signal is obtained from the pair of terminals.

(実施例) 第1図は、本発明に係る装置の一例を示す接続
図である。図において、PTはパルストランスで、
いずれもセンタタツプ付の一次側コイルn1と二次
側コイルn2とを有している。なお、ここでは便宜
上パルストランスPTにおいて、図示する左側を
一次コイルn1、右側を二次コイルn2とする。
(Example) FIG. 1 is a connection diagram showing an example of a device according to the present invention. In the figure, PT is a pulse transformer,
Both have a primary coil n1 and a secondary coil n2 with a center tap. Note that, for convenience, in the pulse transformer PT, the left side shown in the figure is the primary coil n 1 and the right side is the secondary coil n 2 .

G1,G2は一次コイルn1の両端に抵抗R1を介し
て接続されたゲート回路、Q1は一次コイルn1
一方の端とセンタタツプ間に、ダイオードD1
介してコレクタ,エミツタ間が接続されたトラン
ジスタ、Q2は一次コイルn1の他方の端とセンタ
タツプ間に、ダイオードD2を介してコレクタ,
エミツタ間が接続されたトランジスタである。こ
れらのダイオードD1,D2、トランジスタQ1,Q2
は、いずれも入力回路と出力回路の選択に応じて
オン/オフするスイツチ素子を構成している。ト
ランジスタQ1のベースには、インバータIV1を
介して入力回路と出力回路とを選択するための選
択信号SELが印加されており、トランジスタQ1
は、出力回路モード(出力回路として機能するモ
ード)の時、トランスのバツクラツシユを吸収す
る役目をする。トランジスタQ2のベースには、
インバータIV2,IV3を介して選択信号SELが
印加されており、トランジスタQ2は、入力回路
モード(入力回路として機能するモード)の時、
トランスのバツクラツシユを吸収する役目をす
る。ここで、パルストランスPTの一次側コイル
n1のセンタタツプは5V電圧が印加されている。
FFはフリツプフロツプ回路で、一次コイルの他
端に生ずる信号がD端子に印加されるようになつ
ている。
G 1 and G 2 are gate circuits connected to both ends of the primary coil n 1 via a resistor R 1 , and Q 1 is a gate circuit connected between one end of the primary coil n 1 and the center tap, and the collector and emitter via a diode D 1 . A transistor Q 2 is connected between the other end of the primary coil n 1 and the center tap, through a diode D 2 to the collector,
This is a transistor whose emitters are connected. These diodes D 1 , D 2 , transistors Q 1 , Q 2
Both constitute switch elements that turn on/off depending on the selection of the input circuit and output circuit. A selection signal SEL for selecting an input circuit and an output circuit is applied to the base of the transistor Q1 via an inverter IV1, and the transistor Q1
serves to absorb the backlash of the transformer when in output circuit mode (mode that functions as an output circuit). At the base of transistor Q 2 ,
A selection signal SEL is applied via inverters IV2 and IV3, and when transistor Q2 is in input circuit mode (mode functioning as an input circuit),
It plays the role of absorbing the stress of trance. Here, the primary coil of the pulse transformer PT
A voltage of 5V is applied to the center tap of n1 .
FF is a flip-flop circuit in which the signal generated at the other end of the primary coil is applied to the D terminal.

D3,D4は二次コイルn2の両端に接続されたダ
イオード、C1,C2はそれぞれダイオードD3,D4
を介して二次コイルの一端とセンタタツプ間に接
続されたコンデンサ、R2,R3はコンデンサC1
得られる電圧を分圧する抵抗、Q0はベースに抵
抗R2,R3で分圧された電圧が印加されるオープ
ンコレクタ形式のトランジスタで、コレクタ,エ
ミツタに一対の端子11,12が接続されてい
る。R4はダイオードD4とコンデンサC2の共通接
続点と、端子11とを結ぶ抵抗である。D0は端
子11,12間に接続したダイオードで、外部電
源の逆接続に対する回路保護用で、無くてもよ
い。
D 3 and D 4 are diodes connected to both ends of the secondary coil n 2 , and C 1 and C 2 are diodes D 3 and D 4 respectively.
A capacitor is connected between one end of the secondary coil and the center tap via a capacitor, R 2 and R 3 are resistors that divide the voltage obtained at the capacitor C 1 , and Q 0 is a voltage divided by resistors R 2 and R 3 at the base. It is an open collector type transistor to which a voltage is applied, and a pair of terminals 11 and 12 are connected to the collector and emitter. R 4 is a resistor that connects the common connection point of diode D 4 and capacitor C 2 and terminal 11. D 0 is a diode connected between terminals 11 and 12, which is used to protect the circuit against reverse connection of the external power supply, and may be omitted.

このように構成した装置の動作を、次に入力回
路モードと、出力回路モードとに分けて説明す
る。
Next, the operation of the device configured as described above will be explained separately in the input circuit mode and the output circuit mode.

(入力回路モード) 第1図に示す回路を、入力回路として機能させ
たい場合、選択信号SELをロウ(“L”)レベルに
する。これによつて、トランジスタQ1はオン、
トランジスタQ2はオフになり、この結果トラン
ジスタQ0はオフ状態となり(オン状態とはなら
ない)、この状態における第1図回路は第2図回
路で表わすことができる。
(Input circuit mode) When the circuit shown in FIG. 1 is desired to function as an input circuit, the selection signal SEL is set to low ("L") level. This turns on transistor Q1 ,
Transistor Q 2 is turned off, and as a result, transistor Q 0 is turned off (not turned on), and the circuit of FIG. 1 in this state can be represented by the circuit of FIG. 2.

第2図において、端子11,12は入力端子と
なり、ここには入力ステータス信号が印加され
る。ゲート回路G2には、クロツクCLKが印加さ
れ、パルストランスPTをドライブする。このド
ライブは、パルストランスPTの一次側コイルn1
の、センタタツプを中心とした片側コイルによつ
て行なわれる。
In FIG. 2, terminals 11 and 12 are input terminals to which an input status signal is applied. A clock CLK is applied to the gate circuit G2 to drive the pulse transformer PT. This drive consists of a pulse transformer PT primary coil n 1
This is done by a coil on one side centered on the center tap.

端子11,12に印加される例えば接点信号等
のステータス信号の状態は、パルストランスPT
を介して、インピーダンスの変化として一次コイ
ルn1側に表われ、フリツプフロツプ回路FFにそ
のステータス信号が保持される。すなわち、パル
ストランスPTの一次コイルn1に、第3図イに示
すようにクロツクにより、電圧5Vが印加される
と、この一次コイルn1には、端子11,12に印
加されているステータス信号の状態(インピーダ
ンス変化)に応じて、第3図ロの実線(接点オン
状態)又は破線(接点オフ状態)に示すような電
流が流れ、このインピーダンスの変化がステータ
ス信号としてフリツプフロツプ回路FFに保持さ
れることとなる。このステータス信号は、フリツ
プフロツプ回路FFのQ端子より取り出される。
The state of the status signal, such as a contact signal, applied to the terminals 11 and 12 is determined by the pulse transformer PT.
This appears on the primary coil n1 side as a change in impedance through the flip-flop circuit FF, and the status signal is held in the flip-flop circuit FF. That is , when a voltage of 5V is applied to the primary coil n 1 of the pulse transformer PT by the clock as shown in FIG. Depending on the state (impedance change), a current flows as shown by the solid line (contact on state) or the broken line (contact off state) in Figure 3B, and this change in impedance is held in the flip-flop circuit FF as a status signal. The Rukoto. This status signal is taken out from the Q terminal of flip-flop circuit FF.

(出力回路モード) 第1図に示す回路を、出力回路として機能させ
たい場合、選択信号SELをハイ(“H”)レベルに
する。これによつて、トランジスタQ1はオフ、
トランジスタQ2はオンになる。この状態におけ
る第1図回路は、第4図回路で表わすことがで
き、信号の絶縁は、パルストランスPTのセンタ
タツプを中心とした片側コイルによつて行なわれ
る。
(Output circuit mode) When the circuit shown in FIG. 1 is desired to function as an output circuit, the selection signal SEL is set to a high (“H”) level. This turns off transistor Q1 ,
Transistor Q 2 turns on. The circuit of FIG. 1 in this state can be represented by the circuit of FIG. 4, where signal isolation is performed by a coil on one side centered on the center tap of the pulse transformer PT.

第4図において、ゲート回路G1には出力すべ
きステータス信号が印加され、端子11,12は
出力端子となり、ここに絶縁されたステータス信
号が出力される。すなわち、パルストランスPT
の一次コイルn1に、出力すべきステータス信号に
対応して5V電圧が印加されると、二次コイルn2
にステータス信号に対応した電圧が誘起され、こ
れがダイオードD3によつて半波整流される。ト
ランジスタQ0は、コンデンサC1に得られた電圧
を分圧した信号によつて、オン,オフし、ステー
タス信号が端子11,12から得られる。
In FIG. 4, a status signal to be output is applied to the gate circuit G1 , and terminals 11 and 12 serve as output terminals, to which an insulated status signal is output. i.e. pulse transformer PT
When a 5V voltage is applied to the primary coil n 1 in accordance with the status signal to be output, the secondary coil n 2
A voltage corresponding to the status signal is induced, and this is half-wave rectified by diode D3 . The transistor Q 0 is turned on and off by a signal obtained by dividing the voltage obtained at the capacitor C 1 , and status signals are obtained from terminals 11 and 12 .

(発明の効果) 以上説明したように、本発明によれば、1つの
パルストランスによつて構成でき、入力回路と出
力回路の双方の機能を選択可能な信号絶縁装置を
実現することができる。
(Effects of the Invention) As described above, according to the present invention, it is possible to realize a signal isolation device that can be configured with one pulse transformer and can select the functions of both the input circuit and the output circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る装置の一例を示す接続
図、第2図は入力回路モードにおける第1図回路
の等価回路、第3図は第2図回路の動作波形図、
第4図は出力回路モードにおける第1図回路の等
価回路図、第5図及び第6図は従来の入力回路及
び出力回路の接続図である。 PT……パルストランス、n1……一次コイル、
n2……二次コイル、Q1,Q2,Q0……トランジス
タ、D0,D1〜D4……ダイオード、C1,C2……コ
ンデンサ、11,12……端子。
1 is a connection diagram showing an example of a device according to the present invention, FIG. 2 is an equivalent circuit of the circuit in FIG. 1 in input circuit mode, and FIG. 3 is an operating waveform diagram of the circuit in FIG. 2.
FIG. 4 is an equivalent circuit diagram of the circuit of FIG. 1 in output circuit mode, and FIGS. 5 and 6 are connection diagrams of conventional input circuits and output circuits. PT...Pulse transformer, n 1 ...Primary coil,
n 2 ... Secondary coil, Q 1 , Q 2 , Q 0 ... Transistor, D 0 , D 1 to D 4 ... Diode, C 1 , C 2 ... Capacitor, 11, 12 ... Terminal.

Claims (1)

【特許請求の範囲】 1 センタタツプ付一次コイルとセンタタツプ付
二次コイルとを有したパルストランス、このパル
ストランスの一次コイルの一端とセンタタツプ間
に接続され入力回路選択時にオン、出力回路選択
時にオフとなるスイツチ素子、前記パルストラン
スの一次コイルの他端とセンタタツプ間に接続さ
れ入力回路選択時にオフ、出力回路選択時にオン
となるスイツチ素子、前記パルストランスの二次
コイルの一端とセンタタツプ間に接続された整流
ダイオード及びコンデンサ、このコンデンサに得
られた電圧によつてオン,オフするオープンコレ
クタ形式のトランジスタ、このトランジスタのコ
レクタ及びエミツタにそれぞれ接続された一対の
端子、前記パルストランスの二次コイルの他端と
センタタツプ間に接続されたダイオード及びコン
デンサ、このダイオードとコンデンサの共通接続
点と前記一対の端子の一方とを結ぶ抵抗とを備
え、 入力回路選択時には前記一対の端子に入力ステ
ータス信号を与えるとともに前記パルストランス
の一次コイルの他端にドライブ信号を与え、当該
一次コイルに流れる電流変化を絶縁されたステー
タス信号として取り出すようにし、 出力回路選択時には前記パルストランスの一次
コイルの一端に出力すべきステータス信号を与え
前記一対の端子から絶縁されたステータス信号を
得るようにしたことを特徴とする信号絶縁装置。
[Claims] 1. A pulse transformer having a primary coil with a center tap and a secondary coil with a center tap, which is connected between one end of the primary coil of this pulse transformer and the center tap, and is turned on when an input circuit is selected and turned off when an output circuit is selected. a switch element connected between the other end of the primary coil of the pulse transformer and the center tap, which turns off when an input circuit is selected and turns on when an output circuit is selected; a switch element connected between one end of the secondary coil of the pulse transformer and the center tap; a rectifier diode and a capacitor, an open collector transistor that is turned on and off by the voltage obtained across this capacitor, a pair of terminals connected to the collector and emitter of this transistor, respectively, a secondary coil of the pulse transformer, etc. A diode and a capacitor are connected between the end and the center tap, and a resistor connects the common connection point of the diode and the capacitor to one of the pair of terminals, and when an input circuit is selected, an input status signal is given to the pair of terminals. A drive signal is applied to the other end of the primary coil of the pulse transformer, and changes in the current flowing through the primary coil are extracted as an isolated status signal, and when an output circuit is selected, the status to be output to one end of the primary coil of the pulse transformer. A signal isolating device characterized in that a signal is applied and an isolated status signal is obtained from the pair of terminals.
JP19349685A 1985-09-02 1985-09-02 Signal insulating device Granted JPS6264142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19349685A JPS6264142A (en) 1985-09-02 1985-09-02 Signal insulating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19349685A JPS6264142A (en) 1985-09-02 1985-09-02 Signal insulating device

Publications (2)

Publication Number Publication Date
JPS6264142A JPS6264142A (en) 1987-03-23
JPH0584969B2 true JPH0584969B2 (en) 1993-12-03

Family

ID=16309008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19349685A Granted JPS6264142A (en) 1985-09-02 1985-09-02 Signal insulating device

Country Status (1)

Country Link
JP (1) JPS6264142A (en)

Also Published As

Publication number Publication date
JPS6264142A (en) 1987-03-23

Similar Documents

Publication Publication Date Title
JPH0584969B2 (en)
JPS5934068B2 (en) electronic switch
JPS62220870A (en) Alternating current detection circuit
JPH0419868Y2 (en)
JPH0419866Y2 (en)
JPH0431450B2 (en)
JPH0419867Y2 (en)
US4417130A (en) Transistor type pulse welding device
JPS5917915B2 (en) signal isolation circuit
JPS5917894B2 (en) pulse width signal converter
SU957368A1 (en) Device for controlling two-cycle transistor switch
JPS61266070A (en) Converter circuit
JPS62185562A (en) Switching regulator
SU1116530A1 (en) Two-step power amplifier
JPH05122043A (en) Input device
JP2712787B2 (en) Inverter DC input current detection method and detection circuit
JPH06351253A (en) Switching power supply circuit
PL102031B1 (en) SEPARATOR OF CURRENT SIGNALS
SU1480069A1 (en) Two-clock self-excited inverter
JPH0434584Y2 (en)
JPS58384Y2 (en) pulse transformer
SU1607056A1 (en) Single-ended d.c. to d.c. voltage converter
JPS5912018B2 (en) semiconductor circuit
JPH0476535B2 (en)
JPS6042089U (en) Pulse absorption circuit for power supply circuit