JPH0419867Y2 - - Google Patents
Info
- Publication number
- JPH0419867Y2 JPH0419867Y2 JP14009985U JP14009985U JPH0419867Y2 JP H0419867 Y2 JPH0419867 Y2 JP H0419867Y2 JP 14009985 U JP14009985 U JP 14009985U JP 14009985 U JP14009985 U JP 14009985U JP H0419867 Y2 JPH0419867 Y2 JP H0419867Y2
- Authority
- JP
- Japan
- Prior art keywords
- status signal
- pulse transformer
- output
- signal
- primary coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009499 grossing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、2つの電気装置を電気的に絶縁して
結合する信号絶縁装置に関する。更に詳しくは、
本考案は、ステータス信号を絶縁するものであつ
て、1つのパルストランスを用いて、ステータス
信号の入力回路と、ステータス信号の出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a signal isolating device for electrically insulating and coupling two electrical devices. For more details,
The present invention relates to a signal isolating device which insulates status signals, and which uses one pulse transformer to enable selection of the functions of both a status signal input circuit and a status signal output circuit. .
(従来の技術)
第2図は、従来のステータス信号入力回路の接
続図であり、第3図は、従来のステータス信号出
力回路の接続図で、いずれも横河技報Vo1.25.
No.2(1981).P22に記載されている。(Prior Art) Fig. 2 is a connection diagram of a conventional status signal input circuit, and Fig. 3 is a connection diagram of a conventional status signal output circuit, both of which are from Yokogawa Technical Report Vol. 1.25.
No.2 (1981). It is listed on page 22.
第2図に示す入力回路は、無電圧接点S1ある
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。 The input circuit shown in FIG. 2 reads the state of the non-voltage contact S1 or the voltage signal as a change in impedance via a pulse transformer PT whose center tap receives a clock signal, and is insulated from the field.
第3図に示す出力回路は、出力すべきステータ
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q0によつて出力するものである。ダイオードD0
は、外部電源の逆接続に対する回路保護用であ
る。 In the output circuit shown in Figure 3, the status signal to be output is isolated from the circuit side via a pulse transformer PT, and an open collector type transistor is used.
It is output by Q 0 . Diode D 0
is for circuit protection against reverse connection of external power supply.
(考案が解決しようとする問題点)
このような構成の信号絶縁回路においては、入
力回路と出力回路とを実現するためには、第2図
と第3図の各回路を予じめ設けておかなければな
らず、2つのパルストランスが必要で、構成が複
雑になるという問題点があつた。(Problem to be solved by the invention) In a signal isolation circuit having such a configuration, in order to realize an input circuit and an output circuit, each circuit shown in Fig. 2 and Fig. 3 must be provided in advance. The problem was that two pulse transformers were required, making the configuration complicated.
本考案は、このような問題点に鑑みてなされた
もので、その目的は、1つのパルストランスと1
つのホトカプラを用い、入力回路と出力回路の双
方の機能を選択可能とした、構成の簡単な信号絶
縁装置を実現しようとするものである。 The present invention was devised in view of these problems, and its purpose is to combine one pulse transformer and one pulse transformer.
The present invention aims to realize a signal isolating device with a simple configuration that uses two photocouplers and allows the functions of both the input circuit and the output circuit to be selected.
(問題点を解決するための手段)
前記した問題点を解決する本考案は、
一次コイルと二次コイルとを有したパルストラ
ンスと、
このパルストランスの一次側に設けられた当該
パルストランスをクロツクとによつてドライブす
る回路手段と、
前記パルストランスの二次側コイルに生ずる信
号を整流、平滑して得られた電圧によつて動作
し、出力すべきステータス信号によつてオン、オ
フするホトトランジスタを有したホトカプラと、
前記ホトトランジスタのコレクタ・エミツタに
それぞれ接続された一対の端子と、
前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、
入力回路モードにおいては、出力すべきステー
タス信号をゼロとし前記ホトカプラをオフ状態に
置き、前記パルストランスの一次側コイルにクロ
ツクを与えると共に、前記一対の端子に入力ステ
ータス信号を印加し、前記フリツプフロツプから
入力ステータス信号を得るようにし、
出力回路モードにおいては、前記パルストラン
スの一次側コイルにクロツクを与えると共に、前
記ホトカプラに出力すべきステータス信号を印加
し、前記一対の端子から出力すべきステータス信
号を得るようにした信号絶縁装置である。(Means for Solving the Problems) The present invention for solving the problems described above includes a pulse transformer having a primary coil and a secondary coil, and a clock for the pulse transformer provided on the primary side of the pulse transformer. circuit means driven by the pulse transformer; and a photovoltaic circuit driven by the voltage obtained by rectifying and smoothing the signal generated in the secondary coil of the pulse transformer, and turned on and off by the status signal to be output. It comprises a photocoupler having a transistor, a pair of terminals respectively connected to the collector and emitter of the phototransistor, and a flip-flop that reads and holds a signal generated at one end of the primary coil. setting the desired status signal to zero, placing the photocoupler in an OFF state, applying a clock to the primary coil of the pulse transformer, and applying an input status signal to the pair of terminals to obtain the input status signal from the flip-flop; In the output circuit mode, the signal isolating device is configured to apply a clock to the primary coil of the pulse transformer, apply a status signal to be output to the photocoupler, and obtain a status signal to be output from the pair of terminals. be.
(実施例)
第1図は、本考案装置の一例を示す接続図であ
る。図において、PTは一次コイルn1、二次コイ
ルn2を有するパルストランスで、ここでは便宜
上、左側を一次コイル、右側を二次コイルとす
る。DBは一次コイルn1の両端間に接続したバツ
クラツシユを吸収するためのダイオード、DR1
は一次コイルn1の一端に抵抗R1を介して接続さ
れたドライバで、その入力端にはクロツクCLK
が印加される。FFは入力回路として働く時(入
力回路モード)、一次側コイルn1の一端に生ずる
ステータス信号を読み込み保持するフリツプフロ
ツプである。(Example) FIG. 1 is a connection diagram showing an example of the device of the present invention. In the figure, PT is a pulse transformer having a primary coil n 1 and a secondary coil n 2 , and here, for convenience, the left side is the primary coil and the right side is the secondary coil. D B is a diode connected between both ends of the primary coil n 1 to absorb the backlash, DR1
is a driver connected to one end of the primary coil n 1 via a resistor R 1 , and the clock CLK is connected to its input end.
is applied. FF is a flip-flop that reads and holds the status signal generated at one end of the primary coil n1 when working as an input circuit (input circuit mode).
DR2は送出すべきステータス信号DODATAを
入力するドライバ、PCはこのドライバDR2によ
つてオン、オフする発光ダイオードPDを有した
ホトカプラである。 DR2 is a driver that inputs the status signal DODATA to be sent, and the PC is a photocoupler that has a light emitting diode PD that is turned on and off by this driver DR2.
パルストランスPTの二次側において、D2はダ
イオード、C1はコンデンサで、二次コイルn2の両
端に直列になるように接続されている。PTrは抵
抗R3を介してコンデンサC1に得られる電圧が供
給されて動作するホトトランジスタで、発光ダイ
オードPDと共にホトカプラPCを構成している。
11,12はこのホトトランジスタPTrのコレク
タとエミツタにそれぞれ接続された一対の端子、
D0に一対の端子11,12間に接続されたダイ
オードで、外部電源の逆接続に対する回路保護用
で、無くともよい。 On the secondary side of the pulse transformer PT, D2 is a diode and C1 is a capacitor, which are connected in series to both ends of the secondary coil n2 . PTr is a phototransistor that operates by being supplied with the voltage obtained from the capacitor C1 via the resistor R3 , and forms a photocoupler PC together with the light emitting diode PD.
11 and 12 are a pair of terminals connected to the collector and emitter of this phototransistor PTr, respectively;
A diode connected to D 0 between a pair of terminals 11 and 12, which is used to protect the circuit against reverse connection of the external power supply, and may be omitted.
このように構成した装置の動作を、次に入力回
路モードと、出力回路モードとに分けて説明す
る。 Next, the operation of the device configured as described above will be explained separately in the input circuit mode and the output circuit mode.
(入力回路モード)
ドライバDR1にクロツクCLKを印加させ、パ
ルストランスPTをドライブするとともに、ドラ
イバDR2の入力端のステータス信号DODATA
を0とする。これによつて、ホトカプラPCはオ
フ(ホトトランジスタPTrはオフ)となり、パル
ストランスPTの二次側コイルn2の負荷は無限大
(∞)となる。(Input circuit mode) Apply the clock CLK to driver DR1 to drive the pulse transformer PT, and also output the status signal DODATA at the input terminal of driver DR2.
Let be 0. As a result, the photocoupler PC is turned off (the phototransistor PTr is turned off), and the load on the secondary coil n2 of the pulse transformer PT becomes infinite (∞).
この状態では、端子11,12は入力端子とな
つており、ここには、例えば、接点信号等の入力
ステータス信号が印加され、このステータス信号
の状態は、抵抗R3、ダイオードD2及びパルスト
ランスPTを介して、インピーダンスの変化とし
て一次コイルn1の一端で読み込むことができ、フ
リツプフロツプFFから、端子11,12側とは
絶縁されたステータス信号を得ることができる。 In this state, terminals 11 and 12 are input terminals, to which an input status signal such as a contact signal is applied, and the state of this status signal is determined by the resistance R 3 , diode D 2 and pulse transformer. Via PT, a change in impedance can be read at one end of the primary coil n1 , and a status signal isolated from the terminals 11 and 12 can be obtained from the flip-flop FF.
(出力回路モード)
トライバDR1にクロツクCLKを印加させ、パ
ルストランスPTをドライブするとともに、ドラ
イバDR2の入力端に、出力すべきステータス信
号DODATAを印加させる。(Output circuit mode) The clock CLK is applied to the driver DR1 to drive the pulse transformer PT, and the status signal DODATA to be output is applied to the input terminal of the driver DR2.
パルストランスPTの二次側において、コイル
n2に生じた交流信号は、ダイオードD2によつて
整流され、コンデンサC1の両端に電源電圧EVと
して表われる。ホトトランジスタPTrは、この電
源電圧EVが印加されて動作し、出力すべきステ
ータス信号DODATAに応じてオン、オフする。
従つて、端子11,12からステータス信号を、
パルストランスPTの一次側とは絶縁して得るこ
とができる。 On the secondary side of the pulse transformer PT, the coil
The alternating current signal generated at n2 is rectified by diode D2 and appears as power supply voltage EV across capacitor C1 . The phototransistor PTr operates upon application of this power supply voltage EV , and turns on and off in accordance with the status signal DODATA to be output.
Therefore, the status signal from terminals 11 and 12 is
It can be obtained by insulating it from the primary side of the pulse transformer PT.
(考案の効果)
以上説明したように、本考案は1つのパルスト
ランスと1つのホトカプラによつて、入力回路と
出力回路との双方の機能を選択可能な、簡単な構
成の信号絶縁装置が実現できる。(Effects of the invention) As explained above, the present invention realizes a signal isolation device with a simple configuration that allows selection of the functions of both the input circuit and the output circuit using one pulse transformer and one photocoupler. can.
第1図は本考案装置の一例を示す接続図、第2
図及び第3図は従来の入力回路と出力回路の接続
図である。
PT……パルストランス、n1……一次コイル、
n2……二次コイル、PTr……ホトトランジスタ、
PC……ホトカプラ、D1,D2……ダイオード、1
1,12……端子。
Figure 1 is a connection diagram showing an example of the device of the present invention;
3 and 3 are connection diagrams of conventional input circuits and output circuits. PT...Pulse transformer, n 1 ...Primary coil,
n 2 ... Secondary coil, PTr ... Phototransistor,
PC...Photocoupler, D1 , D2 ...Diode, 1
1, 12...terminal.
Claims (1)
ンスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをクロツクとによつてトライブする
回路手段と、 前記パルストランスの二次側コイルに生ずる信
号を整流、平滑して得られた電圧によつて動作
し、出力すべきステータス信号によつてオン、オ
フするホトトランジスタを有したホトカプラと、 前記ホトトランジスタのコレクタ・エミツタに
それぞれ接続された一対の端子と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、出力すべきステー
タス信号をゼロとし前記ホトカプラをオフ状態に
置き、前記パルストランスの一次側コイルにクロ
ツクを与えると共に、前記一対の端子に入力ステ
ータス信号を印加し、前記フリツプフロツプから
入力ステータス信号を得るようにし、 出力回路モードにおいては、前記パルストラン
スの一次側コイルにクロツクを与えると共に、前
記ホトカプラに出力すべきステータス信号を印加
し、前記一対の端子から出力すべきステータス信
号を得るようにした信号絶縁装置。[Claims for Utility Model Registration] A pulse transformer having a primary coil and a secondary coil; circuit means provided on the primary side of the pulse transformer for driving the pulse transformer with a clock; A photocoupler having a phototransistor that is operated by a voltage obtained by rectifying and smoothing a signal generated in a secondary coil and turned on and off according to a status signal to be output; and a collector and emitter of the phototransistor. and a flip-flop for reading and holding a signal generated at one end of the primary coil; in the input circuit mode, the status signal to be output is set to zero, and the photocoupler is turned off; A clock is applied to the primary coil of the pulse transformer, and an input status signal is applied to the pair of terminals to obtain the input status signal from the flip-flop, and in an output circuit mode, the input status signal is applied to the primary coil of the pulse transformer. A signal isolating device which provides a clock and applies a status signal to be output to the photocoupler to obtain a status signal to be output from the pair of terminals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14009985U JPH0419867Y2 (en) | 1985-09-13 | 1985-09-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14009985U JPH0419867Y2 (en) | 1985-09-13 | 1985-09-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6249349U JPS6249349U (en) | 1987-03-26 |
JPH0419867Y2 true JPH0419867Y2 (en) | 1992-05-07 |
Family
ID=31046626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14009985U Expired JPH0419867Y2 (en) | 1985-09-13 | 1985-09-13 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0419867Y2 (en) |
-
1985
- 1985-09-13 JP JP14009985U patent/JPH0419867Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6249349U (en) | 1987-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5917898B2 (en) | isolator | |
JPH0419867Y2 (en) | ||
JPH0419868Y2 (en) | ||
JPH0419866Y2 (en) | ||
JPH0431450B2 (en) | ||
SU1480069A1 (en) | Two-clock self-excited inverter | |
JPS5917894B2 (en) | pulse width signal converter | |
JPS6264142A (en) | Signal insulating device | |
JPS6289476A (en) | Overvoltage protection circuit for multi-output converter | |
SU1511696A1 (en) | D.c. and a.c. pickup | |
JPS62188932U (en) | ||
SU1390741A1 (en) | Single-cycle stabilized converter | |
JPS5811933U (en) | Battery charging device | |
JPS6253830U (en) | ||
JPH021607A (en) | Insulating input/output device | |
JPS584257Y2 (en) | 2 wire isolator | |
JPH0340754A (en) | Power source device | |
JPS6253828U (en) | ||
JPS62165789U (en) | ||
JPS6259552B2 (en) | ||
JPH0476535B2 (en) | ||
JPS5892835U (en) | AC power circuit | |
JPS60183977A (en) | High accuracy rectifier circuit | |
JPS6077127U (en) | semiconductor switch control device | |
JPS6454425U (en) |