JPH0583852A - 過電圧保護回路付きインタフエース回路 - Google Patents

過電圧保護回路付きインタフエース回路

Info

Publication number
JPH0583852A
JPH0583852A JP3268903A JP26890391A JPH0583852A JP H0583852 A JPH0583852 A JP H0583852A JP 3268903 A JP3268903 A JP 3268903A JP 26890391 A JP26890391 A JP 26890391A JP H0583852 A JPH0583852 A JP H0583852A
Authority
JP
Japan
Prior art keywords
circuit
overvoltage protection
balanced
wire
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3268903A
Other languages
English (en)
Inventor
Shoichi Omori
尚一 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3268903A priority Critical patent/JPH0583852A/ja
Publication of JPH0583852A publication Critical patent/JPH0583852A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Small-Scale Networks (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【目的】 本発明は、平衡2線式送信回路と平衡2線式
受信回路とをそなえCCITT I.430勧告に適合
した過電圧保護回路付きインタフェース回路に関し、不
用意に外部から印加されていまう過電圧からは従来通り
装置を保護しながら、更にその過電圧保護素子による高
域の周波数におけるインピーダンス特性の劣化を防止で
きるようにすることを目的とする。 【構成】 過電圧保護回路4が、その過電圧保護素子4
−1に対し直列に接続され過電圧保護素子4−1に比べ
微小なクランプ電圧をもつとともに等価浮遊容量の小さ
い微小電圧制限回路4−2をそなえるように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、平衡2線式送信回路と
平衡2線式受信回路とをそなえCCITTI.430勧
告に適合したインタフェース回路に関し、特にこれらの
送信回路および受信回路のそれぞれに過電圧保護回路を
そなえたインタフェース回路に関する。
【0002】近年、データ通信の高速化の要求に伴い、
装置間の通信において高速なデータ通信が行なわれてい
るが、このような通信における装置間の配線形態として
は、簡略化のため一本のケーブルにて複数の装置を接続
するバス配線形態が採用されている。
【0003】そして、このような一本のケーブルには、
上記の通り複数の端末装置が接続されているので、バス
に接続される端末装置のうち非通信中のものは、そのバ
スに接続されている他の装置の通信を邪魔しないよう
に、CCITT I.430の勧告にて、その送信回路
また受信回路は接続されていないのと同じ状態、即ち、
高いインピーダンスを示すようにと規定されている。つ
まり、上記CCITTI.430にて規定されるインタ
フェースに接続される装置は、この所要のインピーダン
スの規定を満足する必要がある。
【0004】また、このようなインタフェース回路(以
下、このインタフェース回路をCCITT I.430
インタフェース回路という)は、電灯線などの混触ある
いは外来サージ電圧から装置内の回路を保護するため
に、回路内の外線インタフェース点には、過電圧保護回
路が装備されている。
【0005】
【従来の技術】図2はCCITT I.430インタフ
ェース回路を有する通信ネットワークを示すブロック図
であるが、この図2において、31は交換局であり、こ
の交換局31は、加入者線ケーブルを介してデジタル・
サービス・ユニット(DSU)32を収容している。
【0006】そして、このデジタル・サービス・ユニッ
ト32は、一本のケーブルにて複数の端末装置(最大8
個)を接続するバス配線でもって、幾つかの端末装置3
3を収容している。
【0007】また、このデジタル・サービス・ユニット
32あるいは端末装置33は、CCITT I.430
インタフェース回路1′をそなえている。ここで、この
インタフェース回路1′は、図9に示すように、平衝2
線式送信回路2′,平衝2線式受信回路3′および外線
インタフェース部5をそなえている。
【0008】これらの平衡2線式送信回路2′および平
衡2線式受信回路3′は、回線終端装置(NT)に用い
られる場合、所定のインピーダンスの規格(図10の太
実線γを参照)以上のインピーダンス値をインタフェー
ス回路に与えるためのものである。
【0009】そして、平衡2線式送信回路2′は、過電
圧保護回路4′,送信トランス6,送信ドライバ8Sを
そなえて構成されるとともに、平衡2線式受信回路3′
は、過電圧保護回路4′,受信トランス7,受信レシー
バ8Rをそなえて構成されている。
【0010】各過電圧保護回路4′は、外線から印加さ
れる過電圧に対して装置を保護すべく、バリスタにより
構成された、一般に浮遊容量が例えば100pF程度の
過電圧保護素子4−1を、過電圧保護回路4′内の2線
間に装架して構成されているもので、これによりインタ
フェース回路内の外線インタフェース点に装備されて、
電灯線などの混触あるいは外来サージ電圧等から装置内
の回路を保護できるようになっている。
【0011】また、送信トランス6,受信トランス7
は、送信用,受信用のトランスであって、インタフェー
ス回路1′内の外線インタフェース点に装備されるもの
であり、インタフェース回路1′を内蔵する装置のイン
ピーダンスが規定より、高い値を示すように作用するも
のである。
【0012】さらに、送信トランス6,送信トランス7
は、これは装置の小型化の要求に伴い、トランス自体、
小型に制作されており、そのため図10のαに示すよう
に、インピーダンス規定に対して余りマージンの無いイ
ンピーダンス特性を示すものである。
【0013】従来のインタフェース回路1′が、1MH
zという高域の周波数までのインピーダンスを保証する
必要のある、高速データを扱うCCITT I.430
の規格におけるサービスに用いられる場合に、電灯線な
どの混触あるいは外来サージ電圧等が起こったときは、
インタフェース回路1′は、過電圧保護回路4′によっ
て、過電圧から装置を保護する。
【0014】しかし、インタフェース回路1′に、平衡
2線式送信回路2′または平衝2線式受信回路3′が、
接続されていないのと同様の状態を要求されるときは、
場合によってはインピーダンスの規定を割ってしまうお
それがある。
【0015】つまり、この場合は、図11に示すインタ
フェース回路の平衡2線式送信回路2′側の等価回路
(平衡2線式送信回路2′と平衝2線式受信回路3′
は、全く等価なので、平衝2線式受信回路3′側は省略
する)からわかるように、過電圧保護回路4′の過電圧
保護素子であるバリスタがOFF時に見せる等価浮遊容
量,トランスが持つ浮遊容量,トランスが持つインダク
タンスを、それぞれCVS1,CT1,LT1とすれ
ば、この平衡2線式送信回路2′の合成インピーダンス
Zは、下式のようになる。 Z=1/〔(1/jωLT1)+jω(CT1+CVS1)〕・・(1) ここで、ω=2πf,fは周波数、jは複素数成分であ
る。
【0016】ところで、バリスタがOFF時に見せる等
価浮遊容量,トランスが持つ浮遊容量は、インピーダン
スメータ20によって測定されるものであり、このイン
ピーダンスメータ20は、図12に示すように、シンセ
サイザ21とレベルメータ22により構成されており、
このシンセサイザ21は、抵抗21−1,発振器21−
2からなり、ある単一周波数の正弦波をある一定のレベ
ルにて出力するものである。
【0017】レベルメータ22は、シンセサイザ21か
らの出力の負荷(この場合は、平衡2線式送信回路2′
のインタフェース点A,B)に見られる電圧レベルをレ
ベルメータにて測定し、負荷(この場合は、平衡2線式
送信回路2′)のインピーダンスを算出するものであ
る。
【0018】このようなインピーダンスメータ20によ
って、平衡2線式送信回路2′内の各回路の各値から、
求められた先の(1)式は、通信サービスが1MHzと
いう高域の周波数までのインピーダンスを保証する必要
がある、高速データを扱うCCITT I.430の規
格であるような場合、つまり、測定周波数が高い領域で
ある場合、さらに、下式のように近似される。 Z=1/ω(CT1+CVS1)・・(2)
【0019】従って(2)式が示すように、過電圧保護
回路4内に設けた過電圧保護素子4−1の浮遊容量が大
きければ大きい程、また測定周波数が高ければ高い程、
平衡2線式送信回路2′のインピーダンスは、下がって
行く。
【0020】つまり、CCITT I.430の規格の
通信サービスで、平衡2線式送信回路2′または平衝2
線式受信回路3′が、接続されていないのと同様の状態
を要求されるときは、周波数が非常に高くなってる上
に、また、図10の特性αで示すように、元来、インピ
ーダンス規定に対して余りマージンの無いインピーダン
ス特性であることも加わって、場合によっては、インピ
ーダンスの特性は規格以下になるのである〔図10の特
性β(この特性βは低域の周波数側を省略されている)
参照〕。従って、100pFといった僅かな浮遊容量で
さえも無視できない値となってしまう。
【0021】
【発明が解決しようとする課題】このように、1MHz
という高域の周波数までのインピーダンスを保証する必
要のある、高速データを扱うCCITT I.430の
規格であるような電話系等のサービス場合においては、
電灯線などの混触あるいは外来サージ電圧等の発生によ
り、不用意に印加される過電圧から装置を保護できる
が、CCITT I.430の規格の通信サービスにお
いて、平衡2線式送信回路2′または平衝2線式受信回
路3′が、接続されていないのと同様の状態を要求され
るときは、従来より一般に用いられている過電圧保護素
子4−1の100pFといった僅かな浮遊容量でさえも
無視はできず、それによりインピーダンスが図10の特
性βからもわかるように規格以下に下がることがある。
【0022】すなわち、このような従来のインタフェー
ス回路では、トランス単体の示すインピーダンス特性が
図10の特性αのように規格を満足するものであって
も、更にこれに過電圧保護回路内に過電圧保護素子とし
てのバリスタ等を付加すると、高域の周波数においてイ
ンピーダンス特性は図10のβのようになり、場合によ
っては規格から外れてしまう。即ち、不用意に印加され
てしまう電圧から装置を保護するため、装置に用いてい
る過電圧保護素子が非動作時に見せる浮遊容量により、
インピーダンスマスクの規格から外れてしまうという課
題がある。
【0023】本発明は、このような課題に鑑み創案され
たもので、不用意に外部から印加されていまう過電圧か
らは従来通り装置を保護しながら、更にその過電圧保護
素子による高域の周波数におけるインピーダンス特性の
劣化を防止できるようにした、過電圧保護回路付きイン
タフェース回路を提供することを目的とする。
【0024】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図で、この図1において、1は本発明にかかるイン
タフェース回路であり、このインタフェース回路1は、
平衡2線式送信回路2と平衡2線式受信回路3とをそな
えて構成されている。
【0025】そして、平衡2線式送信回路2は、送信ト
ランス6,送信ドライバ8S,過電圧保護回路4をそな
えて構成されるとともに、平衡2線式受信回路3は、受
信トランス7,受信レシーバ8R,過電圧保護回路4を
そなえて構成されているが、各過電圧保護回路4は、外
線から印加される過電圧に対して保護すべく、2線間に
装架される過電圧保護素子4−1を有している。
【0026】さらに、各過電圧保護回路4には、過電圧
保護素子4−1に対し直列に接続され過電圧保護素子4
−1に比べ微小なクランプ電圧をもつとともに等価浮遊
容量の小さい微小電圧制限回路4−2が設けられている
(請求項1)。
【0027】なお、上述の微小電圧制限回路4−2は、
過電圧保護素子4−1に比べ低い電圧でオンオフするバ
リスタ(請求項2)、あるいは逆直列接続された一対の
ツェナーダイオード(請求項3)、または逆並列接続さ
れた一対のダイオード(請求項4)で構成されている。
【0028】
【作用】上述の本発明の過電圧保護回路付きインタフェ
ース回路では、平衡2線式送信回路2および平衡2線式
受信回路3にそれぞれそなえられた過電圧保護回路4に
よって、外線から印加される過電圧に対して装置は保護
される。
【0029】また、過電圧保護回路4内の微小電圧制限
回路4−2によって、過電圧保護素子4−1に比べ微小
なクランプ電圧をもつとともに低い等価浮遊容量が保た
れる(請求項1)。
【0030】そしてまた、上述の微小電圧制限回路4−
2は、過電圧保護素子に比べ低い電圧でオンオフするバ
リスタ、あるいは逆直列接続された一対のツェナーダイ
オードまたは逆並列接続された一対のダイオードによっ
て、前記の動作を行なう(請求項2,3,4)。
【0031】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図2は前述のごとくCCITT I.430イン
タフェース回路を有する通信ネットワークを示すブロッ
ク図であるが、この図2において、交換局31は、加入
者線ケーブルを介してデジタル・サービス・ユニット
(DSU)32を収容しており、更にこのデジタル・サ
ービス・ユニット32は、一本のケーブルにて複数の端
末装置(最大8個)を接続するバス配線でもって、幾つ
かの端末装置33を収容して構成されている。そしてま
た、このデジタル・サービス・ユニット32あるいは端
末装置33は、本発明にかかるCCITT I.430
インタフェース回路1をそなえている。
【0032】このインタフェース回路1は、この回路自
身をそなえバスに接続されている端末装置のうち非通信
中のものが、そのバスに接続されている他の端末装置の
通信を邪魔しないように、その送信回路また受信回路が
接続されていないのと同じ状態、即ち高いインピーダン
スを示すように構成されたものである。
【0033】つまり、このCCITT I.430イン
タフェース回路1は、接続される装置に所定のインピー
ダンスの規定を満足させるようになっているものであ
り、また、電灯線などの混触あるいは外来サージ電圧か
ら装置内の回路を保護するためのものである。
【0034】このため、このインタフェース回路1は、
図3に示すように、平衝2線式送信回路2,平衝2線式
受信回路3および外線インタフェース部5をそなえて構
成されており、これらの平衡2線式送信回路2および平
衡2線式受信回路3は、回線終端装置(NT)に用いら
れる場合、所定のインピーダンスの規格〔図10の太実
線γ参照〕以上のインピーダンス値をインタフェース回
路1に与えるためのものである。
【0035】そして、平衡2線式送信回路2は、過電圧
保護回路4,送信トランス6,送信ドライバ8Sをそな
えて構成されるとともに、平衡2線式受信回路3は、過
電圧保護回路4,受信トランス7,受信レシーバ8Rを
そなえて構成されている。
【0036】ここで、各過電圧保護回路4は、電灯線な
どの混触あるいは外来サージ電圧等から装置内の回路を
保護するものであり、このため、この過電圧保護回路4
は、図3に示すように、過電圧保護素子4−1をそなえ
ている。
【0037】この過電圧保護素子4−1は、バリスタに
より構成された、一般に浮遊容量が例えば100pF程
度のもので、外線から印加される過電圧に対して装置を
保護すべく、過電圧保護回路4内の2線間に装架して構
成されているものである。
【0038】さらに、各過電圧保護回路4は、その過電
圧保護素子4−1に対し直列に接続された微小電圧制限
回路4−2を有しているが、この微小電圧制限回路4−
2は、クランプ電圧が、過電圧保護素子4−1としての
バリスタに比べて低い電圧(1/10以下)でオンオフ
するバリスタ4−2aによって構成されており、これに
より過電圧保護素子4−1に対し、直列に接続され過電
圧保護素子4−1に比べ微小なクランプ電圧をもつとと
もに、等価浮遊容量が過電圧保護素子4−1に比べ遙か
に小さくなっているものである。
【0039】そして、この微小電圧制限回路4−2は、
図4の等価回路(平衡2線式送信回路2と平衝2線式受
信回路3とは全く等価なので、この図4においては、平
衝2線式受信回路3側が省略されている)に示すよう
に、この端子間に印加される電圧が微小な場合には、微
小電圧制限回路4−2を構成するバリスタ4−2aによ
って、スイッチS1の働きをなし、開放の特性を示すよ
うになっている。
【0040】つまり、端子間に印加される電圧が微小な
場合には、微小電圧制限回路4−2は、過電圧保護回路
4内の過電圧保護素子4−1が接続されていない場合と
等価の状態にするようになっている。
【0041】また、微小電圧制限回路4−2は、図5の
等価回路(この図5においても、図4の場合と同様、平
衡2線式送信回路2と平衝2線式受信回路3とが全く等
価なので、平衝2線式受信回路3側を省略されている)
に示すように、一定の微小電圧を越える値に対しては、
導通の特性を示すようになっている。
【0042】つまり、この微小電圧制限回路4−2は、
外部から不用意に過電圧が与えられた場合には、微小電
圧制限回路4−2を構成するバリスタ4−2aによっ
て、スイッチS1の働きをなして閉鎖の特性(導通状
態)を示し、過電圧保護素子4−1を接続した場合と等
価の状態にするようになっているものである。
【0043】なお、図4,図5のCVS1,CT1,L
T1は、過電圧保護回路4の過電圧保護素子であるバリ
スタがOFF時に見せる等価浮遊容量,トランスが持つ
浮遊容量,トランスが持つインダクタンスである。
【0044】上述の構成により、この過電圧保護回路4
は、外部インタフェース部5を介して端子間に微小な電
圧(例えば外部インタフェース部5のインタフェース点
A,Bに100mV以内の電圧)が印加されると、図4
に示すように、微小電圧制限回路4−2内のバリスタ4
−2aは、スイッチOFFの状態となる。そして、この
ようにOFFの状態となったバリスタ4−2aは、それ
自体も等価浮遊容量を持つ。
【0045】この時の等価回路の各回路の値は、図8に
示すように、先に従来例にて説明したインピーダンスメ
ータ20で測定すると、過電圧保護回路4の過電圧保護
素子であるバリスタ4−1が、OFF時に見せる等価浮
遊容量はCVS1、トランスが持つ浮遊容量はCT1、
トランスが持つインダクタンスはLT1、微小電圧制限
回路4−2内のバリスタ4−2aが、OFF時に見せる
等価浮遊容量はCVS2である。
【0046】そして、クランプ電圧の微小なバリスタ4
−2aの持つ等価浮遊容量は、クランプ電圧の高い過電
圧保護素子4−1のバリスタに比べて小さい値を示すの
で、 CVS2<<CVS1・・(3) となる。
【0047】このため、過電圧保護回路4の見せる合成
等価浮遊容量CVSは、下式のようになる。 CVS=1/〔(1/CVS1)+(1/CVS2)〕 ≒CVS2・・(4)
【0048】このように合成等価浮遊容量CVSがCV
S2となると、この時の平衡2線式送信回路2の高域で
のインピーダンスZH は、下式のようになる。 ZH =1/〔ω(CT1+CVS2)〕・・(5)
【0049】即ち、この(4),(5)式が示すよう
に、この場合のCCITTI.430勧告の場合のよう
な高域の周波数でのインピーダンス特性は、下式に示す
トランス単体でのインピーダンスZ1と殆ど同じにな
る。 Z1=1/ω(CT1)・・(6)
【0050】従って、これらのことから明らかなよう
に、この平衡2線式送信回路2の高域でのインピーダン
スは、微小電圧制限回路4−2を付加しない場合〔従来
例の(2)式〕に比べて、大きな値を示す。
【0051】また、送信トランス6は、単体においてイ
ンピーダンス特性を満足するものであるから、この平衡
2線式送信回路2は、図10の特性αで示すように、高
域周波数のインピーダンス特性を満足する。
【0052】ところでまた、不用意に印加される過電圧
が、外部インタフェース部5のインタフェース点A,B
に掛かった場合、微小電圧制限回路4−2は、先の図5
の等価回路に示すように、導通の特性を示す。
【0053】なお、平衝2線式受信回路3側に関して
も、平衡2線式送信回路2と等価であるため、同様の要
領でもって、高域周波数のインピーダンス特性を満足
し、且つ、不用意に印加される過電圧により、一定の微
小電圧を越える値の電圧が、外部インタフェース部5の
インタフェース点A,Bに掛かった場合は、導通の特性
を示し、そのため、過電圧保護素子4−1は、正常に動
作を行なう。
【0054】このように平衡2線式送信回路2と平衡2
線式受信回路3とをそなえたインタフェース回路1にお
いて、平衡2線式送信回路2および平衡2線式受信回路
3のそれぞれに、外線から印加される過電圧に対して保
護すべく、2線間に装架される過電圧保護素子4−1を
有する過電圧保護回路4をそなえ、この過電圧保護回路
4が、その過電圧保護素子4−1に対し直列に接続され
過電圧保護素子4−1に比べ微小なクランプ電圧をもつ
とともに等価浮遊容量の小さい微小電圧制限回路4−2
をそなえることにより、過電圧保護回路4の等価浮遊容
量を低く抑えられることができ、これにより、高域の周
波数においても高いインピーダンスを確保できる。
【0055】また、過電圧保護回路4に、外部から不用
意に過電圧が与えられた場合においても、微小電圧制限
回路4−2を構成するバリスタ4−2aが、閉鎖の特性
(導通状態)を示すため〔図5のバリスタ4−2a(ス
イッチS1)〕、平衡2線式送信回路2および平衡2線
式受信回路3は、過電圧保護素子4−1を接続した場合
と等価の状態となることができる。
【0056】更に、これらの結果により、バス接続され
る平衡2線式送信回路2,平衝2線式受信回路3のイン
ピーダンスの規格に対して影響されることがなく、これ
により過電圧保護素子4−1の素子選択やインタフェー
ス回路1に用いられる送信トランス6あるいは受信トラ
ンス7の設計開発を容易に行なうことができる。従っ
て、装置生産段階においての特性歩留りの向上,製造の
容易性,調整の不要等に係わる端末装置の性能を向上で
きるのである。なお、図3に示す送信トランス6,受信
トランス7,送信ドライバ8S,受信レシーバ8Rは、
先に従来例で示した図9のものと同様のものである。
【0057】上述の構成により、このCCITT I.
430インタフェース回路1は、この回路自身をそなえ
バスに接続されている装置が非通信中のとき、そのバス
に接続されている他の装置の通信を邪魔してはならない
ように、CCITT I.430インタフェース回路1
の平衡2線式送信回路2,平衝2線式受信回路3は、接
続されていないのと同じ状態を示す。即ち、高いインピ
ーダンス特性を示し、CCITT I.430にて規定
されるインタフェース回路の規定を満足するのである。
【0058】また、このCCITT I.430インタ
フェース回路1は、電灯線などの混触あるいは外来サー
ジ電圧がCCITT I.430インタフェース回路1
を収容する装置に印加された場合は、CCITT I.
430インタフェース回路1内の過電圧保護素子4−1
が機能して、装置内の回路を過電圧から保護する。
【0059】このように、平衡2線式送信回路2と平衡
2線式受信回路3とをそなえたCCITT I.430
インタフェース回路1をデジタル・サービス・ユニット
32や端末装置33にそなえることにより、CCITT
I.430勧告にて、インタフェース回路1をそなえ
る装置に要求されるインピーダンス特性の規定を満足す
る。
【0060】また、電灯線などの混触あるいは外来サー
ジ電圧により、デジタル・サービス・ユニット32,端
末装置33に過電圧が印加された場合は、CCITT
I.430インタフェース回路1によって、装置内の回
路は過電圧から保護されるのである。
【0061】なお、前述の例では、微小電圧制限回路4
−2を構成するものとして、過電圧保護素子4−1に比
べ低い電圧でオンオフするバリスタ4−2aを使用した
場合を説明したが、微小電圧制限回路4−2の条件とし
ては、過電圧保護素子4−1に比べて、微小なクランプ
電圧を持ち、また、等価浮遊容量が低ければ良いため、
微小電圧制限回路4−2としては、図6に示すように、
逆直列接続された一対のツェナーダイオード4−2b,
4−2b、または、図7に示すように、逆並列接続され
た一対の整流用ダイオード4−2c,4−2cを用いる
こともできる。なお、整流用ダイオード4−2c,4−
2cを用いるものでは、ダイオードの電圧降下を利用す
る。そして、これらを使用しても、上記のバリスタ4−
2aの場合と同様の作用を行なって、同様の効果ないし
利点が得られる。
【0062】
【発明の効果】以上詳述したように、本発明の過電圧保
護回路付きインタフェース回路によれば、平衡2線式送
信回路と平衡2線式受信回路とをそなえたインタフェー
ス回路において、平衡2線式送信回路および平衡2線式
受信回路のそれぞれに、外線から印加される過電圧に対
して保護すべく、2線間に装架される過電圧保護素子を
有する過電圧保護回路をそなえ、この過電圧保護回路
が、その過電圧保護素子に対し直列に接続され過電圧保
護素子に比べ微小なクランプ電圧をもつとともに等価浮
遊容量の小さい微小電圧制限回路をそなえることによ
り、まず、過電圧保護回路の等価浮遊容量を低く抑えら
れることができ、これにより、高域の周波数において
も、高いインピーダンスを確保できる利点がある。
【0063】また、過電圧保護回路に、外部から不用意
に過電圧が与えられた場合においても、微小電圧制限回
路が導通状態となるため、平衡2線式送信回路および平
衡2線式受信回路は、過電圧保護素子を接続した場合と
等価の状態となることができる利点がある。
【0064】さらに、これらの結果により、過電圧保護
素子における素子選択やインタフェース回路に用いられ
る送信トランスあるいは受信トランスの設計開発を、バ
ス接続されるインタフェース回路のインピーダンスの規
格に対して影響されずに、容易に行なうことができる。
従って、装置生産段階においての特性歩留り向上と製造
の容易性や調整の不要等に係わる端末装置の性能を向上
できる利点がある。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】CCITT I.430インタフェース回路を
用いた通信ネットワークを示すブロック図である。
【図3】本発明の一実施例を示す回路図である。
【図4】微小電圧制限回路オフ時の等価回路図である。
【図5】微小電圧制限回路オン時の等価回路図である。
【図6】本発明の他の実施例を示す回路図である。
【図7】本発明の更に他の実施例を示す回路図である。
【図8】微小電圧制限回路オフ時の等価浮遊容量を考慮
した等価回路図である。
【図9】従来例を示す回路図である。
【図10】CCITT I.430インタフェース回路
におけるインピーダンス特性図である。
【図11】従来のCCITT I.430インタフェー
ス回路におけるインピーダンス測定時の等価回路図であ
る。
【図12】インピーダンスメータを示す回路図である。
【符号の説明】
1,1′ CCITT I.430インタフェース回路 2,2′ 平衡2線式送信回路 3,3′ 平衝2線式受信回路 4,4′ 過電圧保護回路 4−1 過電圧保護素子 4−2 微小電圧制限回路 4−2a バリスタ 4−2b ツェナーダイオード 4−2c 整流用ダイオード 5 外部インタフェース部 6 送信トランス 7 受信トランス 8R 受信レシーバ 8S 送信ドライバ 20 インピーダンスメータ 21 シンセサイザ 22 レベルメータ 31 交換局 32 デジタル・サービス・ユニット 33 端末装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 平衡2線式送信回路(2)と平衡2線式
    受信回路(3)とをそなえたインタフェース回路(1)
    において、 該平衡2線式送信回路(2)および該平衡2線式受信回
    路(3)のそれぞれに、外線から印加される過電圧に対
    して保護すべく、2線間に装架される過電圧保護素子
    (4−1)を有する過電圧保護回路(4)をそなえ、 該過電圧保護回路(4)が、その過電圧保護素子(4−
    1)に対し直列に接続され該過電圧保護素子(4−1)
    に比べ微小なクランプ電圧をもつとともに等価浮遊容量
    の小さい微小電圧制限回路(4−2)をそなえて構成さ
    れたことを特徴とする、過電圧保護回路付きインタフェ
    ース回路。
  2. 【請求項2】 該微小電圧制限回路(4−2)が、該過
    電圧保護素子(4−1)に比べ低い電圧でオンオフする
    バリスタで構成されたことを特徴とする請求項1記載の
    過電圧保護回路付きインタフェース回路。
  3. 【請求項3】 該微小電圧制限回路(4−2)が、逆直
    列接続された一対のツェナーダイオードをそなえて構成
    されたことを特徴とする請求項1記載の過電圧保護回路
    付きインタフェース回路。
  4. 【請求項4】 該微小電圧制限回路(4−2)が、逆並
    列接続された一対のダイオードをそなえて構成されたこ
    とを特徴とする請求項1記載の過電圧保護回路付きイン
    タフェース回路。
JP3268903A 1991-09-20 1991-09-20 過電圧保護回路付きインタフエース回路 Withdrawn JPH0583852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268903A JPH0583852A (ja) 1991-09-20 1991-09-20 過電圧保護回路付きインタフエース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3268903A JPH0583852A (ja) 1991-09-20 1991-09-20 過電圧保護回路付きインタフエース回路

Publications (1)

Publication Number Publication Date
JPH0583852A true JPH0583852A (ja) 1993-04-02

Family

ID=17464874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268903A Withdrawn JPH0583852A (ja) 1991-09-20 1991-09-20 過電圧保護回路付きインタフエース回路

Country Status (1)

Country Link
JP (1) JPH0583852A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821759B2 (en) 2004-11-30 2010-10-26 Tdk Corporation Surge absorption circuit
US8587660B2 (en) 2010-07-30 2013-11-19 General Electric Company Image recording assemblies and coupling mechanisms for stator vane inspection
US8602722B2 (en) 2010-02-26 2013-12-10 General Electric Company System and method for inspection of stator vanes
US8667856B2 (en) 2011-05-20 2014-03-11 General Electric Company Sensor assemblies and methods of assembling same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821759B2 (en) 2004-11-30 2010-10-26 Tdk Corporation Surge absorption circuit
US8602722B2 (en) 2010-02-26 2013-12-10 General Electric Company System and method for inspection of stator vanes
US8587660B2 (en) 2010-07-30 2013-11-19 General Electric Company Image recording assemblies and coupling mechanisms for stator vane inspection
US8667856B2 (en) 2011-05-20 2014-03-11 General Electric Company Sensor assemblies and methods of assembling same

Similar Documents

Publication Publication Date Title
US6385030B1 (en) Reduced signal loss surge protection circuit
CA1285623C (en) Apparatus for matching unbalanced r.f. baseband signals to balancedsignals on a twisted two-wire line
KR0129712B1 (ko) 고접지균형 회로를 구성하는 과전압 및 과전류 보호회로
USRE39432E1 (en) Impedance blocking filter circuit
US4456985A (en) Apparatus for coupling signals to or from a two-wire line
USRE41164E1 (en) Impedance blocking filter circuit
US4456986A (en) Apparatus for coupling signals to or from a two-wire line
US6882514B2 (en) Overcurrent and overvoltage protection method and architecture for a tip and ring subscriber line interface circuit
EP0333817B1 (en) Adapter between coaxial cable and twisted pair cables
USRE41145E1 (en) Impedance blocking filter circuit
US6072683A (en) Miniaturized category 5 protection circuit
JPH02295395A (ja) ラインインタフェース回路
JPH0583852A (ja) 過電圧保護回路付きインタフエース回路
US5574749A (en) Line interface apparatus and method for isolating data terminal equipment from the line
EP0449262A1 (en) Integrated services digital network terminating resistor with line fault protector
KR20000001561A (ko) 임피던스 정합회로
JPS6042946A (ja) 適応線路ハイブリツド回路
US6917646B2 (en) Circuit for exchanging communications over a transmission line
US3987375A (en) Transmission bridge exhibiting reduced distortion
EP0223546B1 (en) Telephone line access apparatus
US2324317A (en) Telephone system
CA1165914A (en) Apparatus for coupling signals to or from a two-wire line
CA1165913A (en) Apparatus for coupling signals to or from a two-wire line
JPH06310970A (ja) 信号送受信回路の終端方法
WO2003007446A1 (en) Method of manufacturing a lightning rod with functions for reducing power supplied to a terminal and for improving speech quality

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203