JPH0583673A - Picture recording and reproducing device - Google Patents

Picture recording and reproducing device

Info

Publication number
JPH0583673A
JPH0583673A JP3265432A JP26543291A JPH0583673A JP H0583673 A JPH0583673 A JP H0583673A JP 3265432 A JP3265432 A JP 3265432A JP 26543291 A JP26543291 A JP 26543291A JP H0583673 A JPH0583673 A JP H0583673A
Authority
JP
Japan
Prior art keywords
circuit
data
code
recording
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3265432A
Other languages
Japanese (ja)
Inventor
Junichi Yoshizawa
純一 吉沢
Shigeyuki Ikeda
重之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP3265432A priority Critical patent/JPH0583673A/en
Publication of JPH0583673A publication Critical patent/JPH0583673A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To enable the recording and reproduction of a still picture as well as a moving image and to improve the reliability at a still picture recording even when the picture data having the deep depth of one picture element data in the picture recording an reproducing device. CONSTITUTION:An error detection code addition circuit 13 adding a code to detect an erroneous code at the time of recording picture data in the data area storing picture element data divided by a divider circuit 7 is provided at the poststage of the divider circuit 7. An error detection circuit 14 detecting whether or not an erroneous code is generated in a picture element to be synthesized to picture element data with the original bit number in the following synthesis circuit 8 by a code added in the error detection code addition circuit 13 for picture element data corrected by the decoding circuit 5 at the time of reproduction is provided at the poststage of a decoding circuit 5. By the operation of the error detection code addition circuit 13 and the error detection circuit 14, the reliability at the time of recording a still picture can be improved even the picture data having the deep depth of one picture element data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディジタルの画像デー
タまたはビデオ信号をディジタル化した画像データを入
力して記録再生するディジタルビデオテープレコーダ
(以下「ディジタルVTR」と略称する)等の画像記録
再生装置に関し、特に動画のみならず静止画も記録再生
できると共に、1画素のデータ深さが大きい画像データ
であっても静止画記録時の信頼性を向上することができ
る画像記録再生装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to image recording / reproducing such as a digital video tape recorder (hereinafter abbreviated as "digital VTR") for inputting and recording digital image data or image data obtained by digitizing video signals. More particularly, the present invention relates to an image recording / reproducing apparatus capable of recording / reproducing not only a moving image but also a still image and improving reliability in recording a still image even for image data having a large data depth of one pixel.

【0002】[0002]

【従来の技術】近年、ディジタル技術の進歩により、画
像記録再生装置の中には、テレビのビデオ信号をディジ
タル化して高画質で磁気テープに記録再生を行うディジ
タルVTRの開発が進められている。そして、このよう
なディジタルVTR1は、例えば図3に示すように、他
の画像装置等から入力したビデオ信号をディジタル化す
るA/D変換器2と、このA/D変換器2からのディジ
タルの画像データを入力して記録時の符号誤りを再生時
に訂正するための誤り訂正符号を付加する符号回路3
と、この符号回路3で誤り訂正符号が付加されたディジ
タルデータを入力して磁気テープ等の記録媒体に記録及
び再生するデータ記録再生部4と、このデータ記録再生
部4から読み出したディジタルデータの符号誤りを上記
誤り訂正符号によって訂正して出力する復号回路5と、
この復号回路5で符号誤りを訂正されたディジタルデー
タをビデオ信号に変換して出力するD/A変換器6とで
構成されている。このようなディジタルVTR1は、標
準テレビ信号をリアルタイムでディジタル記録するた
め、記録レートは80〜100メガビット/秒と非常に高く
高密度記録となるので、磁気テープのドロップアウト等
によるビット誤りに対して訂正するために符号回路3と
復号回路5とを有している。しかし、記録密度が高いた
め、上記の回路で誤り訂正を行ってもエラーレートEr
は、 すなわち、108ビットに1ビットの割合でエラーを訂
正できないという程度である。このとき、画像内容が動
いて見える動画の場合には、エラーレートErが上記の
値以下であれば視覚上は問題無いとされている。
2. Description of the Related Art In recent years, due to the progress of digital technology, in an image recording / reproducing apparatus, a digital VTR for digitizing a video signal of a television and recording / reproducing on a magnetic tape with high image quality is being developed. Such a digital VTR 1 is, for example, as shown in FIG. 3, an A / D converter 2 for digitizing a video signal input from another image device and a digital VTR 1 from the A / D converter 2. A coding circuit 3 for inputting image data and adding an error correction code for correcting a coding error at the time of recording at the time of reproduction
And a data recording / reproducing section 4 for inputting the digital data to which the error correction code is added by the encoding circuit 3 to record and reproduce it on a recording medium such as a magnetic tape, and the digital data read from the data recording / reproducing section 4. A decoding circuit 5 for correcting a code error by the error correction code and outputting the corrected code;
The decoding circuit 5 comprises a D / A converter 6 for converting the digital data whose code error has been corrected into a video signal and outputting the video signal. Since such a digital VTR 1 digitally records a standard television signal in real time, the recording rate is extremely high at 80 to 100 megabits / second, and high density recording is performed. It has an encoding circuit 3 and a decoding circuit 5 for correction. However, since the recording density is high, even if error correction is performed by the above circuit, the error rate Er
Is That is, the error cannot be corrected at a rate of 1 bit per 10 8 bits. At this time, in the case of a moving image in which the image contents appear to move, if the error rate Er is equal to or less than the above value, there is no visual problem.

【0003】一方、上記ディジタルVTR1の大容量性
を活かして静止画を記録することが行われ始めている。
この場合は、静止画は動画と違って1画像ごとにデータ
内容が全く異なるため、エラーレートErが、 では信頼性が低いこととなる。すなわち、記録媒体とし
て光ディスク又は磁気ディスク等を用いた静止画記録装
置のエラーレートErが、 以下であるのに比べて4桁も低いこととなる。
On the other hand, it has begun to record still images by taking advantage of the large capacity of the digital VTR 1.
In this case, since the still image is different from the moving image in the data content for each image, the error rate Er is Then the reliability is low. That is, the error rate Er of a still image recording device using an optical disk or a magnetic disk as a recording medium is This is four orders of magnitude lower than that below.

【0004】また、1画素のデータ深さ(ビット深さ)
については、テレビ信号では8ビットあれば問題ないと
されてきたため、従来のディジタルVTRが取り扱う1
画素のデータ深さは、8ビットとされていた。しかし、
画像の高画質化に伴い、1画素のデータ深さも大きくな
ってきており、例えば10〜12ビットの画像データを取り
扱う画像データ処理装置が出はじめてきたため、このよ
うな画像データを記録し再生するディジタルVTRも出
現している。このようなディジタルVTR1′は、例え
ば図4に示すように、前記A/D変換器2と符号回路3
との間に、ディジタルの画像データを入力し1画素のデ
ータ深さが8ビットより大きいもの(例えば10〜12ビッ
ト)については分割して2画素のデータとする分割回路
7を設けると共に、前記復号回路5とD/A変換器6と
の間には、上記復号回路5からの画像データを入力し上
記分割回路7で分割された2画素のデータを合成して元
の10〜12ビットの画素データとして出力する合成回路8
を設けて構成されていた。
The data depth of one pixel (bit depth)
With regard to the above, it has been said that there is no problem if 8 bits are used in a television signal, so the conventional digital VTR handles 1
The data depth of the pixel is 8 bits. But,
With the improvement in image quality of images, the data depth of one pixel is also increasing. For example, image data processing devices that handle image data of 10 to 12 bits have begun to appear. Therefore, such image data is recorded and reproduced. Digital VTRs are also emerging. Such a digital VTR 1'is, for example, as shown in FIG. 4, the A / D converter 2 and the encoding circuit 3.
And a dividing circuit 7 for inputting digital image data and dividing data having a data depth of 1 pixel larger than 8 bits (for example, 10 to 12 bits) into 2 pixel data. The image data from the decoding circuit 5 is input between the decoding circuit 5 and the D / A converter 6, and the data of the two pixels divided by the dividing circuit 7 are combined to form the original 10 to 12 bits. Synthesis circuit 8 for outputting as pixel data
Was provided.

【0005】[0005]

【発明が解決しようとする課題】しかし、図3に示す従
来のディジタルVTR1においては、その大容量性を活
かして静止画を記録する場合には、記録媒体として光デ
ィスク又は磁気ディスク等を用いた他の静止画記録装置
に比べエラーレートが例えば4桁も低く、信頼性が低い
ため、静止画の記録装置としては十分とは言えないもの
であった。また、1画素のデータ深さが例えば10〜12ビ
ットと大きい場合は、図4に示すように構成された他の
従来のディジタルVTR1′により、例えば8ビットよ
り大きいところで分割し2画素のデータとして記録再生
していたが、画素データのビット深さが大きくなった
分、上位ビットでのエラー発生は、画質に大きな影響を
及ぼすこととなり、静止画記録時の信頼性が十分とは言
えないものであった。
However, in the conventional digital VTR 1 shown in FIG. 3, when a still image is recorded by utilizing its large capacity, an optical disk or a magnetic disk is used as a recording medium. The error rate is lower than that of the still image recording apparatus by 4 digits, for example, and the reliability is low, so that it cannot be said to be sufficient as a still image recording apparatus. If the data depth of one pixel is as large as 10 to 12 bits, another conventional digital VTR 1'configured as shown in FIG. Although recording and reproducing were performed, the bit depth of the pixel data became large, so the occurrence of errors in the upper bits had a great impact on the image quality, and the reliability during still image recording was not sufficient. Met.

【0006】そこで、本発明は、このような問題点に対
処し、動画のみならず静止画も記録再生できると共に、
1画素のデータ深さが大きい画像データであっても静止
画記録時の信頼性を向上することができる画像記録再生
装置を提供することを目的とする。
Therefore, the present invention addresses such a problem and is capable of recording and reproducing not only moving images but also still images.
An object of the present invention is to provide an image recording / reproducing apparatus capable of improving the reliability when recording a still image even for image data having a large data depth of one pixel.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明による画像記録再生装置は、ディジタルの画
像データ又はビデオ信号をディジタル化した画像データ
を入力し1画素のデータ深さが所定のビット数より大き
いものについては分割して数画素データとする分割回路
と、この分割回路からの画像データを入力して記録時の
符号誤りを再生時に訂正するための誤り訂正符号を付加
する符号回路と、この符号回路で誤り訂正符号が付加さ
れたディジタルデータを入力して記録媒体に記録及び再
生するデータ記録再生部と、このデータ記録再生部から
読み出したディジタルデータの符号誤りを上記誤り訂正
符号によって訂正する復号回路と、この復号回路からの
画像データを入力し上記分割回路で分割された数画素デ
ータを合成して元のビット数の画素データとして出力す
る合成回路とを有して成る画像記録再生装置において、
上記分割回路の後段に、該分割回路で分割された数画素
データを格納した残りのデータエリアに記録時の符号誤
りを検出するための符号を付加するエラー検出符号付加
回路を設け、かつ上記復号回路の後段には、再生時に該
復号回路で訂正された画素データに対し上記エラー検出
符号付加回路で付加された符号により後続の合成回路に
おいて元のビット数の画素データに合成される画素に符
号誤りが発生したか否かを検出するエラー検出回路を設
けたものである。
In order to achieve the above object, an image recording / reproducing apparatus according to the present invention inputs digital image data or image data obtained by digitizing a video signal, and a data depth of one pixel is predetermined. If the number of bits is larger than the number of bits, a dividing circuit for dividing the data into several pixel data, and a code for inputting image data from the dividing circuit and adding an error correction code for correcting a code error during recording during reproduction A circuit, a data recording / reproducing section for inputting digital data to which an error correction code is added by this encoding circuit to record and reproduce on a recording medium, and a code error of the digital data read from this data recording / reproducing section A decoding circuit that corrects with a code and the image data from this decoding circuit are input and the several pixel data divided by the above dividing circuit are combined to generate the original In image recording and reproducing apparatus comprising and a combining circuit for outputting a number of bits of the pixel data,
An error detection code addition circuit for adding a code for detecting a code error at the time of recording is provided in the remaining data area storing the several pixel data divided by the division circuit, and the decoding circuit is provided after the division circuit. In the subsequent stage of the circuit, a code added to the pixel data corrected by the decoding circuit at the time of reproduction by the code added by the error detection code adding circuit is added to the pixel to be combined with the pixel data of the original bit number in the subsequent combining circuit. An error detection circuit for detecting whether an error has occurred is provided.

【0008】[0008]

【作用】このように構成された画像記録再生装置は、分
割回路の後段に設けられたエラー検出符号付加回路によ
り、該分割回路で分割された数画素データを格納した残
りのデータエリアに記録時の符号誤りを検出するための
符号を付加し、復号回路の後段に設けられたエラー検出
回路で、再生時に該復号回路で訂正された画素データに
対し上記エラー検出符号付加回路で付加された符号によ
り後続の合成回路において元のビット数の画素データに
合成される画素に符号誤りが発生したか否かを検出する
ように動作する。これにより、1画素のデータ深さが大
きい画像データであっても静止画記録時の信頼性を向上
することができる。
In the image recording / reproducing apparatus having the above-described structure, the error detection code adding circuit provided in the subsequent stage of the dividing circuit is used for recording in the remaining data area storing several pixel data divided by the dividing circuit. The code for adding the code for detecting the code error, and the code added by the error detection code addition circuit to the pixel data corrected by the decoding circuit at the time of reproduction by the error detection circuit provided in the subsequent stage of the decoding circuit. Thus, the subsequent synthesizing circuit operates so as to detect whether or not a code error has occurred in the pixel to be synthesized with the pixel data of the original bit number. As a result, even when the image data has a large data depth of one pixel, the reliability at the time of recording a still image can be improved.

【0009】[0009]

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図1は本発明による画像記録再生装置
の実施例を示すブロック図である。この画像記録再生装
置10は、図示外の画像装置等からのディジタルの画像
データまたはビデオ信号をディジタル化した画像データ
を入力して記録再生するもので、例えばディジタルVT
Rであり、図に示すように、A/D変換器2と、分割回
路7と、符号回路3と、データ記録再生部4と、復号回
路5と、合成回路8と、D/A変換器6と、手入力装置
11と、コントローラ12とを有し、さらにエラー検出
符号付加回路13と、エラー検出回路14とを備えて成
る。
Embodiments of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of an image recording / reproducing apparatus according to the present invention. The image recording / reproducing apparatus 10 inputs and records and reproduces digital image data or image data obtained by digitizing a video signal from an image device (not shown).
R, as shown in the figure, an A / D converter 2, a division circuit 7, an encoding circuit 3, a data recording / reproducing unit 4, a decoding circuit 5, a synthesizing circuit 8, and a D / A converter. 6, a manual input device 11, a controller 12, and an error detection code addition circuit 13 and an error detection circuit 14.

【0010】上記A/D変換器2は、図示外のテレビシ
ステム等から入力するビデオ信号V1をディジタル化し
て画像データを出力するものである。分割回路7は、上
記A/D変換器2から出力されたディジタルデータ又は
図示外のディジタルシステムから入力したディジタルの
画像データD1に対し1画素のデータ深さが所定のビッ
ト数より大きいものについては分割して数画素データと
するもので、後述のコントローラ12からの制御信号に
より1画素のデータ深さに応じて処理を切り換えるよう
になっている。例えば、1画素のデータ深さが8ビット
であるか、それ以上の深さを持つかによって、8ビット
である場合にはそのまま出力し、8ビット以上のデータ
深さ(例えば10〜12ビット)を持つ場合には8ビットの
ところで分割し2画素データとして出力するようになっ
ている。
The A / D converter 2 digitizes a video signal V 1 input from a television system (not shown) or the like and outputs image data. The division circuit 7 has a data depth of one pixel larger than a predetermined bit number with respect to the digital data output from the A / D converter 2 or the digital image data D 1 input from a digital system (not shown). Is divided into several pixel data, and the processing is switched according to the data depth of one pixel by a control signal from the controller 12 described later. For example, depending on whether the data depth of one pixel is 8 bits or more, if it is 8 bits, it is output as it is, and the data depth of 8 bits or more (for example, 10 to 12 bits) In the case of having, the data is divided at 8 bits and output as 2 pixel data.

【0011】符号回路3は、上記分割回路7を介して入
力された8ビットのデータ深さの画像データに対し、記
録時の符号誤りを再生時に訂正するための誤り訂正符号
を付加するものである。データ記録再生部4は、上記符
号回路3によって誤り訂正符号が付加されたディジタル
データを入力して磁気テープ等の記録媒体に記録及び再
生するものである。復号回路5は、上記データ記録再生
部4から読み出した8ビットのディジタルデータの符号
誤りを上記符号回路3で付加した誤り訂正符号によって
訂正するものである。
The coding circuit 3 adds an error correction code for correcting a coding error at the time of recording to the image data having a data depth of 8 bits inputted through the dividing circuit 7 at the time of reproducing. is there. The data recording / reproducing unit 4 inputs the digital data to which the error correction code has been added by the encoding circuit 3 and records and reproduces it on a recording medium such as a magnetic tape. The decoding circuit 5 corrects the code error of the 8-bit digital data read from the data recording / reproducing unit 4 by the error correction code added by the coding circuit 3.

【0012】また、合成回路8は、上記復号回路5を介
して入力された8ビットのデータ深さの画像データに対
し、前記分割回路7で分割された数画素データを合成し
て元のビット数の画素データとして出力するもので、後
述のコントローラ12からの制御信号により1画素のデ
ータ深さに応じて処理を切り換えるようになっている。
例えば、1画素のデータ深さが8ビットであるか、それ
以上の深さを持つかによって、8ビットである場合には
そのまま出力し、8ビット以上のデータ深さ(例えば10
〜12ビット)を持つ場合には前記分割回路7により分割
された2画素データを合成して元の画素データを出力す
るようになっている。さらに、D/A変換器6は、上記
合成回路8で合成されたディジタルデータをビデオ信号
2に変換して図示外のテレビシステム等に送出するも
のである。なお、上記合成回路8で合成されたディジタ
ルデータは、上記D/A変換器6を介さずに、ディジタ
ルの画像データD2として直接図示外のディジタルシス
テムに送出してもよい。
Further, the synthesizing circuit 8 synthesizes the image data having the data depth of 8 bits inputted through the decoding circuit 5 with the several pixel data divided by the dividing circuit 7 to obtain the original bit. It is output as several pixel data, and the processing is switched according to the data depth of one pixel by a control signal from the controller 12 described later.
For example, depending on whether the data depth of one pixel is 8 bits or more, if it is 8 bits, it is output as it is and the data depth of 8 bits or more (for example, 10 bits or more) is output.
.About.12 bits), the two pixel data divided by the dividing circuit 7 are combined to output the original pixel data. Further, the D / A converter 6 converts the digital data synthesized by the synthesizing circuit 8 into a video signal V 2 and sends it to a television system (not shown) or the like. The digital data synthesized by the synthesis circuit 8 may be directly sent to a digital system (not shown) as digital image data D 2 without passing through the D / A converter 6.

【0013】そして、手入力装置11は、取り扱う画像
データの1画素のデータ深さが何ビットであるかを操作
者が手で入力するもので、データ深さの判別信号を出力
するようになっている。また、コントローラ12は、上
記手入力装置11から出力された判別信号を入力し1画
素のデータ深さが何ビットであるかを判別して、前記分
割回路7及び合成回路8に制御信号を送出してそれらを
制御するものである。
The manual input device 11 allows the operator to manually input how many bits the data depth of one pixel of the image data to be handled is, and outputs a data depth determination signal. ing. Further, the controller 12 inputs the discrimination signal output from the manual input device 11, discriminates how many bits the data depth of one pixel is, and sends a control signal to the division circuit 7 and the synthesis circuit 8. And control them.

【0014】ここで、本発明においては、上記分割回路
7と符号回路3との間にエラー検出符号付加回路13が
設けられ、かつ復号回路5と合成回路8との間にはエラ
ー検出回路14が設けられている。上記エラー検出符号
付加回路13は、上記分割回路7で分割された数画素デ
ータを格納した残りのデータエリアに記録時の符号誤り
を検出するための符号を付加するものである。例えば、
1画素のデータ深さが8ビット以上ある場合に、上記分
割回路7において8ビットのところで2画素に分割され
たデータに対し、空きのデータエリアに符号誤りを検出
するためのエラー検出符号を付加するようになってい
る。この状態を図2を参照してさらに詳しく説明する。
図2は1画素のデータ深さが10ビットの場合を示してお
り、同図(a)に示すように入力された1画素10ビット
のデータは、上記分割回路7において8ビットの部分
(D0〜D7)と2ビットの部分(D8,D9)に分割さ
れ、同図(b)に示すように、8ビット×2画素データ
としてエラー検出符号付加回路13に送られてくる。そ
して、図2(a)に示す1画素10ビットのデータのう
ち、同図(b)に示すように上位2ビット(D8とD9
が納められた8ビット1画素データの残りの空きエリア
に対し、再生時に上記10ビットのデータでのエラー発生
を検出するためのエラー検出符号C0〜C5(図2(a)
の右側の図を参照)を生成して格納し、図1に示す後続
の符号回路3に出力するように動作する。なお、上記エ
ラー検出符号付加回路13は、前記コントローラ12か
らの制御信号によって制御されるようになっている。
Here, in the present invention, an error detection code addition circuit 13 is provided between the division circuit 7 and the coding circuit 3, and an error detection circuit 14 is provided between the decoding circuit 5 and the synthesis circuit 8. Is provided. The error detection code addition circuit 13 adds a code for detecting a code error at the time of recording to the remaining data area in which several pixel data divided by the division circuit 7 are stored. For example,
When the data depth of one pixel is 8 bits or more, an error detection code for detecting a code error is added to an empty data area for the data divided into 2 pixels at 8 bits in the division circuit 7. It is supposed to do. This state will be described in more detail with reference to FIG.
FIG. 2 shows a case where the data depth of one pixel is 10 bits, and the 10-bit data of one pixel input as shown in FIG. 0 to D 7 ) and a 2-bit portion (D 8 , D 9 ) and sent to the error detection code addition circuit 13 as 8 bits × 2 pixel data as shown in FIG. Then, of the 10-bit data for one pixel shown in FIG. 2A, the upper 2 bits (D 8 and D 9 ) as shown in FIG.
Error detection codes C 0 to C 5 for detecting the occurrence of an error in the 10-bit data at the time of reproduction in the remaining empty area of the 8-bit 1-pixel data in which
(See the diagram on the right side of FIG. 1) is generated, stored, and output to the subsequent encoding circuit 3 shown in FIG. The error detection code adding circuit 13 is controlled by a control signal from the controller 12.

【0015】上記エラー検出回路14は、画像の再生時
に前記復号回路5で訂正された画素データに対し上記エ
ラー検出符号付加回路13で付加された符号により後続
の合成回路8において元のビット数の画素データに合成
される画素に符号誤りが発生したか否かを検出するもの
である。例えば、前記復号回路5において訂正された画
素データについて1画素のデータ深さが8ビットより大
きい場合に、図2(b)に示すように上位2ビット(D
8,D9)が納められた8ビット1画素データの空きエリ
アに上記エラー検出符号付加回路13で付加されたエラ
ー検出符号C0〜C5により、合成回路8において元のビ
ット数10ビットの画素データにエラーが発生しているか
どうかを検出するようになっている。なお、上記エラー
検出回路14は、前記コントローラ12からの制御信号
によって制御されるようになっている。ここで、合成回
路8において、元のビット数10ビットの画素データ全体
にエラーが発生しているかどうかを検出するようになっ
ているが、エラー発生に、画質に大きな影響を及ぼす上
位ビットに注目して、エラー検出を行なうようにもでき
る。
The error detecting circuit 14 uses the code added by the error detecting code adding circuit 13 to the pixel data corrected by the decoding circuit 5 at the time of reproducing the image so that the original bit number in the synthesizing circuit 8 is changed. This is to detect whether or not a code error has occurred in a pixel combined with pixel data. For example, when the data depth of one pixel of the pixel data corrected by the decoding circuit 5 is larger than 8 bits, as shown in FIG.
8 and D 9 ) are stored in the vacant area of 8-bit 1-pixel data, the error detection codes C 0 to C 5 added by the error detection code adding circuit 13 cause the original number of bits of 10 bits in the synthesizing circuit 8. It is adapted to detect whether or not an error has occurred in the pixel data. The error detection circuit 14 is controlled by a control signal from the controller 12. Here, the synthesizing circuit 8 detects whether or not an error has occurred in the entire pixel data of the original bit number of 10 bits, but pay attention to the upper bits that greatly affect the image quality when the error occurs. Then, error detection can be performed.

【0016】[0016]

【発明の効果】本発明は以上のように構成されたので、
分割回路7の後段に設けられたエラー検出符号付加回路
13により、該分割回路7で分割された数画素データを
格納した残りのデータエリアに記録時の符号誤りを検出
するための符号を付加し、復号回路5の後段に設けられ
たエラー検出回路14で、再生時に該復号回路5で訂正
された画素データに対し上記エラー検出符号付加回路1
3で付加された符号により後続の合成回路8において元
のビット数の画素データに合成される画素に符号誤りが
発生したか否かを検出することができる。これにより、
1画素のデータ深さが大きい画像データであっても静止
画記録時の信頼性を向上することができる。
Since the present invention is constructed as described above,
An error detection code addition circuit 13 provided at the subsequent stage of the division circuit 7 adds a code for detecting a code error at the time of recording to the remaining data area in which several pixel data divided by the division circuit 7 are stored. In the error detection circuit 14 provided in the subsequent stage of the decoding circuit 5, the error detection code adding circuit 1 is added to the pixel data corrected by the decoding circuit 5 during reproduction.
With the code added in 3, it is possible to detect whether or not a code error has occurred in the pixel combined with the pixel data of the original bit number in the subsequent combining circuit 8. This allows
Even when the image data has a large data depth of one pixel, the reliability at the time of recording a still image can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明による画像記録再生装置の実施例を示
すブロック図
FIG. 1 is a block diagram showing an embodiment of an image recording / reproducing apparatus according to the present invention.

【図2】 エラー検出符号付加回路の動作状態を示す説
明図
FIG. 2 is an explanatory diagram showing an operating state of an error detection code adding circuit.

【図3】 従来装置の一例としてのディジタルVTRを
示すブロック図
FIG. 3 is a block diagram showing a digital VTR as an example of a conventional device.

【図4】 従来装置の他の例としてのディジタルVTR
を示すブロック図
FIG. 4 is a digital VTR as another example of a conventional device.
Block diagram showing

【符号の説明】[Explanation of symbols]

2 A/D変換器 3 符号回路 4 データ記録再生部 5 復号回路 6 D/A変換器 7 分割回路 8 合成回路 10 画像記録再生装置 13 エラー検出符号付加回路 14 エラー検出回路 2 A / D converter 3 Encoding circuit 4 Data recording / reproducing unit 5 Decoding circuit 6 D / A converter 7 Dividing circuit 8 Compositing circuit 10 Image recording / reproducing device 13 Error detection code addition circuit 14 Error detection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ディジタルの画像データ又はビデオ信号を
ディジタル化した画像データを入力し1画素のデータ深
さが所定のビット数より大きいものについては分割して
数画素データとする分割回路と、この分割回路からの画
像データを入力して記録時の符号誤りを再生時に訂正す
るための誤り訂正符号を付加する符号回路と、この符号
回路で誤り訂正符号が付加されたディジタルデータを入
力して記録媒体に記録及び再生するデータ記録再生部
と、このデータ記録再生部から読み出したディジタルデ
ータの符号誤りを上記誤り訂正符号によって訂正する復
号回路と、この復号回路からの画像データを入力し上記
分割回路で分割された数画素データを合成して元のビッ
ト数の画素データとして出力する合成回路とを有して成
る画像記録再生装置において、上記分割回路の後段に、
該分割回路で分割された数画素データを格納した残りの
データエリアに記録時の符号誤りを検出するための符号
を付加するエラー検出符号付加回路を設け、かつ上記復
号回路の後段には、再生時に該復号回路で訂正された画
素データに対し上記エラー検出符号付加回路で付加され
た符号により後続の合成回路において元のビット数の画
素データに合成される画素に符号誤りが発生したか否か
を検出するエラー検出回路を設けたことを特徴とする画
像記録再生装置。
1. A division circuit for inputting digital image data or image data obtained by digitizing a video signal and dividing the data having a data depth of one pixel larger than a predetermined number of bits into several pixel data. A code circuit for inputting image data from the dividing circuit and adding an error correction code for correcting a code error at the time of recording at the time of reproduction, and digital data to which the error correction code is added by this code circuit is inputted and recorded. A data recording / reproducing section for recording / reproducing on / from a medium, a decoding circuit for correcting a code error of digital data read from the data recording / reproducing section by the error correction code, and an image data from the decoding circuit for inputting the division circuit. Image reproducing apparatus having a synthesizing circuit for synthesizing several pixel data divided by Oite, downstream of the dividing circuit,
An error detection code adding circuit for adding a code for detecting a code error at the time of recording is provided in the remaining data area in which the several pixel data divided by the dividing circuit is stored, and a reproducing circuit is provided in the subsequent stage of the decoding circuit. Whether there is a code error in the pixel which is combined with the pixel data of the original bit number by the code added by the error detection code adding circuit to the pixel data corrected by the decoding circuit An image recording / reproducing apparatus comprising an error detection circuit for detecting the error.
JP3265432A 1991-09-18 1991-09-18 Picture recording and reproducing device Pending JPH0583673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3265432A JPH0583673A (en) 1991-09-18 1991-09-18 Picture recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3265432A JPH0583673A (en) 1991-09-18 1991-09-18 Picture recording and reproducing device

Publications (1)

Publication Number Publication Date
JPH0583673A true JPH0583673A (en) 1993-04-02

Family

ID=17417079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3265432A Pending JPH0583673A (en) 1991-09-18 1991-09-18 Picture recording and reproducing device

Country Status (1)

Country Link
JP (1) JPH0583673A (en)

Similar Documents

Publication Publication Date Title
JP2630085B2 (en) Recording and playback devices
JPH05505503A (en) Method and apparatus for providing adjustable error correction
US5740187A (en) Data processing using interpolation of first and second information based on different criteria
US6192190B1 (en) Digital image recording and/or reproducing apparatus using a plurality of compression methods
JPH0723333A (en) Recording and reproducing device for video signal
JPS6337868A (en) Picture signal recorder
US5940574A (en) Audio and video data recording and reproduction using track ID data
JP2557624B2 (en) Digital data recording / reproducing device
US7493022B2 (en) Video signal processing apparatus and method
JPH0583673A (en) Picture recording and reproducing device
US6788877B1 (en) Recording and reproducing apparatus
JP2579153B2 (en) Digital data recorder
JPH04283473A (en) Video sound digital recording and reproducing device
JPH06292133A (en) Video recording device, video reproducing device and video recording and reproducing device
JP3020961B2 (en) Digital data recorder
JP2656899B2 (en) Digital video data processing method
KR100273757B1 (en) Digital video signal playback device
JP3199220B2 (en) Magnetic recording / reproducing device
JP2696950B2 (en) Data transmission equipment
JP3291371B2 (en) Block identification signal processor
KR100576015B1 (en) Method and apparatus for correcting image data
JP3116382B2 (en) Recording device and recording / reproducing device
JP3534600B2 (en) Digital signal recording / playback device
JPH11164261A (en) Digital video signal processing unit and digital video signal reproduction device
JPS63308770A (en) Digital signal recordor