JPH0583222A - Multi-frame signal transfer system - Google Patents
Multi-frame signal transfer systemInfo
- Publication number
- JPH0583222A JPH0583222A JP3241374A JP24137491A JPH0583222A JP H0583222 A JPH0583222 A JP H0583222A JP 3241374 A JP3241374 A JP 3241374A JP 24137491 A JP24137491 A JP 24137491A JP H0583222 A JPH0583222 A JP H0583222A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- frame synchronization
- bit
- format converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はマルチフレーム信号転送
方式に関し、特にＴＴＣ（電信電話技術委員会）方式の
マルチフレーム同期をＮＴＴ−２Ｍ方式のマルチフレー
ム同期に変換した場合でも、ＴＴＣ方式の受信装置で同
期がとれるようにしたマルチフレーム信号転送方式に関
する。 図５は本発明の産業上の利用分野を説明するシ
ステム構成の一例を示す図である。同図において、６１
は構内交換機（ＰＢＸ）、６２はディジタル中継線トラ
ンク（Ｄ−ＴＲＫ）、６３はフォーマットコンバータ
（ＦＣＶ）、６４はＮＴＴ−２Ｍのディジタル中継線で
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-frame signal transfer system, and in particular, even if the multi-frame synchronization of the TTC (Telephone and Telephone Technical Committee) system is converted into the multi-frame synchronization of the NTT-2M system, the reception of the TTC system is performed. The present invention relates to a multi-frame signal transfer system that enables synchronization in devices. FIG. 5 is a diagram showing an example of a system configuration for explaining an industrial application field of the present invention. In the figure, 61
Is a private branch exchange (PBX), 62 is a digital trunk line trunk (D-TRK), 63 is a format converter (FCV), and 64 is an NTT-2M digital trunk line.
【０００２】[0002]
【従来の技術】図５に示すように、従来、構内交換機６
１とＮＴＴ−２Ｍ方式のディジタル中継線６４とを接続
するためには、ＰＢＸ側の資産を流用可能とするために
ディジタル中継線トランク（Ｄ−ＴＲＫ）６２の先に、
信号変換用のフォーマットコンバーター（ＦＣＶ）６３
を接続し、ＦＣＶ６３を介してディジタル中継線６４と
接続されていた。そして、ＮＴＴ−２Ｍ方式のディジタ
ル中継線６４におけるマルチフレーム同期はハンドリン
ググループ（以下ＨＧと呼ぶ）単位で行われており、Ｐ
ＢＸ側のＤ−ＴＲＫ６２におけるマルチフレーム同期は
ＴＴＣ方式で行われている。2. Description of the Related Art As shown in FIG. 5, a private branch exchange 6 is conventionally used.
In order to connect 1 and the digital relay line 64 of the NTT-2M system, the digital trunk line trunk (D-TRK) 62 is provided ahead of the digital trunk line trunk (D-TRK) 62 in order to divert the PBX side assets.
Format converter (FCV) 63 for signal conversion
, And was connected to the digital relay line 64 via the FCV 63. Multiframe synchronization in the NTT-2M digital trunk line 64 is performed in units of handling groups (hereinafter referred to as HG).
Multiframe synchronization in the D-TRK 62 on the BX side is performed by the TTC method.
【０００３】図６は上記ＴＴＣ方式のマルチフレーム同
期における信号フォーマットを示し、図７は上記ＮＴＴ
−２Ｍ方式の信号フォーマットを示している。図６に示
すように、ＴＴＣ方式のマルチフレーム同期における信
号フォーマットにおいては、第１フレームから第８フレ
ームの８フレームから成るマルチフレームが繰り返さ
れ、各フレームはスロットＴＳ０〜ＴＳ３１の３２タイ
ムスロットからなっている。信号タイムスロットＴＳ０
は８ビットからなり、第１フレームのビット１がフレー
ム同期用ビットＶ（常時＝０）である。第１フレームの
ビット３〜ビット７には、※２が伝送される。この信号
ビット※２の次のフレームから、ビット３はチャネル
１、ビット４はチャネル２、等の通話データが伝送され
る。他の信号※１、※３及びビット１の１も周知の信号
であり、説明を省略する。FIG. 6 shows a signal format in the multi-frame synchronization of the TTC system, and FIG. 7 shows the NTT format.
The signal format of the -2M system is shown. As shown in FIG. 6, in the signal format in multi-frame synchronization of the TTC system, a multi-frame consisting of eight frames from the first frame to the eighth frame is repeated, and each frame consists of 32 time slots of slots TS0 to TS31. ing. Signal time slot TS0
Consists of 8 bits, and bit 1 of the first frame is the frame synchronization bit V (always = 0). * 2 is transmitted in bits 3 to 7 of the first frame. From the frame next to this signal bit * 2, call data such as bit 3 for channel 1 and bit 4 for channel 2 is transmitted. The other signals * 1, * 3 and 1 of bit 1 are well known signals and will not be described.
【０００４】ＦＣＶ６３ではＤ−ＴＲＫ６２からの信号
をそのまま中継している。※２ビットで同期をとってい
るので強制的にずらす必要はない（※２ビットをそろえ
て送ってもよい）図７に示すように、ＮＴＴ−２Ｍ方式
のマルチフレーム同期における信号フォーマットにおい
ては、ハンドリンググループ（以下ＨＧと呼ぶ）単位に
同期が取られている。即ち、信号ビット※２は、ＨＧ毎
にそのフレーム位置が異なっている。The FCV 63 relays the signal from the D-TRK 62 as it is. * There is no need to forcibly shift because it is synchronized with 2 bits (* 2 bits may be sent together). As shown in Fig. 7, in the signal format in the multiframe synchronization of NTT-2M system, Synchronization is taken for each handling group (hereinafter referred to as HG). That is, the signal bit * 2 has a different frame position for each HG.
【０００５】[0005]
【発明が解決しようとする課題】ＮＴＴ−２Ｍ方式のマ
ルチフレーム同期においては、信号ビット※２のみに着
目して同期をとるので、ＴＴＣ方式のフレーム同期ビッ
トＶはどこにあっても接続に影響はない。しかし、実際
の運用においては接続先が例えば図８に示すようにＰＢ
Ｘであったり、図９に示すように折り返し接続しての自
局内試験の場合があり、必ずしもＮＴＴ−２Ｍ中継線の
伝送路への接続のみでは無い。In the multi-frame synchronization of the NTT-2M system, since synchronization is focused only on the signal bit * 2, the frame synchronization bit V of the TTC system does not affect the connection. Absent. However, in actual operation, the connection destination is PB as shown in FIG.
There is a case of X or an in-house test in which the connection is folded back as shown in FIG. 9, and the connection is not necessarily limited to the transmission line of the NTT-2M relay line.
【０００６】図９のように、接続先がＰＢＸである場
合、受け側のＦＣＶは、受信信号がＮＴＴ−２Ｍ方式の
信号フォーマットであるという前提で信号をＴＴＣ方式
に変換しようとする。即ち、図１０に示すように、※２
のビットを一つのフレームに戻し、そのフレームのビッ
ト１にフレーム同期用ビットＶ＝０を挿入する。しか
し、例えば第５フレームにも、送り側のフォーマットコ
ンバータ（ＦＣＶ）からのフレーム同期用ビットＶが存
在しているので、受け側で得られるＴＴＣ方式のフレー
ムフォーマットには、フレーム同期用ビットＶが２個存
在する形となり、受け側のＤ−ＴＲＫで同期がとれなく
なり、通信ができなくなるという問題があった。図１０
には例として第５フレームにＶが存在しているが、実際
は０〜７フレームのどの位置に存在するかは不定であ
る。As shown in FIG. 9, when the connection destination is the PBX, the FCV on the receiving side attempts to convert the signal to the TTC system on the assumption that the received signal has the signal format of the NTT-2M system. That is, as shown in FIG. 10, * 2
Are returned to one frame, and the frame synchronization bit V = 0 is inserted into bit 1 of the frame. However, for example, since the frame synchronization bit V from the format converter (FCV) on the sending side also exists in the fifth frame, the frame synchronization bit V is included in the TTC frame format obtained on the receiving side. There is a problem that the two D-TRKs cannot be synchronized with each other, and communication cannot be performed. Figure 10
As an example, V exists in the fifth frame, but it is actually uncertain at which position in frames 0 to 7 it exists.
【０００７】本発明の目的は、ＴＴＣ方式からＮＴＴ─
２Ｍ方式へのフレームフォーマットの変換後でも、ＴＴ
Ｃ方式の接続先に接続可能にしたマルチフレーム信号転
送方式を提供することにある。An object of the present invention is to change from the TTC system to NTT-
Even after converting the frame format to 2M format, TT
An object of the present invention is to provide a multi-frame signal transfer system that enables connection to a C system connection destination.
【０００８】[0008]
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。同図において、１は構内交換機、２はデ
ィジタル中継線トランク、３はフォーマットコンバー
タ、４はＮＴＴ−２Ｍ伝送路、５は受信装置である。本
発明により、フォーマットコンバータ３の出力中のフレ
ーム同期用ビットＶをマスクする。FIG. 1 is a block diagram showing the principle of the present invention. In the figure, 1 is a private branch exchange, 2 is a digital trunk trunk, 3 is a format converter, 4 is an NTT-2M transmission line, and 5 is a receiver. According to the present invention, the frame synchronization bit V in the output of the format converter 3 is masked.
【０００９】[0009]
【作用】ディジタル中継線トランク２は構内交換機１か
らの信号のマルチフレーム同期をＴＴＣ方式でとる。フ
ォーマットコンバータ３はディジタル中継線トランク２
の出力をＮＴＴ−２Ｍ方式のマルチフレーム同期に変換
する。この場合、フォーマットコンバータ３の出力信号
中のフレーム同期用ビットを“１”でマスクする。受信
装置５はフォーマットコンバータ３からの、フレーム同
期用ビットがマスクされた出力をディジタル中継線４を
介してＴＴＣ方式でデータを受信する。受信装置５にお
いて、変換されたＴＴＣ方式のマルチフレーム同期信号
の受信信号の第１フレームを検出し、第１フレームの所
定位置に、フレーム同期用ビットを挿入する。The digital trunk line trunk 2 performs multi-frame synchronization of signals from the private branch exchange 1 by the TTC method. The format converter 3 is a digital trunk trunk 2
Is converted into NTT-2M multi-frame synchronization. In this case, the frame synchronization bit in the output signal of the format converter 3 is masked with "1". The receiving device 5 receives the output from the format converter 3 in which the frame synchronization bits are masked through the digital relay line 4 in the TTC method. The receiving device 5 detects the first frame of the received signal of the converted multi-frame synchronization signal of the TTC system, and inserts a frame synchronization bit at a predetermined position of the first frame.
【００１０】フォーマットコンバータ３の出力信号中の
フレーム同期用ビットのマスクは、フォーマットコンバ
ータ３において行うことが好ましい。フォーマットコン
バータ３の出力信号中のフレーム同期用ビットのマスク
は、受信装置５において行ってもよい。フォーマットコ
ンバータ３の出力信号中のフレーム同期用ビットのマス
クは、フォーマットコンバータ３においてフレームクロ
ック信号で第１フレームを検出し、クロック信号でビッ
ト１の位置を検出し、ビット１の位置におけるデータを
“０”から“１”に変換することにより行うことが好ま
しい。It is preferable that the frame converter bits in the output signal of the format converter 3 be masked by the format converter 3. The masking of the frame synchronization bits in the output signal of the format converter 3 may be performed by the receiving device 5. The mask of the frame synchronization bit in the output signal of the format converter 3 detects the first frame by the frame clock signal in the format converter 3, detects the position of bit 1 by the clock signal, and detects the data at the position of bit 1 by " It is preferably performed by converting from 0 "to" 1 ".
【００１１】フォーマットコンバータ３の出力信号中の
フレーム同期用ビットのマスクは、フォーマットコンバ
ータ３においてフレームクロック信号を１ビットシフト
させてデータ信号に重ねることにより行ってもよい。本
発明により、送信側から送信されるフレーム同期用ビッ
トはマスクされるので、受信側では挿入したフレーム同
期用ビットが１マルチフレームに１個となり、したがっ
てＮＴＴ−２Ｍ方式で送信したデータでも、ＴＴＣ方式
の受信装置で受信可能となる。The frame synchronizing bits in the output signal of the format converter 3 may be masked by shifting the frame clock signal by 1 bit in the format converter 3 and superposing it on the data signal. According to the present invention, the frame synchronization bits transmitted from the transmission side are masked, so that the reception side has only one inserted frame synchronization bit in one multi-frame, so that even data transmitted by the NTT-2M system will have a TTC. It becomes possible to receive by the receiver of the system.
【００１２】[0012]
【実施例】図２は本発明の実施例によるフォーマットコ
ンバータ（ＦＣＶ）の構成を示すブロック図である。同
図において、図１におけるものと同一物は同一参照番号
で示す。ＦＣＶ３は２Ｍインタフェース２１と、マルチ
フレーム同期回路２２と、多重回路２３と、２Ｍインタ
フェース回路２４とを備えている。２Ｍインターフェー
ス回路２１ではＤ−ＴＲＫ２から来たディジタル信号を
クロック信号、フレームクロック信号、データ信号に分
離する。図３に分離された信号のタイムチャートを示
す。データ信号はその後、マルチフレーム同期回路２２
と多重回路２３に送られる。マルチフレーム同期回路２
２では受信したデータ信号のタイムスロットＴＳ０のビ
ット１を監視し、マルチフレームの同期をとる。即ち、
マルチフレーム同期回路２２ではタイムスロットＴＳ０
のビット１に“０”が来た時点で多重回路２３に“１”
を送出する。多重回路２３では２Ｍインタフェース回路
２１からのデータ信号とマルチフレーム同期回路２２か
ら来た“１”の信号を多重し、伝送路の２Ｍインターフ
ェース回路２４へ送出する。これにより、タイムスロッ
トＴＳ０のビット１にフレーム同期用ビットＶ＝“１”
が挿入されたことになる。2 is a block diagram showing the structure of a format converter (FCV) according to an embodiment of the present invention. In the figure, the same components as those in FIG. 1 are designated by the same reference numerals. The FCV 3 includes a 2M interface 21, a multi-frame synchronization circuit 22, a multiplexing circuit 23, and a 2M interface circuit 24. The 2M interface circuit 21 separates the digital signal coming from the D-TRK2 into a clock signal, a frame clock signal and a data signal. FIG. 3 shows a time chart of the separated signals. The data signal is then sent to the multi-frame synchronization circuit 22.
To the multiplexing circuit 23. Multi-frame synchronization circuit 2
At 2, the bit 1 of the time slot TS0 of the received data signal is monitored to synchronize the multiframes. That is,
In the multi-frame synchronization circuit 22, the time slot TS0
When "0" comes to bit 1 of the
Is sent. The multiplexing circuit 23 multiplexes the data signal from the 2M interface circuit 21 and the signal "1" from the multi-frame synchronization circuit 22 and sends it to the 2M interface circuit 24 on the transmission path. As a result, the frame synchronization bit V = “1” is added to the bit 1 of the time slot TS0.
Has been inserted.
【００１３】図４は本発明の他の実施例によるフォーマ
ットコンバータの構成を示すブロック図である。同図に
おいて、ＦＣＶ３１は２Ｍインタフェース４１と、シフ
ト回路４２、多重回路４３と、２Ｍインタフェース回路
４４とを備えている。２Ｍインターフェース回路４１で
はＤ−ＴＲＫ２から来たディジタル信号をクロック信
号、フレームクロック信号、データ信号に分離する。シ
フト回路４２ではフレームクロック信号をデータ信号の
１ビット分シフトさせ、多重回路４３ではデータ信号と
１ビットシフトされたフレームクロック信号を多重し、
伝送路側の２Ｍインターフェース回路４４へ送出する。
本方式でも信号としては図２及び図３により説明した方
法と同一となり、マルチフレームビットへの“１”の挿
入は可能である。FIG. 4 is a block diagram showing the structure of a format converter according to another embodiment of the present invention. In the figure, the FCV 31 includes a 2M interface 41, a shift circuit 42, a multiplexing circuit 43, and a 2M interface circuit 44. The 2M interface circuit 41 separates the digital signal coming from the D-TRK2 into a clock signal, a frame clock signal and a data signal. The shift circuit 42 shifts the frame clock signal by 1 bit of the data signal, and the multiplexing circuit 43 multiplexes the data signal and the 1-bit shifted frame clock signal.
It is sent to the 2M interface circuit 44 on the transmission path side.
Also in this method, the signal is the same as the method described with reference to FIGS. 2 and 3, and it is possible to insert "1" in the multi-frame bit.
【００１４】[0014]
【発明の効果】以上の説明から明らかなように、本発明
によれば、ＴＴＣ方式からＮＴＴ−２Ｍ方式への変換後
でも、接続先がＴＴＣ方式によるＰＢＸに対しても接続
可能となり、且つ、折り返し接続での自システムの正常
性の確認も可能となり、システムの信頼性の向上が図れ
る。As is apparent from the above description, according to the present invention, even after the conversion from the TTC system to the NTT-2M system, the connection destination can be connected to the PBX by the TTC system, and It is also possible to confirm the normality of the own system by looping back connection and improve the reliability of the system.
【図１】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図２】本発明の実施例によるフォーマットコンバータ
の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a format converter according to an embodiment of the present invention.
【図３】図２の動作を説明するタイムチャートである。FIG. 3 is a time chart explaining the operation of FIG.
【図４】本発明の他の実施例によるフォーマットコンバ
ータの構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a format converter according to another embodiment of the present invention.
【図５】本発明の産業上の利用分野の説明図である。FIG. 5 is an explanatory diagram of an industrial application field of the present invention.
【図６】周知のＴＴＣ方式の信号フォーマットを示す図
である。FIG. 6 is a diagram showing a signal format of a known TTC method.
【図７】周知のＮＴＴ−２Ｍ方式の信号フォーマットを
示す図である。FIG. 7 is a diagram showing a signal format of a known NTT-2M system.
【図８】従来の接続方式における問題を説明する図であ
る。FIG. 8 is a diagram illustrating a problem in a conventional connection method.
【図９】従来の接続方式における問題を説明する図であ
る。FIG. 9 is a diagram illustrating a problem in a conventional connection method.
【図１０】従来の接続方式における問題を説明する図で
ある。FIG. 10 is a diagram illustrating a problem in a conventional connection method.
１…構内交換機 ２…ディジタル中継線トランク ３…フォーマットコンバータ ４…ＮＴＴ−２Ｍ方式の中継線 ４…受信装置 1 ... Private branch exchange 2 ... Digital trunk line trunk 3 ... Format converter 4 ... NTT-2M type trunk line 4 ... Receiving device
Claims (3)
レーム同期をＴＴＣ方式でとるディジタル中継線トラン
ク（２）と、 該ディジタル中継線トランク（２）の出力をＮＴＴ−２
Ｍ方式のマルチフレーム同期に変換するフォーマットコ
ンバータ（３）と、 該フォーマットコンバータ（３）の出力に接続されたデ
ィジタル中継線（４）と、 該ディジタル中継線（４）に接続された受信装置（５）
とを具備し、 該受信装置はＴＴＣ方式でマルチフレーム同期をとって
データを受信するものであり、 該フォーマットコンバータ（３）の出力信号中のフレー
ム同期用ビットを“１”でマスクし、 該受信装置（５）において変換されたＴＴＣ方式のマル
チフレーム同期信号の受信信号の第１フレームを検出
し、 該第１フレームの所定位置に、フレーム同期用ビットを
挿入するようにしたことを特徴とする、マルチフレーム
信号転送方式。1. A digital trunk line trunk (2) for multi-frame synchronization of signals from a private branch exchange (1) according to the TTC system, and an output of the digital trunk line trunk (2) as NTT-2.
A format converter (3) for converting into M-system multi-frame synchronization, a digital relay line (4) connected to the output of the format converter (3), and a receiver connected to the digital relay line (4) ( 5)
The receiving device is for receiving data in multi-frame synchronization by the TTC method, masking the frame synchronization bit in the output signal of the format converter (3) with "1", The receiving device (5) detects the first frame of the received signal of the multi-frame synchronization signal of the TTC system converted, and inserts a frame synchronization bit at a predetermined position of the first frame. Yes, multi-frame signal transfer method.
力信号中のフレーム同期用ビットのマスクは、前記フォ
ーマットコンバータ（３）においてフレームクロック信
号で前記第１フレームを検出し、クロック信号でビット
１の位置を検出し、該ビット１の位置におけるデータを
“０”から“１”に変換することにより行う、請求項の
１に記載のマルチフレーム信号転送方式。2. The mask of the frame synchronization bit in the output signal of the format converter (3) detects the first frame by the frame clock signal in the format converter (3), and the position of bit 1 in the clock signal. Is detected and the data at the position of bit 1 is converted from "0" to "1".
力信号中のフレーム同期用ビットのマスクは、前記フォ
ーマットコンバータ（３）においてフレームクロック信
号を１ビットシフトさせてデータ信号に重ねることによ
り行う、請求項の１に記載のマルチフレーム信号転送方
式。3. The masking of the frame synchronization bits in the output signal of the format converter (3) is performed by shifting the frame clock signal by 1 bit in the format converter (3) and superimposing it on the data signal. 1 is a multi-frame signal transfer system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241374A JPH0583222A (en) | 1991-09-20 | 1991-09-20 | Multi-frame signal transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241374A JPH0583222A (en) | 1991-09-20 | 1991-09-20 | Multi-frame signal transfer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583222A true JPH0583222A (en) | 1993-04-02 |
Family
ID=17073337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241374A Withdrawn JPH0583222A (en) | 1991-09-20 | 1991-09-20 | Multi-frame signal transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583222A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016052025A (en) * | 2014-09-01 | 2016-04-11 | Ｎｅｃエンジニアリング株式会社 | Synchronization establishment system and synchronization establishment method |
-
1991
- 1991-09-20 JP JP3241374A patent/JPH0583222A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016052025A (en) * | 2014-09-01 | 2016-04-11 | Ｎｅｃエンジニアリング株式会社 | Synchronization establishment system and synchronization establishment method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290827A (en) | Branching and inserting type multiple conversion device | |
| US4595907A (en) | PCM data translating apparatus | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| JPH07297803A (en) | Data speed converter | |
| JPH0583222A (en) | Multi-frame signal transfer system | |
| JP2894560B2 (en) | Home line termination equipment | |
| JP3102976B2 (en) | Time slot signal phase aligner | |
| JPS648941B2 (en) | ||
| JPS5911222B2 (en) | Multi-frame synchronization method | |
| JPH02206243A (en) | Time division multiplex transmission system | |
| JP2007259118A (en) | Radio transmission method taking relay transmission into consideration and device thereof | |
| EP0136749A1 (en) | Telephone exchange comprising peripheral control domains | |
| JPS6010843A (en) | Communication speed variable line terminator | |
| US20020051605A1 (en) | Ring network system and method of transmitting a signal therein capable of using band of optical fiber effectively | |
| FI97188B (en) | Process for organizing data communication between two transfer devices at a repeater station in a digital data transfer network and a repeater station which applies the process | |
| JP3017506B2 (en) | Home communication method for I interface | |
| JPH06152560A (en) | F1 byte transfer system for sdh signal transmission system | |
| JPH0394533A (en) | Transmission circuit for time division multiplexer | |
| JPS6010832A (en) | Synchronism detection circuit | |
| JP2000023258A (en) | Radio communication system | |
| JPH02206242A (en) | Time division multiplex transmission system | |
| JPS59131245A (en) | Exchange of data line | |
| JPS59190753A (en) | Two-way communication system | |
| JP2001119362A (en) | Control time slot switching circuit | |
| JPS5813055B2 (en) | Optical data link system using time division multiplex transmission of data and clock |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |