JPH0582784B2 - - Google Patents

Info

Publication number
JPH0582784B2
JPH0582784B2 JP59212057A JP21205784A JPH0582784B2 JP H0582784 B2 JPH0582784 B2 JP H0582784B2 JP 59212057 A JP59212057 A JP 59212057A JP 21205784 A JP21205784 A JP 21205784A JP H0582784 B2 JPH0582784 B2 JP H0582784B2
Authority
JP
Japan
Prior art keywords
video signal
output
lookup table
peak
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59212057A
Other languages
Japanese (ja)
Other versions
JPS6190575A (en
Inventor
Haruo Yamashita
Takashi Yumiba
Hiroyuki Irie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21205784A priority Critical patent/JPS6190575A/en
Publication of JPS6190575A publication Critical patent/JPS6190575A/en
Publication of JPH0582784B2 publication Critical patent/JPH0582784B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号処理装置の信号レベル制御
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to signal level control of a video signal processing device.

従来例の構成とその問題点 第1図は、従来のモノクロの映像信号あるいは
NTSCカラー映像信号を自動で最適のゲインに調
整する回路のブロツク図である。
Conventional configuration and its problems Figure 1 shows the conventional monochrome video signal or
FIG. 2 is a block diagram of a circuit that automatically adjusts an NTSC color video signal to the optimum gain.

1は映像信号aを制御信号に対応したゲインで
増幅するVCA(電圧制御増幅器)、2はVCA1の
出力bのピークを検出するピーク検出器、3はピ
ーク検出器2の出力cと基準電圧dとの差を増幅
しVCA1のゲインを制御する誤差増幅器である。
1 is a VCA (voltage control amplifier) that amplifies the video signal a with a gain corresponding to the control signal, 2 is a peak detector that detects the peak of the output b of the VCA 1, and 3 is the output c of the peak detector 2 and the reference voltage d. This is an error amplifier that amplifies the difference between the two and controls the gain of VCA1.

映像信号出力bの振幅が小さすぎた場合、ピー
ク検出器2の出力cは基準電圧dより小さくな
り、誤差増幅器3の出力は、VCA1のゲインを
大きくする方向に作用し、VCA1の出力bのピ
ークは常に基準電圧dと等しくなる。映像信号出
力bの振幅が大き過ぎると前記と同様にゲイン制
御がかかり出力bは一定振幅に安定する。
When the amplitude of the video signal output b is too small, the output c of the peak detector 2 becomes smaller than the reference voltage d, and the output of the error amplifier 3 acts in the direction of increasing the gain of the VCA1, causing the output b of the VCA1 to increase. The peak will always be equal to the reference voltage d. If the amplitude of the video signal output b is too large, gain control is applied in the same manner as described above, and the output b is stabilized at a constant amplitude.

従来例の構成は、モノクラ映像信号または
NTSCカラー映像信号等のゲイン制御には使用で
きるが、RGB映像信号は信号が3個に分かれて
おり各号の信号間に相関があるので、各信号ごと
に従来例のゲイン制御を行なうと各信号のゲイン
が異なることになり色バランスの誤つた画像が出
力されるため、RGBのカラー映像信号のゲイン
制御には使用できない。また、ゲインの調整をア
ナログで行なつているため信号のS/Nおよび周
波数特性が劣下し、ゲインの精度が悪い。
The conventional configuration is a monochrome video signal or
It can be used for gain control of NTSC color video signals, etc., but RGB video signals are divided into three signals and there is a correlation between each signal, so if you perform conventional gain control for each signal, each Since the signal gains differ and an image with incorrect color balance is output, it cannot be used to control the gain of RGB color video signals. Furthermore, since the gain is adjusted in an analog manner, the signal-to-noise ratio and frequency characteristics of the signal deteriorate, resulting in poor gain accuracy.

発明の目的 本発明は、自動ゲイン制御をデイジタル化する
ことで上記欠点を改善するとともに、ガンマ補正
を含むその他任意の変換特性を持つ複数の変換を
同時に高速処理でき、RGBからなるカラー映像
信号の場合においても色バランスを崩さないで信
号レベル制御を行なうことができる映像信号処理
装置を提供することを目的とする。
Purpose of the Invention The present invention improves the above drawbacks by digitalizing automatic gain control, and can simultaneously process multiple conversions with arbitrary conversion characteristics including gamma correction at high speed, and converts color video signals consisting of RGB. It is an object of the present invention to provide a video signal processing device that can perform signal level control without destroying color balance even when the color balance is not destroyed.

発明の構成 本発明は映像信号のピークを検出するピーク検
出手段と、この選択手段の出力信号をA/D変換
するA/D変換手段と、CPU、ROM、RAM、
入力ポートおよび出力ポートからなるマイクロコ
ンピユータ部から構成されている。
Structure of the Invention The present invention includes a peak detection means for detecting the peak of a video signal, an A/D conversion means for A/D converting the output signal of the selection means, a CPU, ROM, RAM,
It consists of a microcomputer section consisting of an input port and an output port.

実施例の説明 第2図は本発明の第一の実施例における映像信
号処理装置のブロツク図である。
DESCRIPTION OF EMBODIMENTS FIG. 2 is a block diagram of a video signal processing apparatus according to a first embodiment of the present invention.

第2図において、4は映像信号eのピーク値を
検出するピーク検出回路、5は映像信号eとピー
ク検出回路4の出力jを選択する選択回路、7は
選択回路の出力kをA/D変換するA/D変換器
である。10はCPU、11はCPU10のプログ
ラムを記憶するROM、12はデータを記憶する
RAM、8はA/D変換器7の出力データを読み
込む入力ポート、9は処理後のデータを出力する
出力ポートであり、CPU10、ROM11、
RAM12、入力ポート8および出力ポートは、
アドレスバスとデータバスで互いに接続されてマ
イクロコンピユータを構成している。
In FIG. 2, 4 is a peak detection circuit that detects the peak value of the video signal e, 5 is a selection circuit that selects the video signal e and the output j of the peak detection circuit 4, and 7 is an A/D converter for the output k of the selection circuit. This is an A/D converter that performs the conversion. 10 is a CPU, 11 is a ROM that stores programs for the CPU 10, and 12 is a ROM that stores data.
RAM, 8 is an input port for reading the output data of the A/D converter 7, 9 is an output port for outputting the processed data, CPU 10, ROM 11,
RAM12, input port 8 and output port are:
They are connected to each other by an address bus and a data bus to form a microcomputer.

また本実施例では、前述のマイクロコンピユー
タ部のRAM12の中に、予めソフトウエアによ
りルツクアツプテーブルを構成している。このル
ツクアツプテーブルは、入力ポート8から入力さ
れた映像データと出力ポート9から出力するデー
タとの間に任意の関数関係を与えるために、アド
レスとして入力データを与えると出力データが読
み出されるように設定している。
Further, in this embodiment, a lookup table is configured in advance by software in the RAM 12 of the microcomputer section mentioned above. This lookup table is designed to provide an arbitrary functional relationship between the video data input from the input port 8 and the data output from the output port 9, so that when the input data is given as an address, the output data is read out. It is set.

まず、CPU10は、映像信号eのピーク値を
ピーク検出回路4で検出した出力jを選択回路5
で選択し、A/D変換器7でA/D変換したピー
ク値データを入力ポート8を通じて読み込む。
First, the CPU 10 selects an output j obtained by detecting the peak value of the video signal e by the peak detection circuit 4 and outputs it to the selection circuit 5.
, and the peak value data A/D converted by the A/D converter 7 is read through the input port 8 .

前述のピーク値データをPとするとき、第3図
aに示すような最大入力がNで最大出力がMのル
ツクアツプテーブルをアドレス方向にP/Nの割合 で圧縮し、RAM12内に第3図bに示すような
新たなルツクアツプテーブルを作製する。
When the aforementioned peak value data is P, a lookup table with a maximum input of N and a maximum output of M as shown in FIG. Create a new lookup table as shown in Figure b.

以上の処理の後、CPU10は映像信号eを選
択回路5で選択しA/D変換器7でA/D変換し
た映像データを入力ポート8を通じて読み込み、
前述のRAM12内に設定された第3図bのルツ
クアツプテーブルに対して映像データをアドレス
として与えることで変換されたデータを得、出力
ポート9を通して出力する。
After the above processing, the CPU 10 selects the video signal e with the selection circuit 5, reads the video data converted from A/D by the A/D converter 7 through the input port 8,
The converted data is obtained by giving the video data as an address to the lookup table shown in FIG.

次に、ルツクアツプテーブルをアドレス方向に
伸縮するアドレス伸縮手段の動作について図とフ
ローチヤートを用いて詳しく説明する。
Next, the operation of the address expansion/contraction means for expanding/contracting the lookup table in the address direction will be explained in detail using figures and flowcharts.

第4図のaとbは、説明を簡単にするために、
ルツクアツプテーブルの入出力関数を一次関数で
図示している。
In order to simplify the explanation, a and b in Fig. 4 are
The input/output functions of the lookup table are illustrated as linear functions.

ルツクアツプテーブルの入力パラメータを変数
iとするとき、変数iはメモリのアドレスを指す
変数であるので0からNの整数であるが、ルツク
アツプテーブルの値であるf(i)またはg(i)は、デ
ータ表現型式のみで決まり整数である必要はな
い。
When the input parameter of the lookup table is a variable i, the variable i is a variable that points to a memory address, so it is an integer from 0 to N, but the value f(i) or g(i) of the lookup table is is determined only by the data representation type expression and does not need to be an integer.

第4図aの関数f(i)は変数iが0からNの間の
整数のとき以外の値はルツクアツプテーブルとし
て表現されていないので、f(i)をアドレス方向に
P/Nの割合で圧縮した関数g(i)を作るのに必要な データはf(i)のデータの中に必ずしも存在しな
い。
Function f(i) in Figure 4a is not expressed as a lookup table for values other than when variable i is an integer between 0 and N. The data necessary to create the function g(i) compressed by is not necessarily present in the data of f(i).

そこで新たな関数g(i)はN/Piの整数部をα、 小数部をβとすると、 g(i)=f(P/Ni)=f(α+β)と書け、上式
の 一次の頁までαを中心にしてテーラー展開して近
似すると、 g(i)f(α)+βf′(α)になり、一次の微係数
を差分に置き換えると、 g(i)f(α)+β(f(α+1)−f(α))と

似表現できる。この式は、N/Piの整数部αにお けるf(α)の値と、次の関数値であるf(α+
1)の値を小数部βの値で内分して算出できるこ
とを意味している。
Therefore, the new function g(i) can be written as g(i)=f(P/Ni)=f(α+β), where the integer part of N/Pi is α and the decimal part is β. Approximating by Taylor expansion around α up to g(i)f(α)+βf′(α), and replacing the first-order differential coefficient with the difference, we get g(i)f(α)+β(f It can be expressed approximately as (α+1)−f(α)). This formula calculates the value of f(α) at the integer part α of N/Pi and the following function value f(α+
This means that the value of 1) can be calculated by internally dividing the value of the decimal part β.

第4図aの関数f(i)のルツクアツプテーブルを
アドレス方向にP/Nの割合で圧縮することにより、 ゲイン制御が働く第4図bのルツクアツプテーブ
ルg(i)を作るアドレス伸縮手段の詳細な動作を説
明するフローチヤートを第5図に示す。
By compressing the lookup table of the function f(i) in FIG. 4a in the address direction at a ratio of P/N, address expansion/contraction means creates the lookup table g(i) in FIG. 4b where gain control works. A flowchart explaining the detailed operation is shown in FIG.

変数iは、g(i)のアドレスポインタで0からN
までインクリメントしながら変数iの示すアドレ
スに計算したデータを書き込んでゆく。
Variable i is the address pointer of g(i) from 0 to N
The calculated data is written to the address indicated by the variable i while incrementing the value up to the address indicated by the variable i.

変数αと変数βは、変数iをN/P倍した値の整 数部と小数部を代入する変数であり、フローチヤ
ート中の〔 〕記号は、ガウス信号である。
The variable α and the variable β are variables to which the integer part and decimal part of the value obtained by multiplying the variable i by N/P are substituted, and the symbol [ ] in the flowchart is a Gaussian signal.

次の条件判定は、変数αがNより大きくなつた
場合、関数g(i)をクリツピングするためのもので
あり、通常は、前述の近似式で計算した値を関数
g(i)のルツクアツプテーブルに書き込む。
The next conditional judgment is for clipping the function g(i) when the variable α becomes larger than N. Normally, the value calculated using the approximation formula described above is used to look up the function g(i). write to the table.

次の他の実施例について第6図を用いて説明す
る。ピーク検出回路4、A/D変換器7、入力ポ
ート8、出力ポート9、CPU10、ROM11、
RAM12は、第2図の実施例のものと同様であ
る。
The following other embodiment will be explained using FIG. 6. Peak detection circuit 4, A/D converter 7, input port 8, output port 9, CPU 10, ROM 11,
RAM 12 is similar to that of the embodiment of FIG.

6は、RGBから成るカラー映像信号f,g,
hの振幅の最大値を得る最大検出回路、5は、最
大値検出回路5の出力のピークをピーク検出回路
4で検出した出力とRGB映像信号f,g,hか
ら成る4つの入力信号から1つを選択通過させる
選択回路である。
6 is a color video signal consisting of RGB, f, g,
A maximum detection circuit 5 that obtains the maximum value of the amplitude of h is one from four input signals consisting of the output obtained by detecting the peak of the output of the maximum value detection circuit 5 by the peak detection circuit 4 and RGB video signals f, g, and h. This is a selection circuit that selectively passes one.

最大値検出回路6およびピーク検出回路4によ
り得られたRGBの静止画映像信号f,g,hの
ピーク電圧jは選択回路5で選択された後、A/
D変換器7によりピーク値データに変換され、入
力ポート8からマイクロコンピユータ部に取り込
まれる。
The peak voltage j of the RGB still image video signals f, g, h obtained by the maximum value detection circuit 6 and the peak detection circuit 4 is selected by the selection circuit 5, and then
The data is converted into peak value data by the D converter 7, and is taken into the microcomputer section through the input port 8.

第7図は、RGB映像信号f,g,hの一例と
ピーク電圧出力jとの関係を表わしている。
FIG. 7 shows the relationship between an example of RGB video signals f, g, h and the peak voltage output j.

RGBカラー映像信号の色バランスを崩さない
で自動ゲイン制御を行なうために、f,g,hの
最大のもののピークをピーク値データとして、ル
ツクアツプテーブルを作製し、RGB各色の映像
信号処理時に同一のルツクアツプテーブルを参照
することにより、色バランスを崩さないように
RGB等ゲインで自動ゲイン制御を行なえる。
In order to perform automatic gain control without destroying the color balance of the RGB color video signal, a lookup table is created using the maximum peaks of f, g, and h as peak value data, and the same value is used when processing the video signal for each RGB color. By referring to the lookup table, you can avoid disturbing the color balance.
Automatic gain control can be performed using RGB, etc. gains.

以上詳細に述べてきた実施例では、予め任意の
関数が設定された第1のルツクアツプテーブル
を、自動ゲイン制御を行うのと等価な出力が得ら
れる第2のルツクアツプテーブルが作成できるた
め、実行時にはひとつのルツクアツプテーブルを
参照することにより、たとえば映像信号のガンマ
補正等の演算と自動ゲイン制御を同時に処理でき
ることになり簡単な構成で高精度、高速動作が可
能であるので、映像信号のガンマ補正や印写特性
のガンマ補正等の数々の変換を必要とする画像プ
リンタのような用途には利用価値が高い。
In the embodiments described in detail above, it is possible to create a second lookup table that provides an output equivalent to performing automatic gain control by replacing the first lookup table in which an arbitrary function is set in advance. By referring to a single lookup table during execution, calculations such as gamma correction of the video signal and automatic gain control can be processed simultaneously. It has high utility value in applications such as image printers that require a number of conversions such as gamma correction and gamma correction of printing characteristics.

さらに高速処理が要求される用途には、ルツク
アツプテーブルの参照のみをハードウエアで行う
ことができる。
Furthermore, for applications requiring high-speed processing, only the lookup table can be performed by hardware.

発明の効果 本発明の、ガンマ補正などの予め設定された任
意関数の変換テーブルをテーブルアドレス伸縮手
段により自動ゲイン制御を加える方式により、ひ
とつのテーブルを参照するだけで複数の変換、補
正等の処理を高速に行なうことが可能であり、
AGB映像信号の場合、色バランスを崩さず、
S/Nも劣下させずに正確な自動ゲイン制御を行
なうことができるため、画像プリンタに用いた場
合、映像信号のレベルのバラツキや画像の内容に
かかわらずコントラスト比の高い画像を得ること
ができる。
Effects of the Invention By using the method of the present invention, which adds automatic gain control to a preset arbitrary function conversion table such as gamma correction using table address expansion/contraction means, multiple conversions, corrections, etc. can be performed by simply referring to one table. can be performed at high speed,
In the case of AGB video signals, without disturbing the color balance,
Accurate automatic gain control can be performed without degrading S/N, so when used in image printers, it is possible to obtain images with a high contrast ratio regardless of variations in the video signal level or image content. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例における映像信号処理装置のブ
ロツク図、第2図は本発明の一実施例における映
像信号処理装置のブロツク図、第3図及び第4図
は同装置の説明図、第5図は同装置説明のための
ソフトウエアのフローチヤート、第6図は本発明
の他の実施例における映像信号処理装置のブロツ
ク図、第7図は同装置説明のための信号波形図で
ある。 4……ピーク検出回路、5……選択回路、6…
…最大値検出回路、7……A/D変換器、8……
入力ポート、9……出力ポート、10……CPU、
11……ROM、12……RAM。
FIG. 1 is a block diagram of a video signal processing device in a conventional example, FIG. 2 is a block diagram of a video signal processing device in an embodiment of the present invention, FIGS. 3 and 4 are explanatory diagrams of the same device, and FIG. 6 is a block diagram of a video signal processing apparatus according to another embodiment of the present invention, and FIG. 7 is a signal waveform diagram for explaining the apparatus. 4...Peak detection circuit, 5...Selection circuit, 6...
...Maximum value detection circuit, 7...A/D converter, 8...
Input port, 9...Output port, 10...CPU,
11...ROM, 12...RAM.

Claims (1)

【特許請求の範囲】 1 映像信号の信号レベルのピークを検出するピ
ーク検出手段と、前記映像信号および前記ピーク
検出手段からの出力を選択する選択手段と、前記
選択手段の出力信号をA/D変換するA/D変換
手段と、CPU、ROM、RAM、入力ポートおよ
び出力ポートからなるマイクロコンピユータとを
有し、予め設定され任意の入出力関数関係を持つ
第1のルツクアツプテーブルと、前記CPUが前
記ROMに格納されたプログラムに従い、前記選
択手段が選択し前記A/D変換手段によりA/D
変換され前記入力ポートを通じて読み込まれた映
像データをアドレスとして与え、得られたデータ
を送り出す、前記RAM中に設定された第2のル
ツクアツプテーブルと、前記ピーク検出手段の出
力に対応して前記第1のルツクアツプテーブルを
アドレス方向に伸縮させ前記第2のルツクアツプ
テーブルを作成するテーブル伸縮手段を備えたこ
とを特徴とする映像信号処理装置。 2 映像信号がR、G、Bから成るカラー映像信
号であり、前記カラー映像信号の最大値を検出す
る最大値検出回路を備え、前記最大値検出回路の
出力をピーク検出回路に与えることを特徴とする
特許請求の範囲第1項記載の映像信号処理装置。
[Scope of Claims] 1. Peak detection means for detecting the peak of the signal level of a video signal, selection means for selecting the video signal and the output from the peak detection means, and an A/D converter for the output signal of the selection means. A first lookup table having an arbitrary input/output function relationship set in advance and having an A/D conversion means for converting, a microcomputer consisting of a CPU, ROM, RAM, input ports, and output ports; is selected by the selection means and converted into A/D by the A/D conversion means according to a program stored in the ROM.
a second lookup table set in the RAM that gives the converted video data read through the input port as an address and sends out the obtained data; 1. A video signal processing device comprising a table expansion/contraction means for expanding/contracting a first lookup table in an address direction to create the second lookup table. 2. The video signal is a color video signal consisting of R, G, and B, and includes a maximum value detection circuit that detects the maximum value of the color video signal, and provides the output of the maximum value detection circuit to a peak detection circuit. A video signal processing device according to claim 1.
JP21205784A 1984-10-09 1984-10-09 Video signal processor Granted JPS6190575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21205784A JPS6190575A (en) 1984-10-09 1984-10-09 Video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21205784A JPS6190575A (en) 1984-10-09 1984-10-09 Video signal processor

Publications (2)

Publication Number Publication Date
JPS6190575A JPS6190575A (en) 1986-05-08
JPH0582784B2 true JPH0582784B2 (en) 1993-11-22

Family

ID=16616147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21205784A Granted JPS6190575A (en) 1984-10-09 1984-10-09 Video signal processor

Country Status (1)

Country Link
JP (1) JPS6190575A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63223884A (en) * 1987-03-12 1988-09-19 Jeol Ltd High-speed processor for data for image display
JPS6437172A (en) * 1987-08-01 1989-02-07 Sharp Kk Digital signal processing circuit
JP2998152B2 (en) * 1988-08-12 2000-01-11 キヤノン株式会社 Image signal processing circuit
JP2974323B2 (en) * 1989-02-01 1999-11-10 キヤノン株式会社 Imaging device
JPH05145942A (en) * 1991-11-19 1993-06-11 Fujitsu General Ltd Correcting method for crt display
JPH0721356A (en) * 1992-12-31 1995-01-24 Eastman Kodak Co Image processor
US5583656A (en) * 1992-12-31 1996-12-10 Eastman Kodak Company Methods and apparatus for attaching compressed look-up table (LUT) representations of N to M-dimensional transforms to image data and for processing image data utilizing the attached compressed LUTs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735478A (en) * 1980-08-13 1982-02-26 Hitachi Ltd Signal processing circuit for video camera
JPS57168584A (en) * 1981-04-10 1982-10-16 Sony Corp Nonlinear converter
JPS58178667A (en) * 1982-04-12 1983-10-19 Fujitsu Ltd Signal processing circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735478A (en) * 1980-08-13 1982-02-26 Hitachi Ltd Signal processing circuit for video camera
JPS57168584A (en) * 1981-04-10 1982-10-16 Sony Corp Nonlinear converter
JPS58178667A (en) * 1982-04-12 1983-10-19 Fujitsu Ltd Signal processing circuit

Also Published As

Publication number Publication date
JPS6190575A (en) 1986-05-08

Similar Documents

Publication Publication Date Title
JP2761406B2 (en) Image scanning apparatus and correction method thereof
US5241386A (en) Video signal gradation corrector providing smooth correction while avoiding oscillation of a corrected output luminance signal due to noise and achieving fast response to sudden video scene changes
US4371260A (en) Method for setting up highlight and shadow point density values of original pictures to a picture reproducing machine
AU624760B2 (en) Gradation correcting apparatus
US5303064A (en) Image scanner with calibration mechanism to obtain full dynamic range and compensated linear output
JPH04361428A (en) Linearizing processing method of nonlinear type analog-digital and circuit thereof
JPH0582784B2 (en)
JPH0369115B2 (en)
JP2907109B2 (en) Color noise slicing circuit and method for imaging device
JPH0828881B2 (en) Video signal processing device
US5208664A (en) Image reading method and apparatus with coordination function between read value and original density
JP2685545B2 (en) Distortion correction circuit
JPS6121691A (en) Video signal processor
JPS6331224A (en) Accuracy improving system for a/d conversion sample value
JPH0531327B2 (en)
JPH0439828B2 (en)
JPH11331623A (en) Color signal conversion table and its generating method
JP2506982B2 (en) Image reader
JP2638148B2 (en) Signal correction device
JPH0252473B2 (en)
JPS62299180A (en) Adaptable type outline correcting device
JPS622272B2 (en)
JPH09148931A (en) Correction circuit for d/a converter
JPH08307177A (en) Gain control circuit
JPH0379166A (en) Shading correction circuit