JPH0582706A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH0582706A JPH0582706A JP3240085A JP24008591A JPH0582706A JP H0582706 A JPH0582706 A JP H0582706A JP 3240085 A JP3240085 A JP 3240085A JP 24008591 A JP24008591 A JP 24008591A JP H0582706 A JPH0582706 A JP H0582706A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- die stage
- semiconductor device
- slits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置、例えば、
樹脂パッケージ型の半導体装置を構成するために使用す
るリードフレーム、特にプリント基板等に実装するため
に半導体装置を高温に加熱してもそのパッケージにクラ
ックを発生させないリードフレームに関する。BACKGROUND OF THE INVENTION The present invention relates to a semiconductor device, for example,
The present invention relates to a lead frame used for forming a resin package type semiconductor device, and particularly to a lead frame which does not cause cracks in the package even when the semiconductor device is heated to a high temperature for mounting on a printed circuit board or the like.
【０００２】[0002]
【従来の技術】次に、従来のリードフレームについて図
３を参照して説明する。図３は、従来のリードフレーム
を説明するための図であって、同図(a) は第１の従来例
のリードフレームの要部平面図、同図(b) は半導体装置
の側断面図、同図(c) はパッケージに発生したクラック
を模式的に示す側断面図、同図(d) は第２の従来例のリ
ードフレームの要部平面図である。2. Description of the Related Art Next, a conventional lead frame will be described with reference to FIG. 3A and 3B are views for explaining a conventional lead frame. FIG. 3A is a plan view of a main portion of a lead frame of a first conventional example, and FIG. 3B is a side sectional view of a semiconductor device. FIG. 3C is a side sectional view schematically showing a crack generated in the package, and FIG. 3D is a plan view of a main part of the lead frame of the second conventional example.
【０００３】なお、本明細書においては、同一部品、同
一材料等に対しては全図をとおして同じ符号を付与して
ある。昨今の半導体装置は、表面実装型の半導体装置、
例えば、同図(b) で示すようなＱＦＰ（Quad Flat Pack
age)型の半導体装置60等で代表されるように、そのパッ
ケージの薄型化を強めている。In the present specification, the same parts, the same materials and the like are designated by the same reference numerals throughout the drawings. Recent semiconductor devices are surface mount type semiconductor devices,
For example, QFP (Quad Flat Pack) as shown in Fig. 2 (b).
As represented by the age) type semiconductor device 60 and the like, the package is being made thinner.
【０００４】このような半導体装置は、同図(a) に示す
ようなリードフレーム10の無孔のダイステージ11に半導
体チップ61を搭載し、そして、半導体チップ61とともに
ダイステージ11を樹脂モールドしてなるパッケージ62に
封止して構成していた。In such a semiconductor device, a semiconductor chip 61 is mounted on a non-perforated die stage 11 of a lead frame 10 as shown in FIG. 1A, and the die stage 11 is resin-molded together with the semiconductor chip 61. The package 62 is formed by sealing.
【０００５】[0005]
【発明が解決しようとする課題】ところが、このような
樹脂パッケージ型の半導体装置60を通常の大気中に保管
すると水分がパッケージ62に侵入（吸湿）し、そして、
この水分63はダイステージ11の裏面とパッケージ62との
界面に発生する極めて微少な隙間で毛管凝縮されること
となる。However, when such a resin package type semiconductor device 60 is stored in a normal atmosphere, moisture enters (absorbs) the package 62, and
This moisture 63 is capillary-condensed in the extremely small gap generated at the interface between the back surface of the die stage 11 and the package 62.
【０００６】このようにダイステージ11とパッケージ62
との界面に凝縮した水分63は、プリント基板等への実装
時に於ける半導体装置60の加熱で同図(c) に示すように
蒸気63' となって膨張し、ダイステージ11の裏面に被着
したパッケージ62を剥離してドーム状の膨れ62a を発生
させることとなる。In this way, the die stage 11 and the package 62 are
Moisture 63 condensed on the interface with and expands into steam 63 'as shown in Fig. 6 (c) when the semiconductor device 60 is heated when it is mounted on a printed circuit board, and expands on the back surface of the die stage 11. The attached package 62 is peeled off to generate a dome-shaped bulge 62a.
【０００７】そして、パッケージ62に膨れ62a が形成さ
れる際には、パッケージ62内に大きな引張応力が発生す
るとともに、膨れ62aの立ち上がり部62b 、すなわち、
ダイステージ11のエッヂ部11a のパッケージ62には大き
な曲げ応力が発生することとなる。When the bulge 62a is formed in the package 62, a large tensile stress is generated in the package 62 and the rising portion 62b of the bulge 62a, that is,
A large bending stress is generated in the package 62 of the edge portion 11a of the die stage 11.
【０００８】この曲げ応力は、ダイステージ11が大きく
なって、パッケージ62に発生する膨れ62a が大きくなる
にしたがって大きくなる。この曲げ応力が、パッケージ
62の材料や膨れ62a 発生時の温度等で決まる破断強度を
越えると、同図(d) に示すようにダイステージ11のエッ
ヂ11a をスターティングポイントとするクラック64が発
生することとなる。This bending stress increases as the die stage 11 increases and the bulge 62a generated in the package 62 increases. This bending stress is
When the breaking strength determined by the material of 62 and the temperature at the time of occurrence of the bulge 62a is exceeded, a crack 64 having the starting point as the edge 11a of the die stage 11 is generated as shown in FIG.
【０００９】このクラック64の発生を抑える一つの手段
として、同図(d) に示す如くダイステージ11に、その中
心部から周辺部に向かって９０度間隔で伸びる４つのス
リット21〜24を設け、ダイステージ11が４つの小さなダ
イステージの集合体と実質的に見做される第２の従来例
のリードフレーム20が考案された。As one means for suppressing the generation of the crack 64, the die stage 11 is provided with four slits 21 to 24 extending from the central portion to the peripheral portion at 90 degree intervals as shown in FIG. A second conventional lead frame 20 has been devised in which the die stage 11 is substantially regarded as an assembly of four small die stages.
【００１０】しかしながら、ほぼ全長が同一幅のスリッ
ト21〜24を設けたリードフレーム20による半導体装置
（図示せず）のパッケージのクラック発生率は、前述し
た第１の従来例のリードフレーム10を使用してなる半導
体装置60のパッケージ62のクラック発生率より、低下し
たものの完全には無くならなかった。However, the crack generation rate of the package of the semiconductor device (not shown) by the lead frame 20 provided with the slits 21 to 24 having substantially the same width is the same as that of the first conventional lead frame 10. Although the crack generation rate of the package 62 of the semiconductor device 60 was reduced, it was not completely eliminated.
【００１１】本発明は、このような問題を解消するため
になされたものであって、その目的は、プリント基板等
に実装するために半導体装置を高温に加熱してもそのパ
ッケージにクラックを発生させないリードフレームを提
供することにある。The present invention has been made to solve such a problem, and an object thereof is to generate a crack in a package of a semiconductor device even if the semiconductor device is heated to a high temperature for mounting on a printed circuit board or the like. It is to provide a lead frame that does not allow
【００１２】[0012]
【課題を解決するための手段】前記目的は、図１に示す
ように、半導体チップが搭載されるダイステージ11にそ
の中心部から周辺部に向かってそれぞれ異方向に伸びる
複数のスリット31,32,・・・を設けたリードフレームに
おいて、スリット31,32,・・・の幅をダイステージ11の
中心部より周辺部で広く形成したことを特徴とするリー
ドフレームによって達成される。As shown in FIG. 1, a plurality of slits 31, 32 extending in different directions from a central portion to a peripheral portion of a die stage 11 on which a semiconductor chip is mounted are provided. In the lead frame provided with, ..., The width of the slits 31, 32, ... Is formed wider in the peripheral portion than in the central portion of the die stage 11.
【００１３】[0013]
【作用】本発明のリードフレームは、そのダイステージ
11に設けたスリット31,32,・・・の幅をダイステージ11
の中心部より周辺部で広している。The lead frame of the present invention is the die stage.
The width of the slits 31, 32, ...
The area is wider than the center.
【００１４】したがって、前述したような原因によりパ
ッケージ62がドーム状に膨れても、ダイステージ11の周
辺部の面積がスリット31,32,・・・により縮小されてい
ることによりパッケージ62内に発生する引張応力が低下
し、ダイステージ11のエッヂ部11a においてパッケージ
62に加わる曲げ応力が低下する結果、パッケージ62のク
ラックは抑制されることとなる。Therefore, even if the package 62 expands in a dome shape due to the above-mentioned causes, it is generated in the package 62 because the area of the peripheral portion of the die stage 11 is reduced by the slits 31, 32, .... The tensile stress that occurs in the die stage 11a
As a result of the decrease in bending stress applied to 62, cracks in the package 62 are suppressed.
【００１５】[0015]
【実施例】以下、本発明の実施例のリードフレームにつ
いて図１を参照して説明する。図１は、本発明の実施例
のリードフレームを説明するための図で、同図(a) は第
１の実施例の要部平面図、同図(b) は第２の実施例の要
部平面図、同図(c) は第３の実施例の要部平面図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A lead frame of an embodiment of the present invention will be described below with reference to FIG. 1A and 1B are views for explaining a lead frame according to an embodiment of the present invention. FIG. 1A is a plan view of a main part of the first embodiment, and FIG. 1B is a view of a second embodiment. Partial plan view, FIG. 3C is a main part plan view of the third embodiment.
【００１６】同図(a) に示す第１の実施例のリードフレ
ーム30は、そのダイステージ11の中心部から辺方向にそ
れぞれ９０度間隔で放射状に伸びる第１〜第４のスリッ
ト31〜34を、中心部から辺方向にテーパ状に広げて涙滴
状に構成をしたものであり、また同図(b) に示す第２の
実施例のリードフレーム40は、そのダイステージ11の中
心部から辺方向にそれぞれ９０度間隔で放射状に伸びる
第１〜第４のスリット41〜44を、側面視がフラスコ状に
構成をしたものである。The lead frame 30 of the first embodiment shown in FIG. 1 (a) has first to fourth slits 31 to 34 extending radially from the center of the die stage 11 at intervals of 90 degrees in the lateral direction. Is formed into a teardrop shape by tapering from the center portion in the side direction, and the lead frame 40 of the second embodiment shown in FIG. The first to fourth slits 41 to 44, which extend radially at intervals of 90 degrees from each other, are configured like a flask in a side view.
【００１７】そして、同図(c) に示す第３の実施例のリ
ードフレーム50は、そのダイステージ11の中心部から辺
方向にそれぞれ９０度間隔で放射状に伸びる第１〜第４
のスリット51〜54を、中心部からそれぞれの辺が交わる
コーナ方向にテーパ状に拡げて涙滴状に構成をしたもの
である。The lead frame 50 of the third embodiment shown in FIG. 3 (c) has first to fourth portions extending radially from the center of the die stage 11 at 90 ° intervals in the lateral direction.
The slits 51 to 54 are formed in a teardrop shape by expanding in a taper shape from the central portion in the corner direction where each side intersects.
【００１８】以上説明したように何れの実施例のリード
フレームも、ダイステージ11の中心部から周辺部に向か
ってそれぞれ異方向に伸びる複数のスリットの幅を中心
部より周辺部で広く形成して、ダイステージ11の周辺部
の面積を縮小している。As described above, in any of the lead frames of the embodiments, the width of the plurality of slits extending in different directions from the central portion of the die stage 11 to the peripheral portion is made wider in the peripheral portion than in the central portion. , The area around the die stage 11 is reduced.
【００１９】したがって、前述したような原因によりパ
ッケージ62がドーム状に膨れても、ダイステージ11の周
辺部の面積がスリット、例えばスリット31,32,・・・に
より縮小されていることによりパッケージ62内に発生す
る引張応力が低下し、ダイステージ11のエッヂ部11a に
おいてパッケージ62に加わる曲げ応力が低下する結果と
してパッケージ62のクラックは抑制されることとなる。Therefore, even if the package 62 expands in a dome shape due to the above-mentioned causes, the area of the peripheral portion of the die stage 11 is reduced by the slits, for example, the slits 31, 32, ... The tensile stress generated therein decreases, and the bending stress applied to the package 62 in the edge portion 11a of the die stage 11 decreases. As a result, cracking of the package 62 is suppressed.
【００２０】第１の実施例のリードフレーム30と従来例
のリードフレーム10,20 でそれぞれ構成した半導体装置
をサンプルとし、それぞれのパッケージに発生するクラ
ックの発生率の比較データを図２に示す。FIG. 2 shows comparative data of crack occurrence rates in respective packages, using a semiconductor device composed of the lead frame 30 of the first embodiment and the lead frames 10 and 20 of the conventional example as samples.
【００２１】図２に示すように、第１の実施例のリード
フレームによる半導体装置のパッケージに発生する引張
応力は他のものと比較して小さくなり、クラックの発生
が絶無となった。As shown in FIG. 2, the tensile stress generated in the package of the semiconductor device by the lead frame of the first embodiment was smaller than that of the other ones, and the generation of cracks was inevitable.
【００２２】なお、それぞれの半導体装置は、ダイステ
ージが６. ３×１０. ６ｍｍのリードフレームを使用
し、パッケージはエポキシ系樹脂のモールド成形により
構成されたものである。Each semiconductor device uses a lead frame having a die stage of 6.3 × 10.6 mm, and the package is formed by molding epoxy resin.
【００２３】また、パッケージに水分を侵入させる雰囲
気条件と放置時間は、８５度Ｃで相対湿度８５％、４８
時間とした。そして、パッケージにクラックを発生させ
るべく設定した半導体装置の加熱条件は、２６０度Ｃの
溶融はんだに１０秒間の浸漬であった。The ambient conditions for allowing moisture to enter the package and the standing time are 85 ° C., relative humidity 85%, and 48%.
It was time. Then, the heating condition of the semiconductor device which was set so as to cause cracks in the package was immersion in molten solder at 260 ° C. for 10 seconds.
【００２４】[0024]
【発明の効果】以上説明したように本発明は、プリント
基板等に実装するために半導体装置を高温に加熱しても
そのパッケージにクラックを発生させないリードフレー
ムを提供できる。As described above, the present invention can provide a lead frame which does not cause cracks in its package even when a semiconductor device is heated to a high temperature for mounting on a printed circuit board or the like.
【図１】は、本発明の実施例のリードフレームを説明す
るための図、FIG. 1 is a diagram for explaining a lead frame of an embodiment of the present invention,
【図２】は、クラックの発生率の比較データを示す図、FIG. 2 is a diagram showing comparative data of crack occurrence rates,
【図３】は、従来のリードフレームを説明するための図
である。FIG. 3 is a diagram for explaining a conventional lead frame.
10,20,30,40 50は、リードフレーム、11は、ダイステー
ジ、11a は、エッヂ部、21〜24、31〜34, 41〜44,51 〜
54は第１〜第４のスリット、60は、半導体装置、61は、
半導体チップ、62は、パッケージ、62a は、膨れ、62b
は、膨れの立ち上がり部、63は、水分、63'は、蒸気、6
4は、クラックをそれぞれ示す。10,20,30,40 50 is a lead frame, 11 is a die stage, 11a is an edge part, 21-24, 31-34, 41-44,51-
54 is the first to fourth slits, 60 is a semiconductor device, and 61 is
Semiconductor chip, 62 is package, 62a is swollen, 62b
Is the rising part of the blisters, 63 is the moisture, 63 'is the steam, 6
4 indicates cracks, respectively.
Claims (1)
(11)にその中心部から周辺部に向かってそれぞれ異方向
に伸びる複数のスリット(31,32, ・・・) を設けたリー
ドフレームにおいて、 スリット(31,32, ・・・) の幅をダイステージ(11)の中
心部より周辺部で広く形成したことを特徴とするリード
フレーム。1. A die stage on which a semiconductor chip is mounted.
In the lead frame provided with a plurality of slits (31, 32, ...) extending in different directions from the central part to the peripheral part in (11), set the width of the slits (31, 32, ...). A lead frame characterized by being formed wider in the peripheral portion than in the central portion of the die stage (11).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240085A JP2897479B2 (en) | 1991-09-20 | 1991-09-20 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240085A JP2897479B2 (en) | 1991-09-20 | 1991-09-20 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582706A true JPH0582706A (en) | 1993-04-02 |
| JP2897479B2 JP2897479B2 (en) | 1999-05-31 |
Family
ID=17054264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240085A Expired - Fee Related JP2897479B2 (en) | 1991-09-20 | 1991-09-20 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897479B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642160A1 (en) * | 1993-09-07 | 1995-03-08 | Motorola, Inc. | Semiconductor device with improved support means |
| US5708294A (en) * | 1995-02-28 | 1998-01-13 | Nec Corporation | Lead frame having oblique slits on a die pad |
| JP2008159742A (en) * | 2006-12-22 | 2008-07-10 | Fujitsu Component Ltd | Mounting structure of semiconductor element |
| US8616616B2 (en) | 2007-08-13 | 2013-12-31 | Ephicas Patents Bvba | Side skirt for a pulled vehicle |
| EP2688095A3 (en) * | 2012-07-18 | 2016-08-10 | Nichia Corporation | Semiconductor component support and semiconductor device |
-
1991
- 1991-09-20 JP JP3240085A patent/JP2897479B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642160A1 (en) * | 1993-09-07 | 1995-03-08 | Motorola, Inc. | Semiconductor device with improved support means |
| US5708294A (en) * | 1995-02-28 | 1998-01-13 | Nec Corporation | Lead frame having oblique slits on a die pad |
| JP2008159742A (en) * | 2006-12-22 | 2008-07-10 | Fujitsu Component Ltd | Mounting structure of semiconductor element |
| US8616616B2 (en) | 2007-08-13 | 2013-12-31 | Ephicas Patents Bvba | Side skirt for a pulled vehicle |
| EP2688095A3 (en) * | 2012-07-18 | 2016-08-10 | Nichia Corporation | Semiconductor component support and semiconductor device |
| US10068821B2 (en) | 2012-07-18 | 2018-09-04 | Nichia Corporation | Semiconductor component support and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2897479B2 (en) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521428A (en) | Flagless semiconductor device | |
| US5327008A (en) | Semiconductor device having universal low-stress die support and method for making the same | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JP2005142554A (en) | Lead frame and method for manufacturing semiconductor package using it | |
| JPH0582706A (en) | Lead frame | |
| JP2002043494A (en) | Flattened plastic package module for integrated circuit | |
| US6627481B2 (en) | Method of manufacturing a semiconductor package with a lead frame having a support structure | |
| US20080157297A1 (en) | Stress-Resistant Leadframe and Method | |
| US6093959A (en) | Lead frame having supporters and semiconductor package using same | |
| JP3305981B2 (en) | Semiconductor device | |
| KR100819794B1 (en) | Lead-frame and method for manufacturing semi-conductor package using such | |
| JP2679848B2 (en) | Semiconductor device | |
| KR100191859B1 (en) | A leadframe and method for forming a package of semiconductor device mounted on the leadframe | |
| JPH0738036A (en) | Manufacture of semiconductor device | |
| JPH05211250A (en) | Resin-sealed type semiconductor device | |
| JPH05251619A (en) | Resin seal semiconductor device and manufacture thereof | |
| JPH02202042A (en) | Resin-sealed semiconductor device | |
| JPH0645496A (en) | Semiconductor device and mounting method | |
| KR940008336B1 (en) | Semiconductor package | |
| JPH01187844A (en) | Semiconductor device | |
| JPH04254363A (en) | Lead frame and semiconductor integrated circuit device utilizing the same | |
| JP2002368184A (en) | Multi-chip semiconductor device | |
| JPH02112267A (en) | Semiconductor device | |
| JP2004312053A (en) | Semiconductor device | |
| JPH09116083A (en) | Lead frame and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |