JPH0578270B2 - - Google Patents
Info
- Publication number
- JPH0578270B2 JPH0578270B2 JP62005433A JP543387A JPH0578270B2 JP H0578270 B2 JPH0578270 B2 JP H0578270B2 JP 62005433 A JP62005433 A JP 62005433A JP 543387 A JP543387 A JP 543387A JP H0578270 B2 JPH0578270 B2 JP H0578270B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- vin
- input voltage
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明はDC／DCコンバータにおいて、
入力電圧範囲が狭い従来例の問題点を解決する
ため、
トランスのリセツト電圧を入力電圧に対して負
の傾きで比例するように制御する回路を設けるこ
とにより、
従来例に比して入力電圧範囲を広くとり得るよ
うにしたものである。[Detailed Description of the Invention] [Summary] The present invention solves the problem of the conventional DC/DC converter having a narrow input voltage range by making the transformer reset voltage proportional to the input voltage with a negative slope. By providing a circuit that controls this, it is possible to have a wider input voltage range than in the conventional example.
〔産業上の利用分野〕
本発明は、特に、入力側と出力側とをトランス
で絶縁されたフオワード形DC／DCコンバータに
関する。この種のコンバータでは、一般に、スイ
ツチング素子であるトランジスタへの最大印加電
圧は入力電圧に対応して高くなつて、ある点でト
ランジスタの破壊電圧を越えてしまい、このた
め、入力電圧範囲はある程度以上に広くとり得な
い。然るに、この入力電圧範囲は広い方が種々の
回路に適用でき、又、複数必要としていた電源回
路を一つにまとめることができ、このような
DC／DCコンバータが必要とされる。[Industrial Application Field] The present invention particularly relates to a forward type DC/DC converter whose input side and output side are isolated by a transformer. In this type of converter, the maximum voltage applied to the transistor, which is a switching element, generally increases in proportion to the input voltage, and at a certain point exceeds the breakdown voltage of the transistor, so the input voltage range is limited beyond a certain level. It cannot be taken widely. However, the wider the input voltage range, the more it can be applied to a variety of circuits, and the more power supply circuits that were previously required can be integrated into one.
A DC/DC converter is required.
第４図は従来のDC／DCコンバータの各例の回
路図を示す。DC／DCコンバータは一般に、入力
直流電力をスイツチング用トランジスタＱで断続
させて方形波電圧を作り、これをトランスＴの１
次巻線N1及び２次巻線N2の比に対応した交流電
力に変換し、更にこれを整流して負荷に供給す
る。
FIG. 4 shows circuit diagrams of various examples of conventional DC/DC converters. A DC/DC converter generally uses a switching transistor Q to generate a square wave voltage by intermittent input DC power, which is then passed through a transformer T.
It converts into AC power corresponding to the ratio of the secondary winding N 1 and the secondary winding N 2 , rectifies it, and supplies it to the load.
同図Ａ，Ｂに示すNrは、トランジスタＱがオ
ンしている期間に生じる磁束変化分をリセツトす
るために巻線に逆方向の電圧をかけるリセツト巻
線で、同図Ａのものは入力側、同図Ｂのものは出
力側に夫々設けられている。又、同図Ｃに示す抵
抗Ｒ、コンデンサＣはトランスＴのリセツトを電
力消費によつて行なう回路である。 The Nr shown in A and B in the same figure is a reset winding that applies a voltage in the opposite direction to the winding in order to reset the magnetic flux change that occurs while the transistor Q is on, and the one in A in the same figure is on the input side. , B in the same figure are provided on the output side, respectively. Further, a resistor R and a capacitor C shown in C of the same figure are circuits that reset the transformer T by consuming power.
第４図Ａに示す回路において、トランジスタＱ
のコレクタ・エミツタ間最大印加電圧VCE（max）
は、入力電圧をVinとすると、
VCE（max）＝Vin＋N1／Nr・Vin
＝（１＋N1／Nr）Vin
となる。この場合、入力電圧Vinが高くなると上
記コレクターエミツタ間最大印加電圧VCE（max）
もこれに対応して高くなり、ある点でトランジス
タＱの破壊電圧を越えてしまい、このために入力
電圧をある程度以上高くできず、入力電圧範囲が
狭い問題点があつた。
In the circuit shown in FIG. 4A, the transistor Q
Maximum applied voltage between collector and emitter V CE (max)
If the input voltage is Vin, then V CE (max)=Vin+N 1 /Nr·Vin = (1+N 1 /Nr)Vin. In this case, as the input voltage Vin increases, the maximum applied voltage between collector and emitter V CE (max)
Correspondingly, the input voltage also increases, and at a certain point exceeds the breakdown voltage of the transistor Q. Therefore, the input voltage cannot be increased beyond a certain level, resulting in the problem that the input voltage range is narrow.
又、第４図Ｂに示す回路では、トランスＴのリ
セツトを常に一定に制御されている出力電圧で行
なつており、この場合のトランジスタＱのコレク
タ・エミツタ間最大印加電圧VCE（max）は、出
力電圧をV0（一定値）とすると、
VCE（max）＝Vin＋N1／NrV0
となる。このものは、第４図Ａに示すものに比し
てコレクタ・エミツタ間最大印加電圧VCE（max）
に与える入力電圧Vinの影響を少なくし得るが、
やはり入力電圧Vinが高くなるとコレクタ・エミ
ツタ間最大印加電圧VCE（max）が高くなること
は同じであり、前記と同様の問題点があつた。 Furthermore, in the circuit shown in FIG. 4B, the reset of the transformer T is performed using an output voltage that is always controlled to be constant, and in this case, the maximum applied voltage between the collector and emitter of the transistor Q, V CE (max), is , when the output voltage is V 0 (constant value), V CE (max) = Vin + N 1 /NrV 0 . This device has a maximum applied voltage V CE (max) between collector and emitter compared to the one shown in Fig. 4A.
Although it is possible to reduce the influence of input voltage Vin on
After all, as the input voltage Vin increases, the maximum applied voltage V CE (max) between the collector and emitter also increases, and the same problem as above occurred.
更に、第４図Ｃに示す回路ではトランスＴのリ
セツトエネルギは入力電圧Vinに関係なく略一定
と考えられるのでコレクタ・エミツタ間最大印加
電圧VCE（max）は、トランスＴと抵抗Ｒとで決
まる一定値をＡとすると、
VCE（max）＝Vin＋Ａ
となる。このものも前記の各例と同様に入力電圧
Vinが高くなるとコレクタ・エミツタ間最大印加
電圧VCE（max）も高くなり、前記と同様の問題
点があつた。 Furthermore, in the circuit shown in Fig. 4C, the reset energy of the transformer T is considered to be approximately constant regardless of the input voltage Vin, so the maximum applied voltage V CE (max) between the collector and emitter is determined by the transformer T and the resistor R. If the constant value is A, then V CE (max)=Vin+A. This also has an input voltage similar to the previous examples.
As Vin increases, the maximum applied voltage V CE (max) between the collector and emitter also increases, resulting in the same problem as described above.
このように、前記従来のものは入力電圧範囲が
狭いため、適用範囲が限定されていた。このため
に各種の入力電圧に対応して、夫々別のDC／DC
コンバータを設計する必要があり、設計効率が悪
い問題点があつた。 As described above, since the conventional device has a narrow input voltage range, the range of application is limited. For this purpose, separate DC/DC
It was necessary to design a converter, which caused the problem of poor design efficiency.
本発明になるDC／DCコンバータは、第１図の
原理図に示す如く、トランスＴのリセツト巻線
Nrに与えるリセツト電圧を入力電圧に負の傾き
で比例するように制御するリセツト回路１を設け
てなる。
As shown in the principle diagram of Fig. 1, the DC/DC converter according to the present invention has a reset winding of a transformer T.
A reset circuit 1 is provided which controls the reset voltage applied to Nr so that it is proportional to the input voltage with a negative slope.
リセツト電圧を入力電圧Vinに負の傾きで比例
するように制御すると、VCE（max）は、
VCE（max）＝N1／NrＫ
となり、入力電圧Vinと無関係になり、従来例に
比して広い範囲の入力電圧を扱い得る。ここでＫ
はリセツト回路により決まる一定電圧である。
If the reset voltage is controlled so that it is proportional to the input voltage Vin with a negative slope, V CE (max) becomes V CE (max) = N 1 /NrK, which is independent of the input voltage Vin, and compared to the conventional example. can handle a wide range of input voltages. Here K
is a constant voltage determined by the reset circuit.
第１図は本発明になるDC／DCコンバータの動
作原理を示す図である。同図中、第４図に示す従
来回路と同一構成部分には同一符号を付してその
説明を省略する。同図中、１はリセツト回路で、
例えば出力側に設けられているリセツト巻線Nr
に接続されており、第２図に示すような入力電圧
Vinに負の傾きで比例するリセツト電圧Vrを作る
回路である。 FIG. 1 is a diagram showing the operating principle of the DC/DC converter according to the present invention. In the figure, the same components as those of the conventional circuit shown in FIG. 4 are given the same reference numerals, and the explanation thereof will be omitted. In the figure, 1 is a reset circuit,
For example, the reset winding Nr provided on the output side
is connected to the input voltage as shown in Figure 2.
This is a circuit that creates a reset voltage Vr that is proportional to Vin with a negative slope.
第２図に示すVrとVinの関係を式に表わすと、
Vr＝Ｋ−aVinとなる。ここでＫは一定値、ａは
逆比例定数である。この時
VCE（max）＝Vin＋N1／NrVr
＝Vin＋N1／Nr（Ｋ−aVin）
＝N1／NrＫ＋（１−N1／Nrａ）Vin
となる。さらに、ａ＝Nr／N1となるように逆比
例定数を選ぶと、
VCE（max）＝N1／NrＫ
となり、VCE（max）は入力電圧Vinと無関係にな
る。 Expressing the relationship between Vr and Vin shown in Figure 2 as an equation, we get
Vr=K-aVin. Here, K is a constant value and a is an inverse proportionality constant. At this time, V CE (max)=Vin+ N1 /NrVr=Vin+ N1 /Nr(K-aVin)= N1 /NrK+(1- N1 /Nra)Vin. Furthermore, if an inverse proportionality constant is chosen so that a=Nr/N 1 , then V CE (max)=N 1 /NrK, and V CE (max) becomes independent of the input voltage Vin.
ここで、Ｋ−aVin＞０の条件を考慮に入れる
とVCE（max）＞Vinとなるために無制限に入力電
圧Vinを高くとることはできないが、それでも従
来例のものに比して相当に広い範囲の入力電圧
Vinを扱い得る。 Here, if we take into account the condition of K-aVin>0, V CE (max)>Vin, so the input voltage Vin cannot be increased indefinitely, but it is still considerably higher than that of the conventional example. Wide range of input voltages
Can handle Vin.
第３図は本発明の要部の具体的回路図を示す。
同図で、第１図に示すリセツト回路１の詳細にお
いて、VC1は入力電圧Vinに比例した電圧
（aVin）となり、アンプ２及びトランジスタ３に
より、
VC1＋VC2＝Ｋ（一定）
となるように制御される。即ち、アンプ２の＋入
力端子電圧が高（低）い時はトランジスタ３のベ
ース電流が多（少な）く流れ、トランジスタ３の
抵抗値を低（高）くする。
FIG. 3 shows a specific circuit diagram of the main part of the present invention.
In the figure, in the details of the reset circuit 1 shown in FIG. 1, V C1 becomes a voltage (aVin) proportional to the input voltage Vin, and the amplifier 2 and transistor 3 make it so that V C1 + V C2 = K (constant). controlled by. That is, when the +input terminal voltage of the amplifier 2 is high (low), a large (small) base current of the transistor 3 flows, making the resistance value of the transistor 3 low (high).
このとき、電圧VC2は
VC2＝Ｋ−VC1
＝Ｋ−aVin
となり、電圧VC2は入力電圧Vinに負の傾きで比
例した電圧となる。更に第３図よりａ＝Nr／N1
となるため、電圧VC2はリセツト電圧Vrとして最
適であることがわかる。リセツト時に流れる電流
は第３図に破線で示す如くである。 At this time, the voltage V C2 becomes V C2 =K-V C1 =K-aVin, and the voltage V C2 becomes a voltage proportional to the input voltage Vin with a negative slope. Furthermore, from Figure 3, a=Nr/N 1
Therefore, it can be seen that the voltage V C2 is optimal as the reset voltage Vr. The current flowing during reset is as shown by the broken line in FIG.
なお、本発明は、リセツト巻線Nr、リセツト
回路１を上記実施例のように出力側に設けた構成
に限定されるものではなく、入力側に設けてもよ
い。 Note that the present invention is not limited to the configuration in which the reset winding Nr and the reset circuit 1 are provided on the output side as in the above embodiment, but may be provided on the input side.
本発明によれば、トランスのリセツト電圧を入
力電圧に負の傾きで比例するようにしたので、ス
イツチング用トランジスタのコレクタ・エミツタ
間最大印加電圧VCE（max）を入力電圧と無関係
にし得、従来のものに比して入力電圧範囲を広く
とり得る。これにより、従来の様に各種の入力電
圧に対応して、いくつもの電源回路を用意する必
要がなくなり全ての１つの電源回路にまとめるこ
とができる。このため設計効率が向上し、又大き
な量産効果を期待できる様になる。
According to the present invention, since the reset voltage of the transformer is made to be negatively proportional to the input voltage, the maximum voltage applied between the collector and emitter of the switching transistor, V CE (max), can be made independent of the input voltage. The input voltage range can be wider than that of the previous model. This eliminates the need to prepare multiple power supply circuits corresponding to various input voltages as in the past, and all can be combined into one power supply circuit. For this reason, design efficiency is improved and a large mass production effect can be expected.
第１図は本発明の原理図、第２図はリセツト電
圧と入力電圧との関係を示す図、第３図は本発明
の要部の具体的回路図、第４図は従来の各例の回
路図である。
図において、１はリセツト回路、２はアンプ、
３，Ｑはトランジスタ、Ｔはトランス、N1はト
ランスＴの１次巻線、N2はトランスＴの２次巻
線、NrはトランスＴのリセツト巻線である。
Fig. 1 is a diagram of the principle of the present invention, Fig. 2 is a diagram showing the relationship between reset voltage and input voltage, Fig. 3 is a specific circuit diagram of the main part of the invention, and Fig. 4 is a diagram of each conventional example. It is a circuit diagram. In the figure, 1 is a reset circuit, 2 is an amplifier,
3, Q is a transistor, T is a transformer, N1 is the primary winding of the transformer T, N2 is the secondary winding of the transformer T, and Nr is the reset winding of the transformer T.
Claims (1)
フオワード形のDC／DCコンバータにおいて、 上記トランスＴのリセツト電圧を入力電圧に負
の傾きで比例するように制御するリセツト回路１
を設けてなることを特徴とするDC／DCコンバー
タ。 ２ 該リセツト回路１は、上記トランスＴのリセ
ツト巻線Nrで入力電圧に比例した電圧VC1を作
り、該電圧VC1と上記リセツト電圧VC2との合計
が一定電圧となるように制御するよう構成した回
路であることを特徴とする特許請求の範囲第１項
記載のDC／DCコンバータ。[Claims] 1. In a forward type DC/DC converter whose input side and output side are insulated by a transformer T, a reset circuit that controls the reset voltage of the transformer T so that it is proportional to the input voltage with a negative slope. 1
A DC/DC converter characterized by being provided with. 2. The reset circuit 1 generates a voltage V C1 proportional to the input voltage in the reset winding Nr of the transformer T, and controls the voltage V C1 and the reset voltage V C2 so that the sum of the voltage V C2 becomes a constant voltage. The DC/DC converter according to claim 1, wherein the DC/DC converter is a circuit configured as follows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543387A JPS63174560A (en) | 1987-01-13 | 1987-01-13 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543387A JPS63174560A (en) | 1987-01-13 | 1987-01-13 | Dc-dc converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174560A JPS63174560A (en) | 1988-07-19 |
| JPH0578270B2 true JPH0578270B2 (en) | 1993-10-28 |
Family
ID=11611061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP543387A Granted JPS63174560A (en) | 1987-01-13 | 1987-01-13 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174560A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004512798A (en) * | 2000-10-27 | 2004-04-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Converter control |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163190U (en) * | 1981-04-09 | 1982-10-14 |
-
1987
- 1987-01-13 JP JP543387A patent/JPS63174560A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63174560A (en) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| US3940682A (en) | Rectifier circuits using transistors as rectifying elements | |
| US5440472A (en) | Integrated magnetic power converter | |
| US4371918A (en) | High efficiency push-pull saturation converter | |
| JPH0578270B2 (en) | ||
| JP3447975B2 (en) | Switching power supply circuit | |
| JP3633891B2 (en) | Power supply dummy circuit | |
| US4215391A (en) | Power conversion device | |
| JP3525148B2 (en) | converter | |
| JPS6124913B2 (en) | ||
| JPH0610415Y2 (en) | Constant current input power supply | |
| JP4148744B2 (en) | Power supply | |
| WO2019117241A1 (en) | Isolated switching power supply | |
| JPH01107655A (en) | Dc/dc converter | |
| JPS5932217Y2 (en) | DC-DC converter | |
| JPH0549258A (en) | Switching power supply | |
| JPS645989Y2 (en) | ||
| JPS6316311Y2 (en) | ||
| JPS6389052A (en) | Switching power circuit | |
| JPS645993Y2 (en) | ||
| WO2019074017A1 (en) | Insulation-type switching power supply | |
| JPS6232702B2 (en) | ||
| JPS6110965A (en) | Multioutput converter | |
| JPH0313826B2 (en) | ||
| JPS62104478A (en) | Switching power source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |