JP3633891B2 - Power supply dummy circuit - Google Patents

Power supply dummy circuit Download PDF

Info

Publication number
JP3633891B2
JP3633891B2 JP2001240199A JP2001240199A JP3633891B2 JP 3633891 B2 JP3633891 B2 JP 3633891B2 JP 2001240199 A JP2001240199 A JP 2001240199A JP 2001240199 A JP2001240199 A JP 2001240199A JP 3633891 B2 JP3633891 B2 JP 3633891B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
dummy
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001240199A
Other languages
Japanese (ja)
Other versions
JP2003061349A (en
Inventor
治 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2001240199A priority Critical patent/JP3633891B2/en
Publication of JP2003061349A publication Critical patent/JP2003061349A/en
Application granted granted Critical
Publication of JP3633891B2 publication Critical patent/JP3633891B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電源のダミー回路に関する。
【0002】
【従来の技術】
一般に、電源の出力には抵抗器などで構成されるダミー回路が接続される。このダミー回路は、電源内部に設けられる平滑コンデンサの放電用、並びに出力電圧の安定化のために利用される。
すなわち、負荷に流れる電流が非常に小さいときには、平滑コンデンサに蓄積された電荷を放電するためにダミー回路に電流を流す必要がある。また、負荷電流が小さいときには負荷電流の変化に伴って電源の出力電圧が変動する傾向があるので、ダミー回路を用いて常に電源の出力にある程度大きい電流を流す必要がある。
【0003】
従来より、ダミー回路としては抵抗器が用いられ、図8に示すように電源装置の出力端子に抵抗器が接続される。従って、負荷が接続されていない場合であっても、電源装置からダミー回路の抵抗器に電流が常時流れる。
【0004】
ダミー回路を接続しない場合には、電源の出力電圧は例えば図9に示すような変化を示す。すなわち、負荷の変化に伴って出力電流が小さくなると出力電圧に大きな変動が生じる。特に、出力電圧が低い場合にその変動が顕著になる。
そこで、ダミー回路を用いて図9に点線で示すレベルのダミー電流を常に流しておけば、負荷が変動しても出力電圧の変動を抑制することができる。
【0005】
【発明が解決しようとする課題】
従来のダミー回路を用いる場合、ダミー回路の抵抗器に流れるダミー電流及びそれが消費するダミー電力は、電源装置の出力電圧の変化に伴って図10のように変化する。
すなわち、電源装置の出力電圧が大きくなるとダミー回路が消費するダミー電力は急激に増大する。しかし、ダミー回路が消費する電力は無駄になるので、ダミー電力が大きくなると電源装置の損失が増大し電力効率の低下につながる。
【0006】
本発明は、電源装置の電圧変動を抑制するとともに損失の増大を抑制可能な電源のダミー回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1は、トランスを有し、前記トランスの1つの二次側巻線から供給される交流電力に基づいて単一極性の直流電圧を生成する直流電圧生成回路を備える電源に接続される電源のダミー回路であって、前記二次側巻線から供給される交流電力に基づいて、前記直流電圧生成回路が出力する直流電圧とは逆極性の直流電圧を生成する逆極性直流電圧生成手段と、前記直流電圧生成回路の出力端子と前記逆極性直流電圧生成手段の出力端子との間に接続された少なくとも1つの疑似負荷とを設けたことを特徴とする。
請求項1においては、単一極性の直流電圧を出力する電源装置に本発明を適用する場合を想定している。逆極性直流電圧生成手段は、前記直流電圧生成回路が出力する直流電圧とは逆極性の直流電圧を生成する。疑似負荷は、前記直流電圧生成回路の出力端子と前記逆極性直流電圧生成手段の出力端子との間に接続される。
従って、前記直流電圧生成回路の出力端子に現れる第1の電圧と前記逆極性直流電圧生成手段の出力端子に現れる第2の電圧とを加算した電圧が疑似負荷に印加される。(0012から転記)
【0011】
求項2は、源の出力に接続される電源のダミー回路であって、前記電源の出力端子に接続される疑似負荷のインピーダンスを前記電源の出力電圧の違いに対応して変更する疑似負荷制御手段を設け、前記疑似負荷は、第1抵抗とトランジスタと第2抵抗の直列回路から構成され、前記疑似負荷制御手段は、前記電源の出力電圧に反比例する制御電圧と、一定の電圧を生成する定電圧発生回路から出力される基準電圧との差分を増幅する差動増幅器と、前記差動増幅器の出力を増幅する演算増幅器とを備え、さらに、前記演算増幅器の出力が前記トランジスタのベースに接続されていることを特徴とする。
【0013】
求項においては、疑似負荷制御手段が疑似負荷のインピーダンスを電源の出力電圧の違いに対応して自動的に変更する。すなわち、疑似負荷を構成するトランジスタのインピーダンスが、前記演算増幅器の出力によって変化する。
【0014】
図9に示すように、電源の出力電圧を安定化するためには出力電圧が低くなるに従って大きなダミー電流が必要になる。従って、出力電圧の可変範囲の下限値VLにおいて規定以上のダミー電流ILを流す必要がある。しかし、出力電圧が大きいときに必要とされるダミー電流はILより小さくてもかまわない。
そこで、電源の出力電圧の違いに対応して疑似負荷のインピーダンスを変更すれば、例えば図6に示すような特性を得ることができる。従って、出力電圧が大きい場合のダミー電力の増大を抑制できる。
【0015】
さらに、請求項においては、トランジスタを用いて疑似負荷を構成するので、出力電圧の変化に伴って疑似負荷のインピーダンスを連続的に変更することが可能になる。また、インピーダンスの切替のためにスイッチなどを設ける必要がない。
【0016】
求項2おいては、記出力電圧のレベル変化にほぼ反比例して変化する制御電圧を生成する。
そこで、前記制御電圧を用いて前記疑似負荷のインピーダンスを制御することにより、出力電圧の変化に反比例するようにダミー電流の大きさを変化させることが可能になる。
【0017】
請求項においては、出力電圧の変化に対して線形に変化し、出力電圧の増大に伴って減少し、出力電圧の減少に伴って増大する制御電圧を生成することができる。この制御電圧を用いて前記疑似負荷のインピーダンスを制御することにより、出力電圧の変化に対応してダミー電流の大きさを変化させることが可能になる。
【0021】
【発明の実施の形態】
本発明に関連する第1の電源のダミー回路
本発明に関連する第1の電源のダミー回路について、図1を参照しながら説明する。
【0022】
1に示す電源の出力回路は、正極性の直流電圧を生成する回路と、負極性の直流電圧を生成する回路とを備えている。
すなわち、トランス10の二次側巻線12に現れる交流電圧は、整流回路41で整流され、平滑回路42で平滑されて正極性の直流電圧として出力端子22に出力される。
【0023】
また、トランス31の二次側巻線33に現れる交流電圧は、整流回路43で整流され、平滑回路44で平滑されて負極性の直流電圧として出力端子24に現れる。
出力端子22の電圧V+はアースである出力端子23に対して正極性になり、出力端子24の電圧V−は出力端子23に対して負極性になる。
【0024】
トランス10の一次側巻線11にスイッチング回路を介して電力を供給し、スイッチングデューティを制御することにより、出力端子22の電圧V+を図9に示す出力電圧と同様に変更することができる。
【0025】
出力端子24の電圧V−についても同様に変更できるが、この例では電圧V−をあるレベルに固定して使用することを想定している。
ダミー電流を流さない場合には、図9の例と同様に、出力端子22から図示しない負荷に流れる出力電流が小さくなると、電流の変動に伴って出力端子22の電圧V−が大きく変動する。
【0026】
そこで、ダミー電流を流すために疑似負荷26が設けてある。図1の例では、疑似負荷26の両端は正極性の出力端子22及び負極性の出力端子24に接続してある。従って、疑似負荷26の端子間には(V+)の電位差と(V−)の電位差とを加算した電圧が印加される。
この例では、疑似負荷26としてインピーダンスが固定の抵抗器を用いることを想定している。従って、疑似負荷26に流れるダミー電流の大きさはそれに印加される電圧に比例して図5に示すように変化する。
【0027】
図9に示すように、出力電圧を安定化するためには出力電圧が低くなるに従って大きなダミー電流が必要になる。従って、出力電圧の可変範囲の下限値VLにおいて規定以上のダミー電流を流す必要がある。
下限値VLで規定のダミー電流ILを流すように疑似負荷26のインピーダンスを定める場合、出力電圧の変化に対するダミー電流の変化は図5の特性X1で表される。また、従来のダミー回路の特性はX2で表される。
【0028】
図5に示すように、特性X1は特性X2よりも傾きが大きく、出力電圧の上昇に対するダミー電流の変化が小さい。従って、図1のダミー回路におけるダミー電流の最大値IH1は従来の最大値IH2よりも十分に小さくなり、ダミー回路における損失は大幅に低減される。
(第1の実施の形態)
図2は、本発明の第1の実施の形態を示す電気回路図であり、図2を参照しながら説明する。この形態は、請求項に対応する。図2は、この形態の電源のダミー回路を含む電源の出力回路の構成を示す電気回路図である。
【0029】
この形態は、本発明に関連する第1の電源のダミー回路の変形例である。図2において、図1と対応する要素は同一の符号を付けて示してある。構成及び動作が同一の部分については、以下の説明を省略する。
この形態では、請求項の直流電圧生成回路,逆極性直流電圧生成手段及び疑似負荷は、それぞれ整流回路41,負電圧生成回路27及び疑似負荷26に対応する。
【0030】
この形態では、図2に示すように、単一の極性の直流電圧を出力する電源に対して本発明を適用する場合を想定している。すなわち、トランス10の二次側巻線12に現れる交流電圧は、整流回路41で整流され、平滑回路42で平滑されて正極性の直流電圧として出力端子22に出力される。
そこで、疑似負荷26の一端に印加される負極性の電圧V−を生成するために、負電圧生成回路27が設けてある。負電圧生成回路27はダイオード28及びコンデンサ29で構成されている。
【0031】
また、整流回路41のダイオード14と負電圧生成回路27のダイオード28とは、互いに逆極性で二次側巻線12の一端に共通に接続されている。
従って、図1の場合と同様に、疑似負荷26には出力端子22の電圧V+と負電圧生成回路27が出力する電圧V−との電位差に対応する電圧が印加され、疑似負荷26に流れるダミー電流は図5に示す特性X1のように変化する。
【0032】
本発明に関連する第2の電源のダミー回路
本発明に関連する第2の電源のダミー回路について、図3を参照しながら説明する。図3は本発明に関連する第2の電源のダミー回路の構成を示す電気回路図である。
【0033】
例えば、図3に示すダミー回路を図1に示す電源の疑似負荷26の代わりに接続する場合には、図3の端子50a及び50bは、それぞれ図1の出力端子22及び23に接続される。
図3に示すダミー回路は、疑似負荷51,演算増幅器55及び演算回路56を備えている。また、疑似負荷51はトランジスタ52抵抗器53及び54で構成されている。
【0034】
疑似負荷51におけるトランジスタ52のインピーダンスは、演算増幅器55のプラス側の入力に印加される制御電圧Vyの大きさに応じて決定される。
演算回路56は、入力の逆数のレベルを演算して出力する回路である。演算回路56の入力には、端子50aの電圧Vo、すなわち電源の出力電圧が印加される。すなわち、演算回路56の入力電圧をVinで表すと、演算回路56の出力に現れる制御電圧Vyは(K/Vin)になる(Kは定数)。
【0035】
従って、電源の出力電圧が増大すると、逆に制御電圧Vyのレベルが低下し、トランジスタ52のインピーダンスが増大するので、疑似負荷51に流れるダミー電流は減少する。
反対に、電源の出力電圧が低下すると、制御電圧Vyのレベルが増大し、トランジスタ52のインピーダンスが減少するので、疑似負荷51に流れるダミー電流が増大する。
【0036】
すなわち、疑似負荷51に流れるダミー電流は図6に示すような特性に従って変化する。図6に示すように、出力電圧が低いときには十分に大きいダミー電流が流れるが、出力電圧の増大に伴ってダミー電流が減少するので、ダミー電力の増大を抑制できる。
(第の実施の形態)
本発明の第2の実施の形態について、図4を参照しながら説明する。この形態は、請求項に対応する。図4はこの形態の電源のダミー回路の構成を示す電気回路図である。
【0037】
この形態は、本発明に関連する第2の電源のダミー回路の変形例である。図4において、図3と対応する要素は同一の符号を付けて示してある。構成及び動作が同一の部分については、以下の説明を省略する。
この形態では、請求項2の疑似負荷は抵抗53、トランジスタ52、抵抗54が対応し、請求項2の差動増幅器は演算増幅器65が対応し、請求項2の演算増幅器は演算増幅器55が対応する。
【0038】
例えば、図4に示すダミー回路を図1に示す電源の疑似負荷26の代わりに接続する場合には、図4の端子50a及び50bは、それぞれ図1の出力端子22及び23に接続される。
図4に示すダミー回路は、疑似負荷51,演算増幅器55,ツェナーダイオード62,演算増幅器65,抵抗器61,63及び64を備えている。また、疑似負荷51はトランジスタ52抵抗器53及び54で構成されている。
【0039】
疑似負荷51におけるトランジスタ52のインピーダンスは、演算増幅器55のプラス側の入力に印加される制御電圧Vyの大きさに応じて決定される。
演算増幅器65は差動増幅回路を構成している。この差動増幅回路のプラス側の入力には、ツェナーダイオード62が生成する一定の直流電圧Vrefが印加される。また、前記差動増幅回路のマイナス側の入力には、端子50aの電圧Vo、すなわち電源の出力電圧が印加される。
【0040】
演算増幅器65の出力に現れる制御電圧Vyは、出力電圧Voに応じて図7に特性のように変化する。
従って、電源の出力電圧が増大すると、逆に制御電圧Vyのレベルが低下し、トランジスタ52のインピーダンスが増大するので、疑似負荷51に流れるダミー電流は減少する。
【0041】
反対に、電源の出力電圧が低下すると、制御電圧Vyのレベルが増大し、トランジスタ52のインピーダンスが減少するので、疑似負荷51に流れるダミー電流が増大する。
すなわち、疑似負荷51に流れるダミー電流は図6の点線で示すような特性に従って変化する。図6の点線で示すように、出力電圧が低いときには十分に大きいダミー電流が流れるが、出力電圧の増大に伴ってダミー電流が減少するので、ダミー電力の増大を抑制できる。
【0042】
なお、図3及び図4に示すダミー回路の疑似負荷51は、図1及び図2に示す疑似負荷26の代わりに、正極性の電圧が現れる出力端子22及び負極性の電圧が現れる出力端子24に接続して使用することもできる。
【0043】
【発明の効果】
本発明によれば、電源の出力電圧が高いときのダミー電流を従来に比べて抑制することができる。従って、ダミー電力の増大を抑制でき、電源の効率を改善するのに効果的である。また、疑似負荷の小型化が可能であり疑似負荷の冷却に必要であった空間を不要にすることもできる。
【図面の簡単な説明】
【図1】本発明に関連する第1の電源のダミー回路を含む電源の出力回路の構成を示す電気回路図である。
【図2】第の実施の形態の電源のダミー回路を含む電源の出力回路の構成を示す電気回路図である。
【図3】本発明に関連する第2の電源のダミー回路の構成を示す電気回路図である。
【図4】第の実施の形態の電源のダミー回路の構成を示す電気回路図である。
【図5】電源の出力電圧とダミー電流との関係を示すグラフである。
【図6】電源の出力電圧とダミー電流との関係を示すグラフである。
【図7】電源の出力電圧Voと制御電圧Vyとの関係を示すグラフである。
【図8】従来のダミー回路を示すブロック図である。
【図9】電源の出力電圧と出力電流との関係を示すグラフである。
【図10】電源の出力電圧とダミー電流及びダミー電力との関係を示すグラフである。
【符号の説明】
10,31 トランス
11,32 一次側巻線
12,33 二次側巻線
14,15,18,19 ダイオード
16,20 チョークコイル
17,21 コンデンサ
22,23,24 出力端子
26 疑似負荷
27 負電圧生成回路
28 ダイオード
29 コンデンサ
41,43 整流回路
42,44 平滑回路
50a,50b 端子
51 疑似負荷
52 トランジスタ
53,54,61,63 抵抗器
55,65 演算増幅器
56 演算回路
62 ツェナーダイオード
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a dummy circuit for a power supply.
[0002]
[Prior art]
Generally, a dummy circuit composed of a resistor or the like is connected to the output of the power supply. This dummy circuit is used for discharging a smoothing capacitor provided in the power supply and for stabilizing the output voltage.
That is, when the current flowing through the load is very small, it is necessary to flow the current through the dummy circuit in order to discharge the charge accumulated in the smoothing capacitor. Further, when the load current is small, the output voltage of the power supply tends to fluctuate with the change of the load current. Therefore, it is necessary to always supply a certain amount of current to the output of the power supply using a dummy circuit.
[0003]
Conventionally, a resistor is used as the dummy circuit, and the resistor is connected to the output terminal of the power supply device as shown in FIG. Therefore, even when the load is not connected, current always flows from the power supply device to the resistor of the dummy circuit.
[0004]
When the dummy circuit is not connected, the output voltage of the power supply changes as shown in FIG. 9, for example. That is, when the output current is reduced as the load changes, the output voltage varies greatly. In particular, the fluctuation becomes significant when the output voltage is low.
Therefore, if a dummy current having a level indicated by a dotted line in FIG. 9 is always passed using a dummy circuit, fluctuations in the output voltage can be suppressed even if the load fluctuates.
[0005]
[Problems to be solved by the invention]
When the conventional dummy circuit is used, the dummy current flowing through the resistor of the dummy circuit and the dummy power consumed by the dummy circuit change as shown in FIG. 10 along with the change of the output voltage of the power supply device.
That is, as the output voltage of the power supply device increases, the dummy power consumed by the dummy circuit increases rapidly. However, since the power consumed by the dummy circuit is wasted, if the dummy power is increased, the loss of the power supply device is increased and the power efficiency is lowered.
[0006]
It is an object of the present invention to provide a power supply dummy circuit that can suppress voltage fluctuation of a power supply device and suppress an increase in loss.
[0007]
[Means for Solving the Problems]
[Claim 1] A power source having a transformer and connected to a power source including a DC voltage generating circuit that generates a DC voltage of a single polarity based on AC power supplied from one secondary winding of the transformer A reverse polarity DC voltage generating means for generating a DC voltage having a polarity opposite to that of the DC voltage output from the DC voltage generating circuit based on the AC power supplied from the secondary winding. And at least one pseudo load connected between the output terminal of the DC voltage generating circuit and the output terminal of the reverse polarity DC voltage generating means .
In Claim 1, the case where this invention is applied to the power supply device which outputs DC voltage of a single polarity is assumed. The reverse polarity direct current voltage generating means generates a direct current voltage having a reverse polarity to the direct current voltage output from the direct current voltage generation circuit. The pseudo load is connected between the output terminal of the DC voltage generation circuit and the output terminal of the reverse polarity DC voltage generation means.
Therefore, a voltage obtained by adding the first voltage appearing at the output terminal of the DC voltage generating circuit and the second voltage appearing at the output terminal of the reverse polarity DC voltage generating means is applied to the pseudo load. (Posted from 0012)
[0011]
Motomeko 2 is a dummy circuit of the power source connected to the output of the power supply, the pseudo changing the impedance of the dummy load connected to the output terminal of the power supply in response to the difference of the output voltage of the power supply Load control means is provided, and the pseudo load is composed of a series circuit of a first resistor, a transistor and a second resistor, and the pseudo load control means has a control voltage inversely proportional to the output voltage of the power source and a constant voltage. A differential amplifier that amplifies a difference from a reference voltage output from the constant voltage generation circuit to be generated; and an operational amplifier that amplifies the output of the differential amplifier, and the output of the operational amplifier is a base of the transistor It is characterized by being connected to .
[0013]
In Motomeko 2, the dummy load control means automatically changed corresponding to the difference of the output voltage of the power supply impedance of the dummy load. That is, the impedance of the transistor constituting the pseudo load changes depending on the output of the operational amplifier.
[0014]
As shown in FIG. 9, in order to stabilize the output voltage of the power supply, a larger dummy current is required as the output voltage becomes lower. Therefore, it is necessary to flow a dummy current IL that exceeds a specified value at the lower limit value VL of the variable range of the output voltage. However, the dummy current required when the output voltage is large may be smaller than IL.
Therefore, if the impedance of the pseudo load is changed corresponding to the difference in the output voltage of the power supply, for example, characteristics as shown in FIG. 6 can be obtained. Therefore, an increase in dummy power when the output voltage is large can be suppressed.
[0015]
Further, in the Motomeko 2, so constituting a dummy load using a transistor, it is possible to continuously change the impedance of the dummy load with a change in the output voltage. Further, it required not greens providing a switch for switching impedance.
[0016]
Motomeko 2 Oite is that generates a control voltage which varies inversely approximately the level change before SL output voltage.
Therefore, by controlling the impedance of the pseudo load using the control voltage, the magnitude of the dummy current can be changed in inverse proportion to the change in the output voltage.
[0017]
According to the second aspect of the present invention, it is possible to generate a control voltage that changes linearly with respect to a change in the output voltage, decreases as the output voltage increases, and increases as the output voltage decreases. By controlling the impedance of the pseudo load using this control voltage, it becomes possible to change the magnitude of the dummy current corresponding to the change of the output voltage.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
( Dummy circuit of first power source related to the present invention )
The dummy circuit of the first power supply in connection with the present invention, described with reference to FIG.
[0022]
The power supply output circuit shown in FIG. 1 includes a circuit that generates a positive DC voltage and a circuit that generates a negative DC voltage.
That is, the AC voltage appearing at the secondary winding 12 of the transformer 10 is rectified by the rectifier circuit 41, smoothed by the smoothing circuit 42, and output to the output terminal 22 as a positive DC voltage.
[0023]
The AC voltage appearing at the secondary winding 33 of the transformer 31 is rectified by the rectifier circuit 43, smoothed by the smoothing circuit 44, and appears at the output terminal 24 as a negative DC voltage.
The voltage V + of the output terminal 22 has a positive polarity with respect to the output terminal 23 that is a ground, and the voltage V− of the output terminal 24 has a negative polarity with respect to the output terminal 23.
[0024]
By supplying electric power to the primary winding 11 of the transformer 10 via a switching circuit and controlling the switching duty, the voltage V + of the output terminal 22 can be changed similarly to the output voltage shown in FIG.
[0025]
The voltage V− of the output terminal 24 can be similarly changed, but in this example, it is assumed that the voltage V− is fixed to a certain level.
In the case where no dummy current is supplied, as in the example of FIG. 9, when the output current flowing from the output terminal 22 to a load (not shown) decreases, the voltage V− of the output terminal 22 varies greatly with the current variation.
[0026]
Therefore, a pseudo load 26 is provided for flowing a dummy current. In the example of FIG. 1, both ends of the pseudo load 26 are connected to a positive output terminal 22 and a negative output terminal 24. Therefore, a voltage obtained by adding the potential difference of (V +) and the potential difference of (V−) is applied between the terminals of the pseudo load 26.
In this example, it is assumed that a resistor having a fixed impedance is used as the pseudo load 26. Accordingly, the magnitude of the dummy current flowing through the pseudo load 26 changes as shown in FIG. 5 in proportion to the voltage applied thereto.
[0027]
As shown in FIG. 9, in order to stabilize the output voltage, a larger dummy current is required as the output voltage becomes lower. Therefore, it is necessary to flow a dummy current exceeding a specified value at the lower limit value VL of the variable range of the output voltage.
When the impedance of the pseudo load 26 is determined so that the prescribed dummy current IL flows at the lower limit value VL, the change in the dummy current with respect to the change in the output voltage is represented by the characteristic X1 in FIG. The characteristic of the conventional dummy circuit is represented by X2.
[0028]
As shown in FIG. 5, the characteristic X1 has a larger slope than the characteristic X2, and the change in the dummy current with respect to the increase in the output voltage is small. Therefore, the maximum value IH1 of the dummy current in the dummy circuit of FIG. 1 is sufficiently smaller than the conventional maximum value IH2, and the loss in the dummy circuit is greatly reduced.
(First embodiment)
FIG. 2 is an electric circuit diagram showing the first embodiment of the present invention , which will be described with reference to FIG. This form corresponds to claim 1 . FIG. 2 is an electric circuit diagram showing a configuration of a power supply output circuit including the power supply dummy circuit of this embodiment.
[0029]
This embodiment is a modification of the first power supply dummy circuit related to the present invention . 2, elements corresponding to those in FIG. 1 are denoted by the same reference numerals. The following description will be omitted for parts having the same configuration and operation.
In this embodiment, the DC voltage generation circuit, the reverse polarity DC voltage generation means, and the pseudo load according to claim 1 correspond to the rectifier circuit 41, the negative voltage generation circuit 27, and the pseudo load 26, respectively.
[0030]
In this form, as shown in FIG. 2, the case where this invention is applied with respect to the power supply which outputs DC voltage of a single polarity is assumed. That is, the AC voltage appearing at the secondary winding 12 of the transformer 10 is rectified by the rectifier circuit 41, smoothed by the smoothing circuit 42, and output to the output terminal 22 as a positive DC voltage.
Therefore, in order to generate a negative voltage V− applied to one end of the pseudo load 26, a negative voltage generation circuit 27 is provided. The negative voltage generation circuit 27 includes a diode 28 and a capacitor 29.
[0031]
Further, the diode 14 of the rectifier circuit 41 and the diode 28 of the negative voltage generation circuit 27 are connected in common to one end of the secondary winding 12 with opposite polarities.
Accordingly, as in the case of FIG. 1, a voltage corresponding to the potential difference between the voltage V + of the output terminal 22 and the voltage V− output from the negative voltage generation circuit 27 is applied to the pseudo load 26, and the dummy flowing through the pseudo load 26. The current changes like a characteristic X1 shown in FIG.
[0032]
( Dummy circuit of second power source related to the present invention )
A dummy circuit of the second power source related to the present invention will be described with reference to FIG. FIG. 3 is an electric circuit diagram showing the configuration of the dummy circuit of the second power source related to the present invention .
[0033]
For example, when the dummy circuit shown in FIG. 3 is connected instead of the pseudo load 26 of the power source shown in FIG. 1, the terminals 50a and 50b in FIG. 3 are connected to the output terminals 22 and 23 in FIG. 1, respectively.
The dummy circuit shown in FIG. 3 includes a pseudo load 51, an operational amplifier 55, and an arithmetic circuit 56. The pseudo load 51 includes transistor 52 resistors 53 and 54.
[0034]
The impedance of the transistor 52 in the pseudo load 51 is determined according to the magnitude of the control voltage Vy applied to the positive input of the operational amplifier 55.
The arithmetic circuit 56 is a circuit that calculates and outputs the level of the reciprocal of the input. The voltage Vo of the terminal 50a, that is, the output voltage of the power source is applied to the input of the arithmetic circuit 56. That is, when the input voltage of the arithmetic circuit 56 is represented by Vin, the control voltage Vy appearing at the output of the arithmetic circuit 56 is (K / Vin) (K is a constant).
[0035]
Accordingly, when the output voltage of the power supply increases, the level of the control voltage Vy decreases and the impedance of the transistor 52 increases, so that the dummy current flowing through the pseudo load 51 decreases.
On the other hand, when the output voltage of the power supply decreases, the level of the control voltage Vy increases and the impedance of the transistor 52 decreases, so that the dummy current flowing through the pseudo load 51 increases.
[0036]
That is, the dummy current flowing through the pseudo load 51 changes according to the characteristics shown in FIG. As shown in FIG. 6, a sufficiently large dummy current flows when the output voltage is low. However, since the dummy current decreases as the output voltage increases, an increase in dummy power can be suppressed.
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIG. This form corresponds to claim 2 . FIG. 4 is an electric circuit diagram showing the configuration of the dummy circuit of the power supply of this embodiment.
[0037]
This form is a modification of the dummy circuit of the second power source related to the present invention . 4, elements corresponding to those in FIG. 3 are denoted by the same reference numerals. The following description will be omitted for parts having the same configuration and operation.
In this embodiment, the pseudo load of claim 2 corresponds to the resistor 53, the transistor 52, and the resistor 54, the differential amplifier of claim 2 corresponds to the operational amplifier 65, and the operational amplifier of claim 2 corresponds to the operational amplifier 55. To do.
[0038]
For example, when the dummy circuit shown in FIG. 4 is connected instead of the pseudo load 26 of the power source shown in FIG. 1, the terminals 50a and 50b in FIG. 4 are connected to the output terminals 22 and 23 in FIG.
The dummy circuit shown in FIG. 4 includes a pseudo load 51, an operational amplifier 55, a Zener diode 62, an operational amplifier 65, and resistors 61, 63, and 64. The pseudo load 51 includes transistor 52 resistors 53 and 54.
[0039]
The impedance of the transistor 52 in the pseudo load 51 is determined according to the magnitude of the control voltage Vy applied to the positive input of the operational amplifier 55.
The operational amplifier 65 constitutes a differential amplifier circuit. A constant DC voltage Vref generated by the Zener diode 62 is applied to the positive input of the differential amplifier circuit. The voltage Vo of the terminal 50a, that is, the output voltage of the power supply is applied to the negative input of the differential amplifier circuit.
[0040]
The control voltage Vy appearing at the output of the operational amplifier 65 changes as shown in FIG. 7 according to the output voltage Vo.
Therefore, when the output voltage of the power supply increases, the level of the control voltage Vy decreases and the impedance of the transistor 52 increases, so that the dummy current flowing through the pseudo load 51 decreases.
[0041]
On the other hand, when the output voltage of the power supply decreases, the level of the control voltage Vy increases and the impedance of the transistor 52 decreases, so that the dummy current flowing through the pseudo load 51 increases.
That is, the dummy current flowing through the pseudo load 51 changes according to the characteristics shown by the dotted line in FIG. As shown by the dotted line in FIG. 6, a sufficiently large dummy current flows when the output voltage is low. However, since the dummy current decreases as the output voltage increases, an increase in dummy power can be suppressed.
[0042]
In addition, the dummy load 51 of the dummy circuit shown in FIGS. 3 and 4 is an output terminal 22 where a positive voltage appears and an output terminal 24 where a negative voltage appears instead of the pseudo load 26 shown in FIGS. It can also be used by connecting to.
[0043]
【The invention's effect】
According to the present invention, the dummy current when the output voltage of the power supply is high can be suppressed as compared with the conventional case. Therefore, an increase in dummy power can be suppressed, which is effective in improving the power supply efficiency. Further, the pseudo load can be reduced, and the space necessary for cooling the pseudo load can be eliminated.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing a configuration of a power supply output circuit including a first power supply dummy circuit related to the present invention .
FIG. 2 is an electric circuit diagram showing a configuration of a power supply output circuit including a power supply dummy circuit according to the first embodiment;
FIG. 3 is an electric circuit diagram showing a configuration of a dummy circuit of a second power source related to the present invention .
FIG. 4 is an electric circuit diagram showing a configuration of a dummy circuit of a power supply according to the second embodiment.
FIG. 5 is a graph showing a relationship between an output voltage of a power supply and a dummy current.
FIG. 6 is a graph showing a relationship between an output voltage of a power supply and a dummy current.
FIG. 7 is a graph showing the relationship between the output voltage Vo of the power supply and the control voltage Vy.
FIG. 8 is a block diagram showing a conventional dummy circuit.
FIG. 9 is a graph showing the relationship between the output voltage of the power supply and the output current.
FIG. 10 is a graph showing a relationship between an output voltage of a power supply, a dummy current, and dummy power.
[Explanation of symbols]
10, 31 Transformer 11, 32 Primary winding 12, 33 Secondary winding 14, 15, 18, 19 Diode 16, 20 Choke coil 17, 21 Capacitor 22, 23, 24 Output terminal 26 Pseudo load 27 Negative voltage generation Circuit 28 Diode 29 Capacitor 41, 43 Rectifier circuit 42, 44 Smoothing circuit 50a, 50b Terminal 51 Pseudo load 52 Transistor 53, 54, 61, 63 Resistor 55, 65 Operational amplifier 56 Operation circuit 62 Zener diode

Claims (2)

トランスを有し、前記トランスの1つの二次側巻線から供給される交流電力に基づいて単一極性の直流電圧を生成する直流電圧生成回路を備える電源に接続される電源のダミー回路であって、
前記二次側巻線から供給される交流電力に基づいて、前記直流電圧生成回路が出力する直流電圧とは逆極性の直流電圧を生成する逆極性直流電圧生成手段と、
前記直流電圧生成回路の出力端子と前記逆極性直流電圧生成手段の出力端子との間に接続された少なくとも1つの疑似負荷と
を設けたことを特徴とする電源のダミー回路。
A dummy circuit of a power source having a transformer and connected to a power source including a DC voltage generation circuit that generates a DC voltage with a single polarity based on AC power supplied from one secondary winding of the transformer. And
Based on the AC power supplied from the secondary winding, reverse polarity DC voltage generation means for generating a DC voltage having a polarity opposite to the DC voltage output by the DC voltage generation circuit;
A power supply dummy circuit comprising: at least one pseudo load connected between an output terminal of the DC voltage generation circuit and an output terminal of the reverse polarity DC voltage generation means .
源の出力に接続される電源のダミー回路であって、
前記電源の出力端子に接続される疑似負荷のインピーダンスを前記電源の出力電圧の違いに対応して変更する疑似負荷制御手段を設け、
前記疑似負荷は、
第1抵抗とトランジスタと第2抵抗の直列回路から構成され、
前記疑似負荷制御手段は、
前記電源の出力電圧に反比例する制御電圧と、一定の電圧を生成する定電圧発生回路から出力される基準電圧との差分を増幅する差動増幅器と、
前記差動増幅器の出力を増幅する演算増幅器とを備え、
さらに、前記演算増幅器の出力が前記トランジスタのベースに接続されている
ことを特徴とする電源のダミー回路。
A dummy circuit of the power source connected to the output of the power supply,
Providing a pseudo load control means for changing the impedance of the pseudo load connected to the output terminal of the power source in accordance with the difference in the output voltage of the power source;
The pseudo load is
It consists of a series circuit of a first resistor, a transistor and a second resistor,
The pseudo load control means includes
A differential amplifier that amplifies a difference between a control voltage inversely proportional to the output voltage of the power source and a reference voltage output from a constant voltage generation circuit that generates a constant voltage;
An operational amplifier for amplifying the output of the differential amplifier;
The power supply dummy circuit , wherein an output of the operational amplifier is connected to a base of the transistor .
JP2001240199A 2001-08-08 2001-08-08 Power supply dummy circuit Expired - Fee Related JP3633891B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001240199A JP3633891B2 (en) 2001-08-08 2001-08-08 Power supply dummy circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001240199A JP3633891B2 (en) 2001-08-08 2001-08-08 Power supply dummy circuit

Publications (2)

Publication Number Publication Date
JP2003061349A JP2003061349A (en) 2003-02-28
JP3633891B2 true JP3633891B2 (en) 2005-03-30

Family

ID=19070850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001240199A Expired - Fee Related JP3633891B2 (en) 2001-08-08 2001-08-08 Power supply dummy circuit

Country Status (1)

Country Link
JP (1) JP3633891B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747964B2 (en) * 2006-06-22 2011-08-17 株式会社明電舎 Inverter control power circuit
JP4653857B1 (en) * 2009-10-15 2011-03-16 株式会社計測技術研究所 Load device
JP7184485B2 (en) * 2018-12-26 2022-12-06 株式会社ダイヘン Voltage converter, high frequency power supply for plasma generation

Also Published As

Publication number Publication date
JP2003061349A (en) 2003-02-28

Similar Documents

Publication Publication Date Title
JP4149915B2 (en) Inductor current sensing and related methods in an isolated switching regulator
US6661684B2 (en) AC-to-DC converter
US7310582B2 (en) Electromagnetic flow meter with reduced power consumption and reduced exciting current
JP5029056B2 (en) Detection circuit and power supply system
US7006363B2 (en) DC-DC converter circuit having correction circuit for outputting voltage level inversely proportional to input voltage
US4745535A (en) Ringing choke type DC/DC converter
JP3633891B2 (en) Power supply dummy circuit
JP2007511995A (en) Switch mode power supply
US5933337A (en) Voltage rectifying and smoothing circuit
JP7078897B2 (en) Switching power supply
JP3406851B2 (en) Power supply
JPH07170731A (en) Stabilized power unit
JP4309125B2 (en) Switching power supply
JPH01295670A (en) Overcurrent protective circuit
JP2004519190A (en) Switching power supply
JPH0731296Y2 (en) Stabilized power supply
JP3447975B2 (en) Switching power supply circuit
JPS5819921A (en) Multioutput switching power source
JP3570246B2 (en) High voltage power supply
US5689408A (en) Magnetic amplifier
JP3171068B2 (en) Switching power supply
KR100320717B1 (en) Variable voltage power supply
JP2002142456A (en) Dc power supply apparatus
KR200194964Y1 (en) Switching mode power supply
SU767737A1 (en) Stabilized power supply source

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees