JPH057631Y2 - - Google Patents

Info

Publication number
JPH057631Y2
JPH057631Y2 JP1986140305U JP14030586U JPH057631Y2 JP H057631 Y2 JPH057631 Y2 JP H057631Y2 JP 1986140305 U JP1986140305 U JP 1986140305U JP 14030586 U JP14030586 U JP 14030586U JP H057631 Y2 JPH057631 Y2 JP H057631Y2
Authority
JP
Japan
Prior art keywords
switch
flip
circuit
microprocessor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986140305U
Other languages
Japanese (ja)
Other versions
JPS6348231U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986140305U priority Critical patent/JPH057631Y2/ja
Publication of JPS6348231U publication Critical patent/JPS6348231U/ja
Application granted granted Critical
Publication of JPH057631Y2 publication Critical patent/JPH057631Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、携帯用測定器等、マイクロプロセツ
サを内蔵した計算機装置における自動保護回路に
関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an automatic protection circuit in a computer device including a built-in microprocessor, such as a portable measuring instrument.

〈従来の技術〉 スイツチを介しバツテリー電源より測定回路に
電力が供給され、前記スイツチは装置表面のキー
ボードスイツチによつてオン・オフ制御され、前
記測定回路から与えられた測定データはマイクロ
プロセツサ及びメモリを用いて演算を施され、演
算結果が出力・表示される計算機装置において、
前記プロセツサが暴走したとき、クリア・キーを
押させ、前記プロセツサをリセツトさせていた。
しかしながら、携帯測定器のような小型の装置の
場合、キーボードのスペースは限られており、新
たにキーを設けることは難しかつた。
<Prior art> Power is supplied to a measurement circuit from a battery power supply via a switch, the switch is controlled on/off by a keyboard switch on the surface of the device, and measurement data given from the measurement circuit is sent to a microprocessor and In a computer device that performs calculations using memory and outputs and displays the calculation results,
When the processor went out of control, the clear key was pressed to reset the processor.
However, in the case of small devices such as portable measuring instruments, the space on the keyboard is limited, making it difficult to provide additional keys.

〈考案が解決しようとする問題点〉 本考案の解決しようとする技術的課題は、前記
キーボードにおいて特別なキーを増設することな
く、前記プロセツサの暴走をリセツトできるよう
にすることにある。
<Problems to be Solved by the Invention> A technical problem to be solved by the invention is to make it possible to reset the runaway of the processor without adding any special keys to the keyboard.

〈問題点を解決するための手段〉 スイツチ3を介しバツテリー電源2より測定回
路1に電力が供給され、スイツチ3は装置表面の
キーボードスイツチ6によつてオン・オフ制御さ
れ、測定回路1から与えられた測定データに対
し、バツテリー電源2に常時接続されたマイクロ
プロセツサ4及びメモリ5を用いて演算を施し、
演算結果が出力・表示される計算機装置におい
て、 a キーボードスイツチ6が押されたとき、一方
の安定状態でスイツチ3をオンとするコントロ
ール信号を、他方の安定状態でスイツチ3をオ
フとするコントロール信号を発生するフリツ
プ・フロツプ回路と、 b 前記フリツプ・フロツプ回路の出力がスイツ
チ3をオンにさせる出力状態のときにキーボー
ドスイツチ6が押されてこのフリツプ・フロツ
プ回路の出力が反転したとき、前記フリツプフ
ロツプが反転後一定時間Td経過後にマイクロ
プロセツサ4をリセツトするリセツト信号を発
生し、前記フリツプ・フロツプの出力がスイツ
チ3をオフにさせる出力状態のときにキーボー
ドスイツチ6が押されたとき、直ちにマイクロ
プロセツサ4をリセツトするリセツト信号を発
生する手段と、 c キーボードスイツチ6が押されたとき、マイ
クロプロセツサ4に割込信号を与える手段とを
具備し、 スイツチ3がオンで測定状態においてプロセツ
サ4が暴走したとき、キーボードスイツチ6を押
して、前記フリツプフロツプ回路の出力を反転さ
せスイツチ3をオフとし、測定回路1への電源の
供給を止め、前記割込信号がマイクロプロセツサ
4に与えられると、マイクロプロセツサ4が前記
フリツプフロツプ回路の出力状態を確認し、一定
時間Td迄に、メモリ5を退避させ、前記リセツ
ト信号が与えられた後、休止状態に入るように
し、 スイツチ3がオフで非測定状態においてプロセ
ツサ4が暴走したとき、キーボードスイツチ6を
押して、直ちにマイクロプロセツサ4にリセツト
信号を与え、リセツト信号が与えられると、マイ
クロプロセツサ4は測定回路1へ電源の供給が止
まつていることを確認し、前記フリツプフロツプ
回路の出力を反転させ、スイツチ3をオンにする
ようにした。
<Means for solving the problem> Power is supplied to the measuring circuit 1 from the battery power supply 2 via the switch 3, and the switch 3 is controlled on/off by the keyboard switch 6 on the surface of the device. Calculations are performed on the measured data using a microprocessor 4 and memory 5 that are constantly connected to a battery power source 2.
In a computer device that outputs and displays calculation results, a. When the keyboard switch 6 is pressed, a control signal that turns on the switch 3 in one stable state, and a control signal that turns off the switch 3 in the other stable state. a flip-flop circuit that generates a flip-flop circuit; b. when the keyboard switch 6 is pressed and the output of the flip-flop circuit is inverted when the output of the flip-flop circuit is in an output state that turns on the switch 3; generates a reset signal that resets the microprocessor 4 after a certain period of time Td has passed after the flip-flop is inverted, and when the keyboard switch 6 is pressed while the output of the flip-flop is in an output state that turns off the switch 3, the reset signal is immediately activated. c) means for generating an interrupt signal to the microprocessor 4 when the keyboard switch 6 is pressed; 4 goes out of control, press the keyboard switch 6 to invert the output of the flip-flop circuit, turn off the switch 3, stop the power supply to the measuring circuit 1, and when the interrupt signal is given to the microprocessor 4. , the microprocessor 4 checks the output state of the flip-flop circuit, evacuates the memory 5 by a certain period of time Td , enters the hibernation state after the reset signal is applied, and turns off the switch 3. When the processor 4 goes out of control in a non-measuring state, press the keyboard switch 6 and immediately give a reset signal to the microprocessor 4. When the reset signal is given, the microprocessor 4 stops supplying power to the measurement circuit 1. Then, the output of the flip-flop circuit was inverted and switch 3 was turned on.

〈作用〉 前記の技術手段は次のように作用する。即ち、
前記計算機装置では、前記測定回路への電源の供
給をオン・オフするスイツチが設けられ、このス
イツチをコントロールするためのキーが前記キー
ボードに設けられている。本考案では、このキー
を前記プロセツサが暴走したときリセツトするた
めのキーに兼用する。
<Operation> The above technical means operates as follows. That is,
The computer device is provided with a switch for turning on and off the supply of power to the measuring circuit, and a key for controlling this switch is provided on the keyboard. In the present invention, this key is also used to reset the processor when it goes out of control.

この場合、前記スイツチがオン状態か、オフ状
態かによつて、リセツト操作の仕方が異なる。オ
フ状態では、前記キーを押して直ちにリセツト信
号を発生させ、これにより前記プロセツサをリセ
ツトする。これに対し、オン状態で前記キーが押
された場合、キー操作後、一定時間経過後に前記
プロセツサにリセツトを掛けるようにし、この間
に前記メモリを退避させる。
In this case, the way to perform the reset operation differs depending on whether the switch is on or off. In the off state, pressing the key immediately generates a reset signal, which resets the processor. On the other hand, when the key is pressed in the on state, the processor is reset after a certain period of time has elapsed after the key operation, and the memory is evacuated during this period.

〈実施例〉 以下図面に従い本考案の実施例を説明する。第
1図は本考案の実施例装置の概略構成を示すブロ
ツク線図である。図中、1は測定回路で、スイツ
チ3を介しバツテリー電源2から電力の供給を受
けている。4は1チツプのマイクロプロセツサ
で、バスBUSを介し測定回路1及びメモリ5と
接続されている。6はスイツチ3をオン・オフ・
コントロールするためのキーボード・スイツチで
ある。7はキーボード・スイツチ6の動作、並び
に電源2の交換動作に関連して識別信号DS、及
びリセツト信号RSを発生する自動保護回路であ
る。
<Examples> Examples of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the schematic structure of an embodiment of the present invention. In the figure, reference numeral 1 denotes a measuring circuit, which receives power from a battery power supply 2 via a switch 3. Reference numeral 4 denotes a one-chip microprocessor, which is connected to the measurement circuit 1 and memory 5 via a bus BUS. 6 turns switch 3 on/off/
It is a keyboard switch for control. Reference numeral 7 denotes an automatic protection circuit that generates an identification signal DS and a reset signal RS in connection with the operation of the keyboard switch 6 and the replacement operation of the power supply 2.

第2図は自動保護回路7の回路図である。図
中、第1図における要素と同じ要素には同一符号
が付されている。キーボード・スイツチ6の一方
の接点は抵抗R1を介し、バツテリー電源2に正
側に接続され、他方の接点は遅れ回路T1を介し
電源2の負側に接続されている。抵抗R1とスイ
ツチ6との接続点の電圧はインバータIn1に与え
られ、インバータIn1の出力はフリツプ・フロツ
プFF1のクリア端子CLに与えられている。フリ
ツプ・フロツプFF1のQ端子出力はスイツチ3の
駆動信号として用いられる一方、識別信号として
マイクロプロセツサ4の第1のポートP1、イン
バータIn2及び遅れ回路T2に与えられている。イ
ンバータIn2の出力は遅れ回路T3を経てノア回路
G1の一方の入力に加えられている。ノア回路G1
の他方の入力には遅れ回路T2を経てフリツプ・
フロツプFF1のQ端子出力が加えられている。
FIG. 2 is a circuit diagram of the automatic protection circuit 7. In the figure, the same elements as those in FIG. 1 are given the same reference numerals. One contact of the keyboard switch 6 is connected to the positive side of the battery power supply 2 through a resistor R1 , and the other contact is connected to the negative side of the power supply 2 through a delay circuit T1 . The voltage at the connection point between the resistor R1 and the switch 6 is applied to the inverter In1 , and the output of the inverter In1 is applied to the clear terminal CL of the flip-flop FF1 . The Q terminal output of the flip-flop FF 1 is used as a drive signal for the switch 3, while being applied as an identification signal to the first port P 1 of the microprocessor 4, the inverter In 2 and the delay circuit T 2 . The output of inverter In 2 passes through the delay circuit T 3 to the NOR circuit.
is added to one input of G1 . Noah circuit G 1
The other input of
The Q terminal output of flop FF 1 is added.

G2は、一方の入力にインバータIn3を経てイン
バータIn1の出力が加えられ、他方の入力に遅れ
回路T2の出力が加えられたノア回路、G3はノア
回路G1とノア回路G2の出力が加えられたノア回
路、G4は、一方の入力にインバータIn4を経てノ
ア回路G3の出力が加えられたノア回路である。
ノア回路G4の出力はインバータIn5を経てマイク
ロプロセツサ4のリセツト端子RESETに与えら
れている。
G 2 is a NOR circuit in which the output of inverter In 1 is added to one input via inverter In 3 , and the output of delay circuit T 2 is added to the other input, and G 3 is a NOR circuit that has NOR circuit G 1 and NOR circuit G. The NOR circuit G4 to which the output of NOR circuit G2 is added is a NOR circuit to which the output of NOR circuit G3 is added to one input via the inverter In4 .
The output of the NOR circuit G4 is applied to the reset terminal RESET of the microprocessor 4 via an inverter In5 .

G5は一方の入力が電源2の正側に直接接続さ
れ、他方の入力が遅れ回路T4を介し電源2の正
側に接続されたヒステリシスゲート、G6は一方
の入力が電源2の正側に接続され、他方の入力が
遅れ回路T5を介し電源2の正側に接続されたヒ
ステリシスゲートである。
G 5 is a hysteresis gate with one input connected directly to the positive side of power supply 2 and the other input connected to the positive side of power supply 2 via delay circuit T 4 ; G 6 is a hysteresis gate with one input connected directly to the positive side of power supply 2; is a hysteresis gate connected to the positive side of the power supply 2, the other input of which is connected to the positive side of the power supply 2 via a delay circuit T5 .

G7はヒステリシスゲートG5,G6の出力が加え
られてイクスクルーシブ・オア・ゲートで、この
出力はノア回路G4の他方の入力に加えられる一
方、フリツプ・フロツプFF1のプリセツト端子
PRに与えられている。
G7 is an exclusive OR gate to which the outputs of hysteresis gates G5 and G6 are added, and this output is applied to the other input of NOR circuit G4 , while the preset terminal of flip-flop FF1
given to PR.

キーボード・スイツチ6に接続された遅れ回路
T1の出力は縦続接続されたインバータIn6,In7
経てマイクロプロセツサ4の割込端子INT並び
に第2のポートP2に与えられ、またマイクロプ
ロセツサ4の第3のポートP3からフリツプ・フ
ロツプFF1のクロツク端子CPにクロツク・パル
スが与えられている。
Delay circuit connected to keyboard switch 6
The output of T 1 is applied to the interrupt terminal INT and the second port P 2 of the microprocessor 4 via cascade-connected inverters In 6 and In 7 , and is also applied from the third port P 3 of the microprocessor 4. A clock pulse is applied to the clock terminal CP of flip-flop FF1 .

このような構成の本考案実施例装置の動作を第
3図乃至第5図のタイミング・チヤートを参照し
ながら説明を行う。第3図は、スイツチ3がオン
で測定状態においてプロセツサが暴走した場合の
波形図で、図A〜Hは第2図中の各点の波形を表
わす。プロセツサが暴走しキーボード・スイツチ
6が押されると、図Aのパルスが発生し、これに
よりフリツプ・フロツプFF1はクリアされ、Q端
子出力はLとなり(図B)、これによりスイツチ
3がオフとされる。
The operation of the apparatus according to the present invention having such a configuration will be explained with reference to timing charts shown in FIGS. 3 to 5. FIG. 3 is a waveform diagram when the processor runs out of control in the measurement state with switch 3 on, and FIGS. 3A to 3H represent waveforms at each point in FIG. When the processor goes out of control and keyboard switch 6 is pressed, the pulse shown in Figure A is generated, which clears flip-flop FF 1 , and the Q terminal output becomes L (Figure B), which turns switch 3 off. be done.

一方、図AのパルスはインバータIn3で反転さ
れ(図F)ノア回路G2に与えられるが、遅れ回
路T2を経て与えられたQ端子出力(図B)がH
なので(図E)、ノア回路G2にゲートが掛かつて
(図G)、リセツト・パルスとならない。
On the other hand, the pulse in Figure A is inverted by inverter In 3 (Figure F) and given to NOR circuit G 2 , but the Q terminal output (Figure B) given through delay circuit T 2 becomes H.
Therefore, even if the gate is applied to NOR circuit G2 (Figure G) (Figure E), a reset pulse will not be generated.

ノア回路G1において、図Bの信号がLとなり、
一定時間Td経過後に図Hに示す信号が発生する。
これに基づき、インバータIn5より図cのリセツ
ト信号が発生し、マイクロプロセツサ4にリセツ
トを掛ける。
In NOR circuit G1 , the signal in figure B becomes L,
After a certain period of time Td has elapsed, a signal shown in Figure H is generated.
Based on this, the reset signal shown in FIG. c is generated from the inverter In 5 , and the microprocessor 4 is reset.

この間、キーボード・スイツチ6の動作によ
り、図Dに示す割込信号がマイクロプロセツサ4
に与えられる。この信号が与えられると、ポート
P1の図Bの識別信号の状態を見に行き、電源が
オンからオフになることを知り、時間td迄にメモ
リを退避させ、前記リセツト信号が与えられた
後、HALT状態に入る。
During this time, the interrupt signal shown in Figure D is sent to the microprocessor 4 by the operation of the keyboard switch 6.
given to. Given this signal, the port
Check the status of the identification signal in Figure B of P1 , find out that the power is turned off from on, save the memory by time td , and enter the HALT state after the reset signal is given.

第4図は、スイツチ3がオフで非測定状態にお
いてプロセツサが暴走した場合の波形図で、図A
〜D,M,E〜Gは第2図中の各点の波形を表わ
す。プロセツサが暴走しキーボード・スイツチ6
が押されると、フリツプ・フロツプFF1はクリア
された状態であり、図Aのパルスが与えられて
も、Q端子出力はLのままとなつている(図B)。
この結果、ノア回路G2では、図Fに示す図Aの
パルスを反転したパルスが与えられると直ちに図
Gのパルスを発生し、これに基づき、インバータ
In5より図Cのリセツト信号が発生し、マイクロ
プロセツサ4にリセツトを掛ける。
Figure 4 is a waveform diagram when the processor runs out of control in a non-measuring state with switch 3 off.
~D, M, E~G represent waveforms at each point in FIG. Processor goes out of control and keyboard switch 6
When is pressed, flip-flop FF1 is in a cleared state, and even if the pulse shown in Figure A is applied, the Q terminal output remains at L (Figure B).
As a result, in the NOR circuit G2 , when a pulse that is an inversion of the pulse in Figure A shown in Figure F is given, it immediately generates the pulse in Figure G, and based on this, the inverter
The reset signal shown in Figure C is generated from In 5 , and the microprocessor 4 is reset.

マイクロプロセツサ4では、パワーフラツグの
状態を見て、フリツプ・フロツプFF1のクロツク
端子CPに図Mのクロツク・パルスを与えてQ端
子出力をHレベルにし(図B)、スイツチ3をオ
ンとする。なお、パワーフラツグとは、電源が入
つたとき、電圧レベルの上昇によつて立つフラツ
グで、電源が入つている状態か否かを表す信号と
して使用します。
In microprocessor 4, check the state of the power flag, apply the clock pulse shown in Figure M to the clock terminal CP of flip-flop FF 1 , set the Q terminal output to H level (Figure B), and turn on switch 3. . Note that the power flag is a flag that goes up when the voltage level rises when the power is turned on, and is used as a signal to indicate whether the power is on or not.

なお、この実施例装置では、バツテリー電源を
交換する際、ユーザーにリセツト・キーを押させ
ることなく、自動でメモリを初期値にリセツトで
きる機能を持つている。この機能を第5図に従い
説明する。図I,J,K,L,C,Bは第2図中
の各点の波形を表わす。点Iはバツテリー2との
接続部分で、バツテリー2が新しいもの交換され
ると、図Iに示すように電圧が上昇する。これに
より、ゲートG5及びゲートG6の出力には図J及
び図Kに示す信号が発生し、ゲートG7より図L
の信号がノア回路G4に与えられ、インバータIn5
を経て図Cのリセツト信号が発生し、マイクロプ
ロセツサ4をリセツトする。
The device of this embodiment has a function that allows the memory to be automatically reset to the initial value without requiring the user to press the reset key when replacing the battery power supply. This function will be explained according to FIG. Figures I, J, K, L, C, and B represent waveforms at each point in Figure 2. Point I is the connection part with the battery 2, and when the battery 2 is replaced with a new one, the voltage increases as shown in Figure I. As a result, the signals shown in Figures J and K are generated at the outputs of gates G5 and G6 , and the signals shown in Figures L from gate G7 are generated.
is given to the NOR circuit G 4 and the inverter In 5
After that, the reset signal shown in FIG. C is generated and resets the microprocessor 4.

これに基づきマイクロプロセツサ4では、ポー
トP1の図Bの信号の状態を見に行き、Hレベル
であればバツテリー交換であることを知り(電源
をオンからオフ、オフからオンにする場合は、い
ずれも図Bの信号はLである)、メモリの内容を
初期値にセツトする。
Based on this, microprocessor 4 checks the status of the signal shown in Figure B of port P1 , and if it is at H level, it knows that the battery needs to be replaced. , the signal in Figure B is L), and sets the contents of the memory to the initial value.

〈考案の効果〉 本考案によれば、前記キーボードにおいて特別
なキーを増設することなく、既存の電源オン・オ
フ用のキーを使つて前記プロセツサの暴走をリセ
ツト出来る。
<Effects of the Invention> According to the present invention, the runaway of the processor can be reset using the existing power on/off keys without adding any special keys to the keyboard.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例装置の概略構成を示す
ブロツク線図、第2図は本考案実施例装置の回路
図、第3図乃至第5図は本考案実施例装置の動作
説明図である。 1……測定回路、2……バツテリー電源、3…
…スイツチ、4……マイクロプロセツサ、5……
メモリ、6……キーボード・スイツチ、7……自
動保護回路。
FIG. 1 is a block diagram showing a schematic configuration of the device according to the present invention, FIG. 2 is a circuit diagram of the device according to the present invention, and FIGS. 3 to 5 are explanatory diagrams of the operation of the device according to the present invention. be. 1...Measuring circuit, 2...Battery power supply, 3...
...Switch, 4...Microprocessor, 5...
Memory, 6...keyboard switch, 7...automatic protection circuit.

Claims (1)

【実用新案登録請求の範囲】 スイツチ3を介しバツテリー電源2より測定回
路1に電力が供給され、スイツチ3は装置表面の
キーボードスイツチ6によつてオン・オフ制御さ
れ、測定回路1から与えられた測定データに対
し、バツテリー電源2に常時接続されたマイクロ
プロセツサ4及びメモリ5を用いて演算を施し、
演算結果が出力・表示される計算機装置におい
て、 a キーボードスイツチ6が押されたとき、一方
の安定状態でスイツチ3をオンとするコントロ
ール信号を、他方の安定状態でスイツチ3をオ
フとするコントロール信号を発生するフリツ
プ・フロツプ回路と、 b 前記フリツプ・フロツプ回路の出力がスイツ
チ3をオンにさせる出力状態のときにキーボー
ドスイツチ6が押されてこのフリツプ・フロツ
プ回路の出力が反転したとき、前記フリツプフ
ロツプが反転後一定時間Td経過後にマイクロ
プロセツサ4をリセツトするリセツト信号を発
生し、前記フリツプ・フロツプの出力がスイツ
チ3をオフにさせる出力状態のときにキーボー
ドスイツチ6が押されたとき、直ちにマイクロ
プロセツサ4をリセツトするリセツト信号を発
生する手段と、 c キーボードスイツチ6が押されたとき、マイ
クロプロセツサ4に割込信号を与える手段とを
具備し、 スイツチ3がオンで測定状態においてプロセツ
サ4が暴走したとき、キーボードスイツチ6を押
して、前記フリツプフロツプ回路の出力を反転さ
せスイツチ3をオフとし、測定回路1への電源の
供給を止め、前記割込信号がマイクロプロセツサ
4に与えられると、マイクロプロセツサ4が前記
フリツプフロツプ回路の出力状態を確認し、一定
時間Td迄に、メモリ5を退避させ、前記リセツ
ト信号が与えられた後、休止状態に入るように
し、 スイツチ3がオフで非測定状態においてプロセ
ツサ4が暴走したとき、キーボードスイツチ6を
押して、直ちにマイクロプロセツサ4にリセツト
信号を与え、リセツト信号が与えられると、マイ
クロプロセツサ4は測定回路1へ電源の供給が止
まつていることを確認し、前記フリツプフロツプ
回路の出力を反転させ、スイツチ3をオンにする
ようにしたことを特徴とする計算機装置の自動保
護回路。
[Claims for Utility Model Registration] Power is supplied to the measuring circuit 1 from the battery power supply 2 via the switch 3, and the switch 3 is controlled on/off by the keyboard switch 6 on the surface of the device, and the power is supplied from the measuring circuit 1. Calculations are performed on the measured data using a microprocessor 4 and memory 5 that are constantly connected to a battery power source 2.
In a computer device that outputs and displays calculation results, a. When the keyboard switch 6 is pressed, a control signal that turns on the switch 3 in one stable state, and a control signal that turns off the switch 3 in the other stable state. a flip-flop circuit that generates a flip-flop circuit; b. when the keyboard switch 6 is pressed and the output of the flip-flop circuit is inverted when the output of the flip-flop circuit is in an output state that turns on the switch 3; generates a reset signal that resets the microprocessor 4 after a certain period of time Td has passed after the flip-flop is reversed, and when the keyboard switch 6 is pressed while the output of the flip-flop is in an output state that turns off the switch 3, the reset signal is immediately activated. c) means for generating an interrupt signal to the microprocessor 4 when the keyboard switch 6 is pressed; 4 goes out of control, press the keyboard switch 6 to invert the output of the flip-flop circuit, turn off the switch 3, stop the power supply to the measuring circuit 1, and when the interrupt signal is given to the microprocessor 4. , the microprocessor 4 checks the output state of the flip-flop circuit, evacuates the memory 5 by a certain period of time Td , enters the hibernation state after the reset signal is applied, and turns off the switch 3. When the processor 4 goes out of control in a non-measuring state, press the keyboard switch 6 and immediately give a reset signal to the microprocessor 4. When the reset signal is given, the microprocessor 4 will stop supplying power to the measurement circuit 1. 1. An automatic protection circuit for a computer device, characterized in that the output of the flip-flop circuit is inverted, and a switch 3 is turned on.
JP1986140305U 1986-09-12 1986-09-12 Expired - Lifetime JPH057631Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986140305U JPH057631Y2 (en) 1986-09-12 1986-09-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986140305U JPH057631Y2 (en) 1986-09-12 1986-09-12

Publications (2)

Publication Number Publication Date
JPS6348231U JPS6348231U (en) 1988-04-01
JPH057631Y2 true JPH057631Y2 (en) 1993-02-25

Family

ID=31047031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986140305U Expired - Lifetime JPH057631Y2 (en) 1986-09-12 1986-09-12

Country Status (1)

Country Link
JP (1) JPH057631Y2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5781631A (en) * 1980-11-10 1982-05-21 Ricoh Co Ltd Power off method for electronic apparatus
JPS5933542B2 (en) * 1981-07-28 1984-08-16 科学技術庁無機材質研究所長 Compound having hexagonal layered structure represented by YGaMnO↓4 and method for producing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933542U (en) * 1982-08-20 1984-03-01 ウエスト電気株式会社 Reset device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5781631A (en) * 1980-11-10 1982-05-21 Ricoh Co Ltd Power off method for electronic apparatus
JPS5933542B2 (en) * 1981-07-28 1984-08-16 科学技術庁無機材質研究所長 Compound having hexagonal layered structure represented by YGaMnO↓4 and method for producing the same

Also Published As

Publication number Publication date
JPS6348231U (en) 1988-04-01

Similar Documents

Publication Publication Date Title
JPS6095721U (en) electronic volume circuit
JPH057631Y2 (en)
JPS6025612Y2 (en) random number generator
JPS5918515Y2 (en) Electronics
JPS5979324A (en) Power consumption reducing circuit of computer
JPS58103049U (en) Recording device self-diagnosis device
JP2586262B2 (en) X-ray controller
JPS6384671U (en)
JPS584119Y2 (en) Segment lighting status check device
JPS59161191U (en) electronic musical instruments
JPS5958839U (en) power control circuit
JPS61119791U (en)
JPS59126341U (en) Electronic cash register with clock
JPS5624641A (en) Electronic equipment
JPS6363782U (en)
JPS62105533U (en)
JPS607836U (en) low frequency treatment device
JPS63163617A (en) Key operation reproducing device
JPS62149241U (en)
JPS5960501U (en) electronic scale
JPS60167456U (en) input/output control device
JPS5824845U (en) input/output device
JPS5925588U (en) display control device
JPH0260341U (en)
JPS5876934U (en) signal processing device