JPH0568068A - Communication control processor - Google Patents

Communication control processor

Info

Publication number
JPH0568068A
JPH0568068A JP3252802A JP25280291A JPH0568068A JP H0568068 A JPH0568068 A JP H0568068A JP 3252802 A JP3252802 A JP 3252802A JP 25280291 A JP25280291 A JP 25280291A JP H0568068 A JPH0568068 A JP H0568068A
Authority
JP
Japan
Prior art keywords
line
control
control processor
line control
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3252802A
Other languages
Japanese (ja)
Inventor
Makoto Muramatsu
誠 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3252802A priority Critical patent/JPH0568068A/en
Publication of JPH0568068A publication Critical patent/JPH0568068A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accommodate lines with an excellent efficiency and high cost performance by utilizing the performance of a line control processor sufficiently to both a low speed and a high speed line. CONSTITUTION:Line control processors 1,2 control independently respectively line adaptors 1a-1d and 2a-2d. A line expansion wiring board (not shown) is mounted in place of the line control processor 2, and a control signal group 1e of the line control processor 1 is connected also to the line adaptor groups 1a-1d and 2a-2d by using a line expansion relay signal line group of the line expansion wiring board, then the line adaptors able to be controlled by the line control processor 1 is expanded. Thus, the line control processors and the line adaptors of a required number are accommodated on the same board depending on the speed of a line to be accommodated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、低速回線及び高速回線
に対応する複数の回路対応部を、一種類の回路制御プロ
セッサにより制御する通信制御処理装置に係り、特に、
回線制御プロセッサの性能を充分活かし、コストパフォ
ーマンスの優れた回線収容をするために使用して好適な
通信制御処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication control processing device for controlling a plurality of circuit corresponding parts corresponding to a low speed line and a high speed line by one type of circuit control processor, and in particular,
The present invention relates to a communication control processing apparatus suitable for use in housing a line with excellent cost performance by fully utilizing the performance of the line control processor.

【0002】[0002]

【従来の技術】以下、従来技術による通信制御処理装置
の構成を図面により説明する。
2. Description of the Related Art The configuration of a communication control processing device according to the prior art will be described below with reference to the drawings.

【0003】図4は従来技術による通信制御処理装置の
構成を示すブロック図、図5は従来技術による通信制御
処理装置の配線基板の構成を示す図である。図4、図5
において、CAはチャネルアダプタ、CCは命令実行
部、MSは主記憶装置、CSはコミュニケーションスキ
ャナ部、LIBは回線インタフェース機構、LSは回線
対応部、10は基本部配線基板、20a、20bはコミ
ュニケーションスキャナ部配線基板、30a〜30cは
回線対応部配線基板である。
FIG. 4 is a block diagram showing a configuration of a communication control processing device according to a conventional technique, and FIG. 5 is a diagram showing a configuration of a wiring board of the communication control processing device according to the conventional technique. 4 and 5
, CA is a channel adapter, CC is an instruction execution unit, MS is a main storage device, CS is a communication scanner unit, LIB is a line interface mechanism, LS is a line interface unit, 10 is a basic wiring board, and 20a and 20b are communication scanners. Partial wiring boards, 30a to 30c are line corresponding part wiring boards.

【0004】従来技術による通信制御処理装置は、図4
に示すように、図示しないCPUのチャネルインタフェ
ースを制御するチャネルアダプタCA、主記憶装置M
S、該主記憶装置MSに格納された通信制御プログラム
を実行する命令実行部CC、回線対応部を制御する複数
のコミュニケーションスキャナ部CS、通信回線が接続
され、該通信回線を制御する複数の回線対応部LS、複
数の回線対応部LSをCSに接続する複数の回線インタ
フェース機構LIBを備えて構成される。
A communication control processing device according to the prior art is shown in FIG.
, A channel adapter CA for controlling a channel interface of a CPU (not shown) and a main memory M
S, a command execution unit CC that executes a communication control program stored in the main storage device MS, a plurality of communication scanner units CS that control a line corresponding unit, and a plurality of lines that are connected to the communication line and that control the communication line Corresponding section LS and a plurality of line interface mechanisms LIB for connecting a plurality of line corresponding sections LS to CS.

【0005】なお、前記コミュニケーションスキャナ部
CSは、後述する本発明における前記回線制御プロセッ
サと同じ位置付けとなる。
The communication scanner section CS has the same position as the line control processor in the present invention described later.

【0006】前述のように構成される通信制御処理装置
は、それぞれの機能部が所定の配線基板に搭載されて構
成されるが、その配線基板構成が図5に示されている。
The communication control processing device configured as described above is configured by mounting each functional unit on a predetermined wiring board, and the wiring board configuration is shown in FIG.

【0007】図5において、基本部配線基板10は、チ
ャネルアダプタCA、命令実行部CC、主記憶装置MS
を搭載して構成されており、コミュニケーションスキャ
ナ部配線基板20a、20bは、コミュニケーションス
キャナ部CSをそれぞれ1台搭載して構成されている。
また、回線対応部配線基板30a〜30cは、1台の回
線インタフェース機構LIBと複数の回線対応部LSを
搭載して構成されている。
In FIG. 5, the basic wiring board 10 includes a channel adapter CA, an instruction execution unit CC, and a main storage device MS.
The communication scanner section wiring boards 20a and 20b are respectively configured to mount one communication scanner section CS.
Further, the line interface wiring boards 30a to 30c are configured by mounting one line interface mechanism LIB and a plurality of line interface LS.

【0008】そして、基本部配線基板10とコミュニケ
ーションスキャナ部配線基板20a、20bとの間、及
び、コミュニケーションスキャナ部配線基板20a、2
0bと回線対応部配線基板30a〜30cとの間は、そ
れぞれインタフェースケーブル40、50により接続さ
れている。
Between the basic section wiring board 10 and the communication scanner section wiring boards 20a and 20b, and between the communication scanner section wiring boards 20a and 2b.
0b and the line corresponding part wiring boards 30a to 30c are connected by interface cables 40 and 50, respectively.

【0009】回線対応部LSは、回線の種類、速度に対
応して通信制御処理装置に収容される回線数だけ用意さ
れ、コミュニケーションスキャナ部CSも制御する回線
速度により、例えば、低速回線用と高速回線用とが複数
用意されている。また、回線対応部配線基板30a〜3
0cは、低速回線用CSと高速回線用CSとに共用され
る場合と、低速回線用CSと高速回線用CSとを全く別
個に収容した専用回線対応部配線基板とする場合とが有
る。
The line corresponding parts LS are prepared by the number of lines accommodated in the communication control processing device according to the type and speed of the line, and depending on the line speed also controlled by the communication scanner section CS, for example, for low speed line and high speed. There are multiple types for line use. In addition, the line corresponding part wiring boards 30a to 3
0c may be shared by the low speed line CS and the high speed line CS, or may be a dedicated line corresponding part wiring board in which the low speed line CS and the high speed line CS are accommodated completely separately.

【0010】回線対応部配線基板30a〜30cに搭載
される回線対応部LSの台数は、コミュニケーションス
キャナ部CS等の上位制御部の性能を充分に活かし、コ
ストパフォーマンスの良い回線収容を行うように設定す
る必要がある。このため、1台のコミュニケーションス
キャナ部CSが制御可能な回線対応部LSの数は、その
回線対応部LSが制御する回線が低速回線であるほど多
く、高速回線になるほど少なくて済むのが一般的であ
る。
The number of the line corresponding parts LS mounted on the line corresponding part wiring boards 30a to 30c is set so that the performance of the host controller such as the communication scanner section CS can be fully utilized to accommodate the line with good cost performance. There is a need to. Therefore, the number of line-corresponding units LS that can be controlled by one communication scanner unit CS generally increases as the line controlled by the line-corresponding unit LS decreases, and decreases as the line increases. Is.

【0011】従って、回線対応部配線基板30a〜30
bを共用回線対応部配線基板として構成する場合、この
基板は、最も多く搭載を必要とする低速回線を考慮して
回線対応部LSの搭載エリアを確保する必要があり、回
線対応部配線基板30a〜30bを専用回線対応部配線
基板として構成する場合、この基板は、低速回線用と高
速回線用のコミュニケーションスキャナ部CSのそれぞ
れに適した回線対応部LSの搭載エリアを確保するよう
にすればよいことになる。
Therefore, the line corresponding part wiring boards 30a to 30
When b is configured as a shared line corresponding part wiring board, it is necessary to secure the mounting area of the line corresponding part LS in consideration of the low-speed line that needs to be mounted most on this board. When configuring 30b as a dedicated line corresponding part wiring board, this board may secure a mounting area of the line corresponding part LS suitable for each of the communication scanner section CS for the low speed line and the high speed line. It will be.

【0012】近年、素子の高集積化、高性能化が進んで
いるため、通信制御処理装置は、1種類のコミュニケー
ションスキャナ部CSに、低速回線用と高速回線用との
両方を制御する機能をもたせ、かつ、充分な性能を持た
せることが容易となってきており、同時に、回線対応部
LS及びコミュニケーションスキャナ部CS、さらに、
コミュニケーションスキャナ部CSの上位のプロセッサ
部まで含め同一の配線基板にこれらを搭載して、装置の
高密度実装化、小形化が図られている。
In recent years, as the integration and performance of the elements have been increasing, the communication control processing device has a function of controlling both the low speed line and the high speed line in one type of communication scanner section CS. It has become easier to provide and have sufficient performance, and at the same time, the line interface LS and the communication scanner CS,
These are mounted on the same wiring board including the processor section above the communication scanner section CS to achieve high-density mounting and downsizing of the device.

【0013】また、コミュニケーションスキャナ部CS
単位、回線対応部LS単位の配線基板ではなく、前述の
ような高集積化、高性能化によりさらに大きな1枚のパ
ッケージ単位で構成される通信制御処理装置は、回線の
増設、移設等に柔軟に応えることが可能である。
The communication scanner section CS
The communication control processing unit, which is not a wiring board for each unit or line corresponding unit LS, but for one package unit, which is larger due to higher integration and higher performance as described above, is flexible for line extension and relocation. It is possible to respond to.

【0014】このような背景から、通信制御処理装置
は、その小型化が進むほど回線対応部LSの効率的な搭
載方法求められている。
From such a background, the communication control processing device is required to have an efficient method of mounting the line interface LS as the size of the communication control processing device becomes smaller.

【0015】なお、この種通信制御処理装置に関する従
来技術として、例えば、日本経済新聞社発行の雑誌「日
経データプロ」等に記載された技術が知られている。
As a conventional technique relating to this type of communication control processing device, for example, a technique described in a magazine "Nikkei Data Pro" issued by Nikkei Inc. is known.

【0016】[0016]

【発明が解決しようとする課題】前述した共用回線対応
部配線基板方式により構成される従来技術による通信制
御処理装置は、低速回線の収容に合わせて回線対応部L
Sの搭載エリアを確保すると、高速回線に対して不要な
回線対応部LSの搭載エリアを確保しなければならなく
なり、また、高速回線の収容に合わせて回線対応部LS
の搭載エリアを確保すると、低速回線の収容がコミュニ
ケーションスキャナ部CSの性能と関係なく実装面で制
限されることになり、低速回線の収容を増やすために
は、別に回線対応部配線基板が必要になるという問題点
を有している。
DISCLOSURE OF INVENTION Problems to be Solved by the Invention The conventional communication control processing device constructed by the above-mentioned shared line corresponding part wiring board system is provided with a line corresponding part L in accordance with accommodation of a low speed line.
When the mounting area for S is secured, it becomes necessary to secure an unnecessary mounting area for the line support unit LS for the high-speed line, and the line support unit LS is accommodated to accommodate the high-speed line.
If the mounting area for the low-speed line is secured, the accommodation of the low-speed line will be limited in terms of mounting regardless of the performance of the communication scanner unit CS, and in order to increase the accommodation of the low-speed line, a separate line-corresponding section wiring board is required. There is a problem that becomes.

【0017】また、専用回線対応部配線基板方式により
構成される従来技術による通信制御処理装置は、低速回
線の収容及び高速回線の収容のそれぞれに対しては実装
効率が良いが、低速回線と高速回線とを混在させて収容
することができず、また、低速回線と高速回線との収容
数ががそれぞれ少ない場合にも、それぞれ別の回線対応
部配線基板が必要になり、無駄が多くなるという問題点
を有している。
Further, the communication control processing device according to the prior art constituted by the dedicated line corresponding part wiring board system has a high mounting efficiency for accommodating both the low speed line and the high speed line, but the low speed line and the high speed line are accommodated. Even if the lines cannot be mixed and accommodated, and if the number of low-speed lines and the number of high-speed lines each are small, separate line-corresponding wiring boards are required, resulting in a large amount of waste. I have a problem.

【0018】すなわち、前述の従来技術は、前記問題点
を有するために、装置を小型化することが困難であると
共に、コストパフォーマンスが悪いという問題点を有す
ることになる。
That is, the above-mentioned conventional technique has the above-mentioned problems, so that it is difficult to miniaturize the device and the cost performance is poor.

【0019】本発明の目的は、前記従来技術の問題点を
解決し、低速回線及び高速回線の両方に対して、コミュ
ニケーションスキャナ部(回線制御プロセッサ)の性能
を充分に活かし、コストパフォーマンスの優れた回線の
収容を行うことができる通信制御処理装置を提供するこ
とにある。
An object of the present invention is to solve the above-mentioned problems of the prior art, to fully utilize the performance of the communication scanner unit (line control processor) for both low speed lines and high speed lines, and to achieve excellent cost performance. It is to provide a communication control processing device capable of accommodating a line.

【0020】[0020]

【課題を解決するための手段】本発明によれば前記目的
は、回線制御プロセッサ(前記従来技術におけるコミュ
ニケーションスキャナ部と同じ位置付け)1台当たりの
収容回線数が、回線制御プロセッサの性能の面から高速
回線で少なく、低速回線ほど多いことに着目し、複数の
回線制御プロセッサ、例えば、第1、第2の回線制御プ
ロセッサと、複数の回線対応部群、例えば、第1、第2
の回線対応部群とを同一の配線基板上に搭載し、第1の
回線制御プロセッサの制御信号が第1の回線対応部群
に、第2の回線制御プロセッサの制御信号が第2の回線
対応部群に、それぞれ独立して接続され、これにより各
群の回線対応部がそれぞれ独立して制御されるようにす
ると共に、第2の回線制御プロセッサの代わりに回線拡
張配線基板を搭載することにより、この回線拡張配線基
板を介して第1の回線制御プロセッサの制御信号が第1
の回線対応部群と第2の回線対応部群の両方に接続さ
れ、これにより両群の回線対応部が第1の回線制御プロ
セッサにより共通に制御されるようにすることにより達
成される。
According to the present invention, the above-mentioned object is that the number of lines accommodated per line control processor (positioned the same as the communication scanner unit in the prior art) is in terms of the performance of the line control processor. Focusing on the fact that the number of high-speed lines is small and the number of low-speed lines is large, a plurality of line control processors, for example, first and second line control processors, and a plurality of line corresponding unit groups, for example, first and second
Of the first line control processor is mounted on the same wiring board, and the control signal of the first line control processor corresponds to the first line control unit and the control signal of the second line control processor corresponds to the second line. By connecting to each group independently, the line corresponding parts of each group are independently controlled, and by installing the line expansion wiring board instead of the second line control processor. , The control signal of the first line control processor is the first via the line expansion wiring board.
It is achieved by being connected to both the line interface units of and the second line interface units so that the line interface units of both groups are commonly controlled by the first line control processor.

【0021】[0021]

【作用】第1及び第2の回線対応部群として、回線制御
プロセッサの性能を考慮し、それぞれ、低速回線の場合
回線制御プロセッサの性能の半分程度の回線対応部LS
を、高速回線の場合回線制御プロセッサの性能分の回線
対応部LSを搭載することができるエリアを用意する。
In consideration of the performance of the line control processor, the first and second line handling units each have a line handling unit LS that is about half the performance of the line control processor in the case of a low speed line.
In the case of a high-speed line, an area where the line interface LS corresponding to the performance of the line control processor can be mounted is prepared.

【0022】これにより、高速回線の収容に対しては、
第1及び第2の回線対応部群に高速回線用の回線対応部
LSが搭載され、それぞれの回線対応部群が、第1及び
第2の回線制御プロセッサによって制御されることにな
る。この場合、第1及び第2の回線対応部群には、回線
制御プロセッサの性能分の高速回線用の回線対応部LS
の搭載エリアが用意されているため、回線制御プロセッ
サの性能を充分活かすことができる。
Thus, for accommodating high-speed lines,
The line corresponding units LS for high-speed lines are mounted on the first and second line corresponding units, and the respective line corresponding units are controlled by the first and second line control processors. In this case, in the first and second line interface units, the line interface LS for high-speed lines corresponding to the performance of the line control processor is used.
Since the mounting area is prepared, the performance of the line control processor can be fully utilized.

【0023】また、低速回線の収容に対しては、第1及
び第2の回線対応部群に低速回線用の回線対応部LSが
搭載され、また、第2の回線制御プロセッサの代わりに
回線拡張配線基板が搭載される。これにより、この回線
拡張配線基板を介して第1の回線制御プロセッサの制御
信号を第1の回線対応部群及び第2の回線対応部群の両
方に接続することができ、回線制御プロセッサ1台に対
して、1台で制御できる回線対応部LSの数を拡張する
ことができる。この結果、回線制御プロセッサを2台搭
載することなく、回線制御プロセッサの性能を充分活か
して、多数の低速回線を収容すことができる。
For accommodating the low-speed line, the line-corresponding unit LS for the low-speed line is mounted on the first and second line-corresponding unit groups, and the line expansion is performed instead of the second line control processor. A wiring board is mounted. As a result, the control signal of the first line control processor can be connected to both the first line control unit group and the second line control unit group via this line expansion wiring board, and one line control processor is provided. On the other hand, the number of line interface units LS that can be controlled by one unit can be expanded. As a result, it is possible to accommodate a large number of low speed lines by fully utilizing the performance of the line control processor without mounting two line control processors.

【0024】本発明の通信制御処理装置によれば、高速
回線の収容に対しても、低速回線の収容に対しても回線
制御プロセッサの性能を充分活かした回線の収容を行う
ことができ、コストパフォーマンスの優れた回線収容を
容易に行うことができる。
According to the communication control processing device of the present invention, it is possible to accommodate a line which makes full use of the performance of the line control processor for accommodating a high-speed line and a low-speed line. It is possible to easily accommodate lines with excellent performance.

【0025】[0025]

【実施例】以下、本発明による通信制御処理装置の一実
施例を図面により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a communication control processing device according to the present invention will be described in detail below with reference to the drawings.

【0026】図1は高速回線収容の場合の本発明の一実
施例の実装状態を示す図、図2は低速回線収容の場合の
本発明の一実施例の実装状態を示す図、図3は回線拡張
配線基板の構成の概略を示す図である。図1〜図3にお
いて、1は第1の回線制御プロセッサ、1a〜1dは第
1の回線対応部、2は第2の回線制御プロセッサ、2a
〜2dは第2の回線対応部、3は回線拡張配線基板、3
aは回線拡張中継信号線群、4は回線制御部配線基板で
ある。
FIG. 1 is a diagram showing a mounted state of an embodiment of the present invention when accommodating a high speed line, FIG. 2 is a diagram showing a mounted state of an embodiment of the present invention when accommodating a low speed line, and FIG. It is a figure which shows the outline of a structure of a line expansion wiring board. 1 to 3, 1 is a first line control processor, 1a to 1d are first line corresponding units, 2 is a second line control processor, 2a.
2d is a second line interface, 3 is a line expansion wiring board, 3
Reference numeral a is a line extension relay signal line group, and 4 is a line control unit wiring board.

【0027】図1、図2に示す本発明の実施例におい
て、第1及び第2の回線制御プロセッサ1、2は、前述
した従来技術におけるコミュニケーションスキャナ部配
線基板20a、20bに相当し、複数の回線対応部1a
〜1d、2a〜2dは、それぞれ、回線対応部配線基板
30a〜30cに対応するものである。すなわち、本発
明の図1、図2に示す実施例は、従来技術におけるコミ
ュニケーションスキャナ部CS、回線インタフェース機
構LIB、及び、回線対応部LSのそれぞれ複数を1枚
の回線制御部配線基板4に収容したものである。
In the embodiment of the present invention shown in FIGS. 1 and 2, the first and second line control processors 1 and 2 correspond to the communication scanner section wiring boards 20a and 20b in the prior art described above, and a plurality of wiring boards. Line interface 1a
1d and 2a to 2d correspond to the line corresponding part wiring boards 30a to 30c, respectively. That is, in the embodiment shown in FIGS. 1 and 2 of the present invention, a plurality of the communication scanner section CS, the line interface mechanism LIB, and the line corresponding section LS in the prior art are accommodated in one line control unit wiring board 4. It was done.

【0028】図1に示す高速回線収容の場合の回線制御
部配線基板4において、第1の回線制御プロセッサ1
は、回線制御部配線基板4に配線されている第1の回線
対応部制御信号群1eにより、第1の回線対応部群の各
回線対応部1a〜1dを制御し、また、第2の回線制御
プロセッサ2は、回線制御部配線基板4に配線されてい
る第2の回線対応部制御信号群2eにより、第2の回線
対応部群の各回線対応部2a〜2dを制御する。そし
て、第1の回線対応部制御信号群1eは、回線制御部配
線基板4上において、第2の回線制御プロセッサ2の実
装位置にも接続されている。この回線制御プロセッサ2
に対する第1の回線対応部制御信号群1eの実装位置
は、回線制御プロセッサ2の未使用端子が選択される。
In the line control unit wiring board 4 in the case of accommodating high-speed lines shown in FIG. 1, the first line control processor 1
Controls each of the line corresponding units 1a to 1d of the first line corresponding unit group by the first line corresponding unit control signal group 1e wired on the line control unit wiring board 4, and also controls the second line. The control processor 2 controls each of the line corresponding units 2a to 2d of the second line corresponding unit group by the second line corresponding unit control signal group 2e wired on the line control unit wiring board 4. The first line interface control signal group 1e is also connected to the mounting position of the second line control processor 2 on the line controller wiring board 4. This line control processor 2
The unused terminal of the line control processor 2 is selected as the mounting position of the first line corresponding part control signal group 1e for.

【0029】なお、前述において、各群の回線対応部の
数は、各群の回線対応部を制御する回線制御プロセッサ
の能力を充分に利用可能な数とされる。
In the above description, the number of line interface units of each group is set to a number that can fully utilize the capability of the line control processor for controlling the line interface units of each group.

【0030】前述の図1に示す本発明の実施例によれ
ば、2組の回線制御プロセッサにより、それぞれ、高速
回線を収容する4組の回線対応部を制御することがで
き、これらの全てを、1枚の回線制御部配線基板に収容
することができる。
According to the embodiment of the present invention shown in FIG. 1 described above, two sets of line control processors can control four sets of line corresponding units respectively accommodating high-speed lines, all of which can be controlled. It can be accommodated in one line control unit wiring board.

【0031】図2は図1に示す回線制御部配線基板4と
全く同一構成の基板を使用して、低速回線を収容する複
数の回線対応部を一台の回線制御プロセッサにより制御
可能とし、かつ、基板の実装効率を下げないように、各
機能部を収容した例である。すなわち、図2に示す本発
明の実施例は、前述した第2の回線制御プロセッサ2の
代わりに図3に示す回線拡張配線基板3を搭載したもの
であり、これにより、第1の回線対応部制御信号群1e
が、回線拡張配線基板3に配線された回線拡張中継信号
線群3aによって、第2の回線対応部制御信号群2eと
接続されるようにしたものである。
FIG. 2 uses a circuit board having the same structure as the circuit control circuit wiring board 4 shown in FIG. 1 to enable control of a plurality of circuit corresponding parts for accommodating low speed circuits by one circuit control processor, and In this example, each functional unit is housed so as not to reduce the mounting efficiency of the board. That is, in the embodiment of the present invention shown in FIG. 2, the line extension wiring board 3 shown in FIG. 3 is mounted instead of the above-mentioned second line control processor 2, whereby the first line interface unit is provided. Control signal group 1e
However, the line extension relay signal line group 3a wired on the line extension wiring board 3 is connected to the second line interface control signal group 2e.

【0032】これにより、第1の回線制御プロセッサ1
は、第1の回線制御プロセッサ1の制御信号である第1
の回線対応部制御信号群1eにより、第1の回線対応部
群と第2の回線対応部群との各回線対応部1a〜1d、
2a〜2dに接続され、これら全ての回線対応部の制御
を行うことができる。
As a result, the first line control processor 1
Is a control signal of the first line control processor 1
Of the line-corresponding-portion control signals 1e, the line-corresponding-portions 1a to 1d of the first line-corresponding-portion group and the second line-corresponding-portion group,
It is connected to 2a to 2d, and it is possible to control all of these line corresponding units.

【0033】回線拡張配線基板3は、図3に示すよう
に、第1の回線対応部制御信号群1eを第2の回線制御
プロセッサ2が使用していないピンに接続し、第2の回
線対応部制御信号群2eを第2の回線制御プロセッサ2
の第2の回線対応部制御信号群2eと同じピンに接続し
て、このそれぞれに割当てられたピン間を回線拡張配線
基板3上で回線拡張中継信号線群3aにより配線接続す
るように構成される。
As shown in FIG. 3, the line expansion wiring board 3 connects the first line-corresponding section control signal group 1e to a pin which is not used by the second line-control processor 2 to support the second line. The group control signal group 2e is transferred to the second line control processor 2
Of the second line-corresponding part control signal group 2e, and the pins allocated to the second line-corresponding part control signal group 2e are connected by the line expansion relay signal line group 3a on the line expansion wiring board 3. It

【0034】なお、図1、図2に示す本発明の実施例に
おいて、回線対応部1a〜1d及び2a〜2dのそれぞ
れに割当てる回線番号は、構成情報をもとに上位のプロ
セッサに搭載される通信制御プログラムのジェネレーシ
ョンによって決められる。
In the embodiment of the present invention shown in FIGS. 1 and 2, the line numbers assigned to the line corresponding units 1a to 1d and 2a to 2d are installed in the higher processor based on the configuration information. It is determined by the generation of the communication control program.

【0035】次に、前述の本発明の実施例において、高
速回線を収容する場合と低速回線を収容する場合の搭載
方法についての詳細を説明する。
Next, details of the mounting method for accommodating the high speed line and the low speed line in the above-described embodiment of the present invention will be described.

【0036】高速回線の収容は、一般的に回線制御プロ
セッサの性能がネックとなり、回線対応部の搭載エリア
でなく、回線制御プロセッサの性能によって収容回線数
が制限される。このため、高速回線の収容を増やすには
回線制御プロセッサを複数搭載する必要がある。
In accommodating high-speed lines, the performance of the line control processor is generally a bottleneck, and the number of accommodated lines is limited by the performance of the line control processor, not by the area where the line interface is mounted. Therefore, it is necessary to mount a plurality of line control processors to increase the accommodation of high-speed lines.

【0037】このための実装方法として、本発明は、図
1に示すような機器の搭載を行う。すなわち、図1に示
すように、回線制御部配線基板4に回線制御プロセッサ
を2台搭載可能とし、それぞれの回線制御プロセッサが
制御する回線対応部の数を、回線制御プロセッサの性能
に見合った数に設計し、通信制御プログラムのジェネレ
ーションによって、各回線対応部1a、2a、……に若
番の回線番号を、各回線対応部……、1d、2dに老番
の回線番号を割当てるようにする。
As a mounting method for this purpose, the present invention mounts a device as shown in FIG. That is, as shown in FIG. 1, two line control processors can be mounted on the line control circuit wiring board 4, and the number of line corresponding units controlled by each line control processor can be set to a number corresponding to the performance of the line control processor. In accordance with the generation of the communication control program, the line corresponding parts 1a, 2a, ... Are assigned a younger line number and the line corresponding parts ... 1d, 2d are assigned an old line number. ..

【0038】これにより、図1に示す本発明の実施例
は、高速回線を効率良く収容することが可能となる。
As a result, the embodiment of the present invention shown in FIG. 1 can efficiently accommodate a high speed line.

【0039】一方、低速回線の収容は、高速回線の収容
とは反対に、回線制御プロセッサの性能上のネックでは
なく、回線対応部の搭載エリアの不足によって収容回線
数が制限されるのが一般的である。
On the other hand, accommodation of a low-speed line is contrary to accommodation of a high-speed line, and is not a performance bottleneck of the line control processor, but the number of accommodated lines is generally limited by the lack of a mounting area for the line interface. Target.

【0040】このため低速回線を効率良く収容するに
は、1台の回線制御プロセッサで制御する回線対応部の
数を多くする必要がある。しかし、低速回線を図1に示
したような搭載方法で多く収容しようとすると、回線制
御プロセッサの性能上では、回線制御プロセッサが1台
で済むところ2台搭載する必要があり、コストパフォー
マンスが悪くなる。
Therefore, in order to accommodate a low speed line efficiently, it is necessary to increase the number of line corresponding units controlled by one line control processor. However, if many low-speed lines are to be accommodated by the mounting method as shown in FIG. 1, in terms of the performance of the line control processor, it is necessary to mount two line control processors where only one line control processor is required, resulting in poor cost performance. Become.

【0041】本発明では、このため、図2に示すような
搭載を行うことにより、コストパーフォーマンスの向上
を図ることができる。
According to the present invention, therefore, the cost performance can be improved by mounting as shown in FIG.

【0042】すなわち、図2に示すように、回線制御部
配線基板4に回線制御プロセッサを1台のみ搭載し、回
線制御プロセッサ2の代わりに回線拡張配線基板3を搭
載することにより、回線拡張配線基板3を介して回線制
御プロセッサ1が制御することができる回線対応部の数
を増やし、通信制御プログラムのジェネレーションによ
って、回線対応部2aを若番して、2b、2c、2d、
1a、1b、1c、1dの順に回線番号を割当てるよう
にしたものである。
That is, as shown in FIG. 2, only one line control processor is mounted on the line control wiring board 4 and the line expansion wiring board 3 is mounted in place of the line control processor 2 so that the line expansion wiring is achieved. By increasing the number of line interface units that can be controlled by the line control processor 1 via the board 3, the line interface units 2a are numbered by 2b, 2c, 2d by generation of the communication control program.
The line numbers are assigned in the order of 1a, 1b, 1c, 1d.

【0043】これにより、図2に示す本発明の実施例
は、回線制御プロセッサの性能を充分活かしたコストパ
フォーマンスの優れた低速回線の収容が可能となる。
As a result, the embodiment of the present invention shown in FIG. 2 is capable of accommodating a low-speed line with excellent cost performance by making full use of the performance of the line control processor.

【0044】なお、通信制御プログラムのジェネレーシ
ョンによる各回線対応部に対する回線番号の割当て方法
は、前述した方法に限定される必要はなく、任意の方法
により割当てることが可能である。
The method of assigning the line number to each line corresponding part by the generation of the communication control program does not need to be limited to the above-mentioned method, but can be assigned by any method.

【0045】また、図2に示す本発明の実施例におい
て、回線制御プロセッサに前述した第1の回線対応部制
御信号群1eを接続するための未使用ピンがない場合、
回線対応部1aと第2の回線制御プロセッサ2との間の
第1の回線対応部制御信号群1eの接続を行わずに、第
2の回線制御プロセッサ2の代わりに搭載する回線拡張
配線基板3を、回線対応部1aと回線対応部群2dの両
方の実装位置にまたがるように搭載するようにすること
ができ、これにより、回線の収容能力が少し低下するが
前述の場合と同等の効果を得ることができる。
In the embodiment of the present invention shown in FIG. 2, when the line control processor has no unused pin for connecting the above-mentioned first line interface control signal group 1e,
A line expansion wiring board 3 mounted in place of the second line control processor 2 without connecting the first line corresponding unit control signal group 1e between the line corresponding unit 1a and the second line control processor 2 Can be mounted so as to straddle the mounting positions of both the line corresponding unit 1a and the line corresponding unit group 2d, thereby slightly reducing the line capacity, but with the same effect as the above case. Obtainable.

【0046】この場合、当然ことながら、回線拡張配線
基板3の回線拡張中継信号線群3aの配線は、回線対応
部1a、2dのそれぞれの第1の回線対応部制御信号群
1e及び第2の回線対応部制御信号群2eと同一のピン
の間を接続するものでなければならない。
In this case, as a matter of course, the wiring of the line extension relay signal line group 3a of the line extension wiring board 3 is made up of the first line corresponding unit control signal group 1e and the second line corresponding unit control signal group 1e of the line corresponding units 1a and 2d. It is necessary to connect between the same pins as the line interface control signal group 2e.

【0047】前述した本発明の実施例は、2台の回線制
御プロセッサを収容可能な、回線制御部配線基板を使用
して実装を行うとして説明したが、本発明は、回線制御
部配線基板にさらに多数の回線制御プロセッサを収容可
能にし、多数の回線を回線制御プロセッサの収容数と同
数の群に分割して、各群の回線を制御する回線対応部群
を1台の回線制御プロセッサにより制御させるような実
装を行うことが可能である。そして、この場合にも、複
数の回線制御プロセッサの一部を取り外し、取り外され
た回線制御プロセッサにより制御されていた回線対応部
群を、残りの回線制御プロセッサにより制御させるよう
にすることができる。
Although the above-described embodiment of the present invention has been described as being implemented using the line control section wiring board capable of accommodating two line control processors, the present invention is not limited to the line control section wiring board. Allows more line control processors to be accommodated, divides a number of lines into groups with the same number as the number of line control processors accommodated, and controls one line control processor to control the line corresponding units of each group. It is possible to implement such an implementation. Also in this case, a part of the plurality of line control processors can be removed, and the line corresponding unit group controlled by the removed line control processors can be controlled by the remaining line control processors.

【0048】[0048]

【発明の効果】以上説明したように、本発明によれば、
複数の回線対応部群を回線制御プロセッサの性能に応じ
て、それぞれ独立に、または共通に制御することができ
るため、回線制御プロセッサの性能を充分活かすことが
可能になり、コストパフォーマンスの優れた回線の収容
を行うことができる。
As described above, according to the present invention,
It is possible to control multiple line interface units independently or in common according to the performance of the line control processor, so it is possible to fully utilize the performance of the line control processor, and a line with excellent cost performance. Can be accommodated.

【0049】また、本発明によれば、回線制御プロセッ
サと回線対応部群を含めた回線制御部の実装効率の向上
を図ることができ、これにより、装置の小型化を図るこ
とができる。
Further, according to the present invention, it is possible to improve the mounting efficiency of the line control unit including the line control processor and the line corresponding unit group, and thereby to downsize the device.

【図面の簡単な説明】[Brief description of drawings]

【図1】高速回線収容の場合の本発明の一実施例の実装
状態を示す図である。
FIG. 1 is a diagram showing a mounted state of an embodiment of the present invention in the case of accommodating a high-speed line.

【図2】低速回線収容の場合の本発明の一実施例の実装
状態を示す図である。
FIG. 2 is a diagram showing a mounting state of an embodiment of the present invention in the case of accommodating a low speed line.

【図3】回線拡張配線基板の構成の概略を示す図であ
る。
FIG. 3 is a diagram showing a schematic configuration of a line expansion wiring board.

【図4】従来技術による通信制御処理装置の構成を示す
ブロック図である。
FIG. 4 is a block diagram showing a configuration of a communication control processing device according to a conventional technique.

【図5】従来技術による通信制御処理装置の配線基板の
構成を示す図である。
FIG. 5 is a diagram showing a configuration of a wiring board of a communication control processing device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 第1の回線制御プロセッサ 1a〜1d 第1の回線対応部群 2 第2の回線制御プロセッサ 2a〜2d 第2の回線対応部群 3 回線拡張配線基板 3a 回線拡張中継信号線群 4 回線制御部配線基板 10 基本部配線基板 20a、20b コミュニケーションスキャナ配線基板 30a〜30c 回線対応部配線基板 1 1st line control processor 1a-1d 1st line corresponding part group 2 2nd line control processor 2a-2d 2nd line corresponding part group 3 Line expansion wiring board 3a Line expansion relay signal line group 4 Line control part Wiring board 10 Basic section wiring board 20a, 20b Communication scanner wiring board 30a to 30c Line corresponding section wiring board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回線と直接インタフェースをとって回線
を制御する回線対応部と、複数の前記回線対応部を制御
する回線制御プロセッサよりとにより構成される通信制
御処理装置の回線制御部において、複数の回線対応部
と、これらを制御する複数の回線制御プロセッサとを同
一の基板に搭載して回線制御部を構成し、前記複数の回
線対応部を複数の群として、これらの各群を前記複数の
回線制御プロセッサのそれぞれが制御可能とすると共
に、前記複数の回線制御プロセッサの一部を取外し、そ
の代わりに回線拡張配線基板を搭載することにより、残
りの回線制御プロセッサが、取り外された回線制御プロ
セッサが制御していた回線対応部をも制御することを特
徴とする通信制御処理装置。
1. A line control unit of a communication control processing apparatus, comprising: a line control unit for controlling a line by directly interfacing with the line; and a line control processor for controlling a plurality of the line control units. The line control unit and a plurality of line control processors for controlling the line control units are mounted on the same board to form a line control unit. The plurality of line control units are set as a plurality of groups, and each of these groups is set as a plurality of groups. Each of the line control processors can be controlled, a part of the plurality of line control processors is removed, and a line expansion wiring board is mounted instead of the line control processors so that the remaining line control processors can be connected to the removed line control processors. A communication control processing device characterized in that it also controls a line interface unit that was controlled by a processor.
【請求項2】 前記回線拡張基板は、前記残りの回線制
御プロセッサからの制御信号群を、取り外された回線制
御プロセッサの制御信号群の位置に接続する回線拡張中
継線群を備えて構成されることを特徴とする請求項1記
載の通信制御処理装置。
2. The line expansion board includes a line expansion trunk line group for connecting a control signal group from the remaining line control processor to a position of the control signal group of the removed line control processor. The communication control processing device according to claim 1, wherein
JP3252802A 1991-09-05 1991-09-05 Communication control processor Pending JPH0568068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3252802A JPH0568068A (en) 1991-09-05 1991-09-05 Communication control processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3252802A JPH0568068A (en) 1991-09-05 1991-09-05 Communication control processor

Publications (1)

Publication Number Publication Date
JPH0568068A true JPH0568068A (en) 1993-03-19

Family

ID=17242435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3252802A Pending JPH0568068A (en) 1991-09-05 1991-09-05 Communication control processor

Country Status (1)

Country Link
JP (1) JPH0568068A (en)

Similar Documents

Publication Publication Date Title
US4437157A (en) Dynamic subchannel allocation
EP1816570A3 (en) Integrated circuit I/O using a high performance bus interface
EP0855819A1 (en) Network switch stacking mechanism
US6473822B1 (en) Digital signal processing apparatus
US5530831A (en) Interchangeable extension board disk array system
JPH08263458A (en) Data transfer controller
US5373467A (en) Solid state memory device capable of providing data signals on 2N data lines or N data lines
US5261115A (en) Multi-board system with shift board selection
JPS6242306B2 (en)
JPH0568068A (en) Communication control processor
KR980013132A (en) Data processing and communication system with high-performance peripheral component interconnect bus
DE69118781T2 (en) Transmission control system for a computer and peripheral devices
KR0135895B1 (en) Interface device using integrated device electronics port
JPH10326224A (en) Digital signal processor
US6434646B1 (en) Signal distribution system and method based on bus arrangement
EP1415234B1 (en) High density severlets utilizing high speed data bus
US6609179B1 (en) Method and apparatus for controlling memory access
KR0145541B1 (en) Method of using the reserved node of communication board between big capacity processors in digital mobile communication ess
JP3375180B2 (en) Integrated circuit chip mounting structure
GB2278941A (en) Communications server module.
KR100206471B1 (en) Apparatus for processing data communication channel of synchronous transmission system
KR940003845B1 (en) Communication path bus selecting method
JPS58139234A (en) Signal input system
JPH08180668A (en) Memory system
JPH1020967A (en) Information processing system and its initial setting method