JPH0568047A - Cell data multiplexer - Google Patents
Cell data multiplexerInfo
- Publication number
- JPH0568047A JPH0568047A JP22667691A JP22667691A JPH0568047A JP H0568047 A JPH0568047 A JP H0568047A JP 22667691 A JP22667691 A JP 22667691A JP 22667691 A JP22667691 A JP 22667691A JP H0568047 A JPH0568047 A JP H0568047A
- Authority
- JP
- Japan
- Prior art keywords
- cell data
- fifo memory
- fifo
- storage cell
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、供給される固定長パケ
ットデータ(以下、必要に応じてセルデータという)を
非同期多重して出力するセルデータ多重装置に関し、特
に、非同期転送方式の広帯域ISDNで扱うセルデータ
を非同期多重するセルデータ多重装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell data multiplexer for asynchronously multiplexing and outputting supplied fixed-length packet data (hereinafter referred to as cell data as necessary), and more particularly to an asynchronous transfer wideband ISDN. The present invention relates to a cell data multiplexer that asynchronously multiplexes cell data handled in 1.
【0002】[0002]
【従来の技術】従来、この種のセルデータ多重装置で
は、FIFOメモリの各入力ポートに供給されるセルデ
ータに対して優先順位が平等になるように制御されてい
る。2. Description of the Related Art Conventionally, in this type of cell data multiplexing apparatus, the cell data supplied to each input port of the FIFO memory is controlled so that the cell data is given an equal priority.
【0003】図2に従来のセルデータ多重装置の一例の
構成を示す。FIG. 2 shows an example of the configuration of a conventional cell data multiplexer.
【0004】この例では、入力ポート201〜203に
供給されたセルデータが非同期多重されて出力ポート2
04から出力されるようになっている。まず、入力ポー
ト201〜203に供給されたセルデータはFIFOメ
モリ211〜213に一時蓄積される。次に、FIFO
メモリデータ読み出し手段230が優先順位制御手段2
20の制御に基づいてFIFOメモリ211〜213の
データを選択的に読み出し、これによってセルデータの
多重を実現している。In this example, the cell data supplied to the input ports 201 to 203 are asynchronously multiplexed and output port 2
It is designed to be output from 04. First, the cell data supplied to the input ports 201 to 203 are temporarily stored in the FIFO memories 211 to 213. Next, FIFO
The memory data reading means 230 is the priority control means 2
The data in the FIFO memories 211 to 213 is selectively read out under the control of 20 and thereby the multiplexing of the cell data is realized.
【0005】この図2例の従来のセルデータ多重装置に
おける優先順位制御手段220は、あるタイミングでセ
ルデータが読みだされたFIFOメモリ211〜213
は、次の読みだしタイミングでは優先順位を最下位にす
るという制御を行っている。このような制御によって各
入力ポート201〜203に対する優先順位が平等にな
る。The priority control means 220 in the conventional cell data multiplexer of the example of FIG. 2 has FIFO memories 211 to 213 from which cell data is read at a certain timing.
Controls to set the priority to the lowest at the next read timing. By such control, the priority order of the input ports 201 to 203 becomes equal.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のセルデータ多重装置では、FIFOメモリ211〜
213に蓄積されたデータ量に関係なく、各入力ポート
201〜203に対する優先順位が平等になるように制
御されるため、特定の入力ポートに瞬間的にセルデータ
が集中した場合、その入力ポートに接続されたFIFO
メモリにオーバフローが発生する場合があり、セルデー
タ多重の効率が低下するという問題があった。However, in the above-mentioned conventional cell data multiplexer, the FIFO memories 211 to 211 are not used.
Regardless of the amount of data stored in 213, the priority of each input port 201 to 203 is controlled to be equal. Therefore, when cell data momentarily concentrates on a specific input port, Connected FIFO
There is a problem in that an overflow may occur in the memory, and the efficiency of cell data multiplexing decreases.
【0007】本発明の目的は、セルデータ多重の効率を
向上できるセルデータ多重装置を提供することにある。It is an object of the present invention to provide a cell data multiplexer which can improve the efficiency of cell data multiplexing.
【0008】[0008]
【課題を解決するための手段】本発明は、少なくとも2
つの入力ポートのそれぞれのポートに供給されるセルデ
ータを非同期多重して1つの出力ポートから出力するセ
ルデータ多重装置において、上記各入力ポートにそれぞ
れ接続されて、供給された入力セルデータを一時的に蓄
積するFIFOメモリと、上記各FIFOメモリにそれ
ぞれ接続されて、このFIFOメモリに蓄積されている
蓄積セルデータ量を検出する蓄積セルデータ量検出手段
と、上記各蓄積セルデータ量検出手段に蓄積されている
蓄積セルデータ量のうち、最大の値の蓄積セルデータ量
を検出して蓄積セルデータ量が最大であるFIFOメモ
リを特定する最大蓄積FIFOメモリ検出手段と、この
最大蓄積FIFOメモリ検出手段によって特定されたF
IFOメモリからセルデータを読み出して上記1つの出
力ポートから出力するFIFOメモリデータ読み出し手
段とを備えるものである。The present invention comprises at least two aspects.
In a cell data multiplexer that asynchronously multiplexes cell data supplied to respective ones of two input ports and outputs from one output port, the supplied input cell data is temporarily connected to each of the above input ports. And a storage unit connected to each of the FIFO memories to detect the storage cell data amount stored in the FIFO memory, and to store the storage cell data amount detection unit. Maximum storage FIFO memory detection means for detecting the maximum storage cell data amount of the stored storage cell data amounts and identifying the FIFO memory having the maximum storage cell data amount, and the maximum storage FIFO memory detection means. Identified by F
A FIFO memory data reading means for reading cell data from the IFO memory and outputting the cell data from the one output port.
【0009】[0009]
【実施例】以下、本発明のセルデータ多重装置の一実施
例を図面をもとに説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the cell data multiplexer of the present invention will be described below with reference to the drawings.
【0010】図1は本発明の一実施例の構成を示すもの
である。FIG. 1 shows the configuration of an embodiment of the present invention.
【0011】図1において、セルデータの入力ポート1
01〜103は、それぞれFIFOメモリ111〜11
3の入力側に接続される。FIFOメモリ111〜11
3の蓄積データ量出力端子は蓄積セルデータ量検出手段
121〜123の入力側に接続される。FIFOメモリ
111〜113のセルデータの出力側はFIFOメモリ
データ読み出し手段140のデータ入力端子に接続され
ている。蓄積セルデータ量検出手段121〜123の出
力側は、最大蓄積FIFOメモリ検出手段130の入力
側に接続されている。この最大蓄積FIFOメモリ検出
手段130の出力側はFIFOメモリデータ読み出し手
段140の制御入力端子に接続されている。FIFOメ
モリデータ読み出し手段140の出力側は出力ポート1
04に接続されている。In FIG. 1, an input port 1 for cell data
01 to 103 are FIFO memories 111 to 11 respectively.
3 is connected to the input side. FIFO memory 111 to 11
The accumulated data amount output terminal 3 is connected to the input side of the accumulated cell data amount detecting means 121 to 123. The cell data output sides of the FIFO memories 111 to 113 are connected to the data input terminal of the FIFO memory data reading means 140. The output sides of the storage cell data amount detection means 121 to 123 are connected to the input side of the maximum storage FIFO memory detection means 130. The output side of the maximum storage FIFO memory detecting means 130 is connected to the control input terminal of the FIFO memory data reading means 140. The output side of the FIFO memory data reading means 140 is the output port 1
It is connected to 04.
【0012】次に、この構成における動作について説明
する。Next, the operation in this configuration will be described.
【0013】FIFOメモリ111〜113は、入力ポ
ート101〜103から入力された固定長パケットデー
タであるセルデータを一時蓄積する。蓄積セルデータ量
検出手段121〜123は、それぞれFIFOメモリ1
11から113の現在の一時蓄積セルデータ量の蓄積状
態151〜153を常に監視して、蓄積セルデータ量1
61〜163を最大蓄積FIFOメモリ検出手段130
に出力する。The FIFO memories 111 to 113 temporarily store cell data which are fixed length packet data input from the input ports 101 to 103. The accumulated cell data amount detecting means 121 to 123 are respectively the FIFO memory 1
The current storage statuses 151 to 153 of the current temporary storage cell data amount 11 to 113 are constantly monitored, and the storage cell data amount 1
Maximum storage FIFO memory detection means 130
Output to.
【0014】最大蓄積FIFOメモリ検出手段130
は、供給された蓄積セルデータ量161〜163のう
ち、最大の値の蓄積セルデータ量を検出し、蓄積セルデ
ータ量が最大であるFIFOメモリを特定してその最大
蓄積FIFOメモリ番号131をFIFOメモリデータ
読み出し手段140に知らせる。Maximum storage FIFO memory detection means 130
Detects the maximum storage cell data amount of the supplied storage cell data amounts 161 to 163, identifies the FIFO memory having the maximum storage cell data amount, and sets the maximum storage FIFO memory number 131 to FIFO. Notify the memory data reading means 140.
【0015】FIFOメモリデータ読み出し手段140
では、最大蓄積FIFOメモリ検出手段130から送ら
れてくる蓄積セルデータ量の一番多いFIFOメモリを
特定するFIFOメモリ番号131にしたがって、対応
するFIFOメモリからセルデータ171〜173を読
みだし、出力ポート104に非同期多重されたセルデー
タ多重出力141を送出する。FIFO memory data reading means 140
Then, the cell data 171 to 173 are read from the corresponding FIFO memory according to the FIFO memory number 131 that specifies the FIFO memory having the largest amount of accumulated cell data sent from the maximum accumulated FIFO memory detection means 130, and output port The cell data multiplex output 141 asynchronously multiplexed with 104 is transmitted.
【0016】図1例のセルデータ多重装置は、以上の動
作を繰り返し行うことによって、入力ポート101〜1
03の3ポートから入力されたセルデータに対する非同
期多重を実現している。The cell data multiplexer of the example of FIG. 1 repeats the above-mentioned operation to input ports 101 to 1
Asynchronous multiplexing for cell data input from three ports 03 is realized.
【0017】[0017]
【発明の効果】以上の説明から明らかなように、本発明
のセルデータ多重装置は、入力ポートに接続されたFI
FOメモリの蓄積セルデータ量を検出して、蓄積セルデ
ータ量の最も多いFIFOメモリから優先的にセルデー
タを読み出すようにしている。As is apparent from the above description, the cell data multiplexer of the present invention has the FI connected to the input port.
The amount of accumulated cell data in the FO memory is detected, and the cell data is preferentially read from the FIFO memory having the largest amount of accumulated cell data.
【0018】このため、少ないFIFOメモリ容量で効
率的にセルデータの非同期多重を実現することができる
という効果が得られる。Therefore, there is an effect that asynchronous multiplexing of cell data can be efficiently realized with a small FIFO memory capacity.
【図1】本発明のセルデータ多重装置の一実施例の構成
を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an embodiment of a cell data multiplexing device of the present invention.
【図2】従来のセルデータ多重装置の一例の構成を示す
ブロック図である。FIG. 2 is a block diagram showing a configuration of an example of a conventional cell data multiplexing device.
101〜103 入力ポート 104 出力ポート 111〜113 FIFOメモリ 121〜123 蓄積セルデータ量検出手段 130 最大蓄積FIFOメモリ検出手段 131 最大蓄積FIFOメモリ番号 140 FIFOメモリデータ読みだし手段 141 セルデータ多重出力 151〜153 FIFOメモリ蓄積状態 161〜163 蓄積セルデータ量 171〜173 セルデータ 101-103 input port 104 output port 111-113 FIFO memory 121-123 accumulated cell data amount detection means 130 maximum accumulated FIFO memory detection means 131 maximum accumulated FIFO memory number 140 FIFO memory data reading means 141 cell data multiple output 151-153 FIFO memory accumulation state 161 to 163 accumulated cell data amount 171 to 173 cell data
Claims (1)
ポートに供給されるセルデータを非同期多重して1つの
出力ポートから出力するセルデータ多重装置において、 上記各入力ポートにそれぞれ接続されて、供給された入
力セルデータを一時的に蓄積するFIFOメモリと、 上記各FIFOメモリにそれぞれ接続されて、このFI
FOメモリに蓄積されている蓄積セルデータ量を検出す
る蓄積セルデータ量検出手段と、 上記各蓄積セルデータ量検出手段に蓄積されている蓄積
セルデータ量のうち、最大の値の蓄積セルデータ量を検
出して蓄積セルデータ量が最大であるFIFOメモリを
特定する最大蓄積FIFOメモリ検出手段と、 この最大蓄積FIFOメモリ検出手段によって特定され
たFIFOメモリからセルデータを読み出して上記1つ
の出力ポートから出力するFIFOメモリデータ読み出
し手段と、 を備えることを特徴とするセルデータ多重装置。1. A cell data multiplexer that asynchronously multiplexes cell data supplied to each of at least two input ports and outputs from one output port, and is connected to each of the input ports and supplied. And a FIFO memory for temporarily accumulating the input cell data and each of the above-mentioned FIFO memories.
A storage cell data amount detecting means for detecting the storage cell data amount stored in the FO memory, and a storage cell data amount having the maximum value among the storage cell data amounts stored in the storage cell data amount detecting means. And a maximum storage FIFO memory detection unit that specifies a FIFO memory having the maximum storage cell data amount, and cell data is read from the FIFO memory specified by the maximum storage FIFO memory detection unit and output from the one output port. A cell data multiplexing device comprising: a FIFO memory data reading means for outputting;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22667691A JPH0568047A (en) | 1991-09-06 | 1991-09-06 | Cell data multiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22667691A JPH0568047A (en) | 1991-09-06 | 1991-09-06 | Cell data multiplexer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0568047A true JPH0568047A (en) | 1993-03-19 |
Family
ID=16848912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22667691A Pending JPH0568047A (en) | 1991-09-06 | 1991-09-06 | Cell data multiplexer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0568047A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226774A (en) * | 1994-02-15 | 1995-08-22 | Nec Corp | Frame generator |
JPH1032602A (en) * | 1996-07-16 | 1998-02-03 | Nec Corp | Packet data multiplex control system |
US6026098A (en) * | 1997-03-18 | 2000-02-15 | Fujitsu Limited | Line multiplexing system |
JP2007312256A (en) * | 2006-05-20 | 2007-11-29 | Nec Engineering Ltd | Asynchronous packet data multiplexing circuit |
WO2014147775A1 (en) * | 2013-03-20 | 2014-09-25 | 富士機械製造株式会社 | Communication system and electronic component attachment device |
-
1991
- 1991-09-06 JP JP22667691A patent/JPH0568047A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226774A (en) * | 1994-02-15 | 1995-08-22 | Nec Corp | Frame generator |
JPH1032602A (en) * | 1996-07-16 | 1998-02-03 | Nec Corp | Packet data multiplex control system |
US6026098A (en) * | 1997-03-18 | 2000-02-15 | Fujitsu Limited | Line multiplexing system |
JP2007312256A (en) * | 2006-05-20 | 2007-11-29 | Nec Engineering Ltd | Asynchronous packet data multiplexing circuit |
JP4572176B2 (en) * | 2006-05-20 | 2010-10-27 | Necエンジニアリング株式会社 | Asynchronous packet data multiplexing circuit |
WO2014147775A1 (en) * | 2013-03-20 | 2014-09-25 | 富士機械製造株式会社 | Communication system and electronic component attachment device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
US7031330B1 (en) | Very wide memory TDM switching system | |
JP2880271B2 (en) | Band control method and circuit | |
CA2025632C (en) | Routing method and routing system for switching system having a plurality of paths | |
US5412646A (en) | Asynchronous transfer mode switch architecture | |
JPH03149936A (en) | Communication changeover element and variable long-distance communication message transfer method | |
US5321691A (en) | Asynchronous transfer mode (ATM) switch fabric | |
US5164937A (en) | Packet concentrator and packet switching system | |
JPH0568047A (en) | Cell data multiplexer | |
US6775287B1 (en) | Output buffer type ATM exchange device and multicast control method | |
US5475675A (en) | Apparatus and method for non-stop switching in asynchronous transfer mode | |
JPH04281642A (en) | Cross point type switch employing common buffer | |
EP0755139A3 (en) | ATM switch address generating circuit | |
JP4021566B2 (en) | Data memory device and data memory control method | |
JP3011145B2 (en) | ATM switch and control method thereof | |
JP3019853B2 (en) | ATM switch and control method thereof | |
AU645122B2 (en) | An ATM load distribution arrangement | |
KR950022453A (en) | Switching system of ATM switch and its capacity expansion method | |
JP2906853B2 (en) | Change point detection circuit | |
JP2871652B2 (en) | ATM switch | |
KR0146763B1 (en) | Broadcast control apparatus of shared buffer type atm switch | |
JPH02280439A (en) | Data conversion circuit from time division system into packet system using first-in first-out memory | |
JPH02164158A (en) | Time multiplex logic circuit | |
JPH07321814A (en) | Time division atm switch | |
JPH05227196A (en) | Continuous duplex switching device |