JPH0566957A - Test system for information processor - Google Patents

Test system for information processor

Info

Publication number
JPH0566957A
JPH0566957A JP3226732A JP22673291A JPH0566957A JP H0566957 A JPH0566957 A JP H0566957A JP 3226732 A JP3226732 A JP 3226732A JP 22673291 A JP22673291 A JP 22673291A JP H0566957 A JPH0566957 A JP H0566957A
Authority
JP
Japan
Prior art keywords
error
instruction
information processing
test
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3226732A
Other languages
Japanese (ja)
Inventor
Yasuyuki Doshita
靖之 堂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Hokuriku Ltd filed Critical NEC Software Hokuriku Ltd
Priority to JP3226732A priority Critical patent/JPH0566957A/en
Publication of JPH0566957A publication Critical patent/JPH0566957A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To accurately and effectively detect the error that is produced by one of plural tested information processors and affects other processors. CONSTITUTION:The random test program groups 30 are carried out and compared with each other and the number' of error detecting instructions are detected. Then the instruction shown by the error detecting instruction number of the test procedure where no error is detected by a communication receiving instruction pointing means 26 is replaced with a communication instruction which is given to a tested information processor 2 where an error is detected. Then a test procedure group is carried out again and the communication interruption generating order number is pointed. A composite error generating instruction pointing means 27 increases successively the instruction number to the communication interruption generating instruction number for the test procedure that detected an error and then repeats the execution and the comparison of the test procedure groups to point the errors.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報処理装置の試験方
式に関し、特にランダムに生成した試験データ及び試験
手順を用いる試験方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test method for an information processing device, and more particularly to a test method using randomly generated test data and test procedure.

【0002】[0002]

【従来の技術】従来、この種の情報処理装置の試験方式
は、乱数を用いランダムに生成した試験データ及び試験
手順とから成るランダム試験プログラムを、被試験情報
処理装置の先行制御を有効にした状態で実行した結果と
先行制御を無効にした状態で実行した結果とを比較し、
不一致であれば、両実行結果をもとに原因解析を行う試
験方式が採られていた。
2. Description of the Related Art Conventionally, in a test method of this type of information processing apparatus, a random test program consisting of test data randomly generated using random numbers and a test procedure is used to enable advance control of the information processing apparatus under test. Compare the result executed in the state with the result executed in the state in which the preceding control is disabled,
If they do not match, a test method was adopted in which the cause analysis was performed based on both execution results.

【0003】また、ランダム試験プログラム実行後、比
較エラーを検出したとき、ランダム試験プログラムの命
令開始番地から順次命令数を増加し、再度比較エラーを
検出するまで実行及び比較を繰り返すことによりエラー
原因となる命令を指摘すると試験方式が採られていた。
When a comparison error is detected after the random test program is executed, the number of instructions is sequentially increased from the instruction start address of the random test program, and the execution and comparison are repeated until the comparison error is detected again. The test method was adopted when pointing out the order.

【0004】さらに、この種の情報処理装置試験方式
は、これらの試験方式を繰り返し実行する連続試験方式
が採られていた。
Furthermore, the information processing apparatus test method of this type employs a continuous test method in which these test methods are repeatedly executed.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の情報処
理装置の試験方式は、被試験情報処理装置が複数で同時
にそれぞれのランダム試験プログラムを実行し比較エラ
ーを検出した時同一命令数を順次増加し、エラー原因と
なる命令を指摘しているが、異ったランダム試験プログ
ラムの実行時間は全被試験情報処理装置でそれぞれ異
り、一方の被試験情報処理装置が他方の被試験情報処理
装置に影響を及ぼして発生するエラーの場合、たとえ他
方の被試験情報処理装置でエラー原因となる命令が存在
しても、一方の被試験情報処理装置で他方の被試験情報
処理装置に影響を及ぼす命令が出現するまでエラー指摘
を行わず、実際に他方の被試験情報処理装置でエラー原
因となる命令を指摘できないという欠点がある。
In the above-described conventional information processing apparatus testing method, when a plurality of information processing apparatuses under test simultaneously execute respective random test programs and detect a comparison error, the same instruction number is sequentially increased. However, although the instruction causing the error is pointed out, the execution time of the different random test programs is different in all the information processing devices under test, and one information processing device under test is the other information processing device under test. In the case of an error that affects the information processing device under test, the information processing device under test affects the information processing device under test even if there is an instruction causing the error in the other information processing device under test. There is a drawback in that the error is not pointed out until the instruction appears, and the instruction causing the error cannot be pointed out in the other information processing device under test.

【0006】[0006]

【課題を解決するための手段】本発明の情報処理装置の
試験方式は、ランダム試験プログラム生成手段と、この
ランダム試験プログラム生成手段で生成した複数の試験
手順を任意の命令開始番地から任意の命令数のみ同時実
行する試験命令実行手段と、前記ランダム試験プログラ
ムの実行結果を判定する実行結果判定手段と、この実行
結果判定手段でエラーを検出したとき前記複数の試験手
順を任意の命令開始番地から任意の命令数のみ同時実行
する試験命令再実行手段と、エラーとなった命令を指摘
するエラー検出命令指摘手段と、エラー未発生の情報処
理装置において前記エラー検出命令指摘手段により指摘
した命令数の命令をエラー発生の情報処理装置への通信
命令に置き換えて実行し、前記エラー発生の情報処理装
置で前記エラー未発生の情報装置からの通知を受け取る
命令を指摘する通信受け取り命令指摘手段と、前記エラ
ー発生の情報処理装置において前記通信受け取り命令指
摘手段で通信命令に置き換えた命令を元に戻して実行
し、前記実行結果判定手段によりエラーの有無を判定
し、この判定結果に基づいて前記エラー発生の情報処理
装置での実行命令数を操作しエラー指摘を行う複合エラ
ー発生命令指摘手段とを有している。
According to a test method of an information processing apparatus of the present invention, a random test program generating means and a plurality of test procedures generated by the random test program generating means are used to generate an arbitrary instruction from an arbitrary instruction start address. A number of test instruction executing means for executing simultaneously, an execution result determining means for determining an execution result of the random test program, and a plurality of test procedures from an arbitrary instruction start address when an error is detected by the execution result determining means. Test instruction re-execution means for simultaneously executing only an arbitrary number of instructions, error detection instruction indication means for pointing out an error instruction, and the number of instructions indicated by the error detection instruction indication means in an error-free information processing device The instruction is replaced with the communication instruction to the information processing device in which the error has occurred, and the instruction is executed. A communication receiving command pointing means for pointing out a command to receive a notification from a raw information device, and an instruction replaced by a communication command in the communication receiving command pointing means in the error occurrence information processing device is restored and executed, and The execution result determining means determines whether or not there is an error, and based on the determination result, it has a composite error occurrence instruction pointing out means for operating the number of execution instructions in the information processing device causing the error and pointing out the error.

【0007】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0008】図1は本発明の一実施例を示す構成図であ
る。図1において、主記憶装置1にはオペレーティング
システム10と、ランダム試験プログラム生成手段21
と試験命令実行手段22と実行結果判定手段23と試験
命令再実行手段24とエラー検出命令指摘手段25と通
信受け取り命令指摘手段26と複合エラー発生命令指摘
手段27とを有するランダム試験タスク20と、このラ
ンダム試験タスク20が生成するランダム試験手順群と
ランダム試験データ群とから成るランダム試験プログラ
ム群30とが格納され、さらに、主記憶装置1には被試
験情報処理装置群2が接続されている。
FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, the main storage device 1 has an operating system 10 and a random test program generating means 21.
A random test task 20 having a test instruction execution means 22, an execution result determination means 23, a test instruction re-execution means 24, an error detection instruction pointing means 25, a communication reception instruction pointing means 26 and a composite error occurrence instruction pointing means 27, A random test program group 30 including a random test procedure group and a random test data group generated by the random test task 20 is stored, and the main memory 1 is connected to the information processing device group 2 under test. ..

【0009】図2は、図1に示すランダム試験タスク2
0が生成したランダム試験プログラム群30の内、ラン
ダム試験手順群の1つの内容を示す図であり、乱数を用
いて生成した100個の命令と試験手順終了通知命令と
から成ることを示している。
FIG. 2 shows the random test task 2 shown in FIG.
It is a figure which shows the content of one of the random test procedure groups in the random test program group 30 which 0 produced | generated, and has shown that it consists of 100 instructions produced | generated using the random number, and the test procedure completion notification instruction. ..

【0010】図3は図1のランダム試験タスク20の処
理を示す流れ図である。
FIG. 3 is a flow chart showing the processing of the random test task 20 of FIG.

【0011】図4は図3のエラー検出命令指摘105の
処理を示す流れ図である。
FIG. 4 is a flow chart showing the processing of the error detection command indication 105 of FIG.

【0012】図5は図3の通信受け取り命令指摘106
の処理を示す流れ図である。
FIG. 5 shows the communication reception command indication 106 of FIG.
6 is a flowchart showing the processing of FIG.

【0013】図6は図5の通信受け取り命令数指摘30
9の処理を示す流れ図である。
FIG. 6 shows the number 30 of communication receiving commands in FIG.
9 is a flowchart showing the processing of No. 9.

【0014】図7は図3の複合エラー発生命令指摘10
7の処理を示す流れ図である。
FIG. 7 shows the composite error generation instruction indication 10 of FIG.
7 is a flowchart showing the processing of No. 7.

【0015】図8は図7の複合エラー発生最小命令数指
摘207の処理を示す流れ図である。
FIG. 8 is a flow chart showing a process of pointing out the minimum instruction number 207 of the composite error occurrence in FIG.

【0016】図9は図7の複合エラー未発生最大命令数
指摘508の処理を示す流れ図である。
FIG. 9 is a flow chart showing the processing of the maximum instruction number indication 508 in FIG.

【0017】図10は各被試験情報処理装置におけるエ
ラー発生の有無を格納しているエラーフラグの構成を示
す図である。
FIG. 10 is a diagram showing the structure of an error flag which stores whether or not an error has occurred in each information processing device under test.

【0018】図11は各被試験情報処理装置でランダム
試験実行中に発生した例外の種類に合わせて例外発生番
地を格納している例外情報の構成を示す図である。
FIG. 11 is a diagram showing the configuration of exception information in which exception occurrence addresses are stored in accordance with the types of exceptions that occur during the execution of random tests in each information processing device under test.

【0019】まず、図1において、オペレーティングシ
ステム10は、ランダム試験タスク20を主記憶装置1
にロードし、ランダム試験タスク20を起動する。起動
したランダム試験タスク20は、図3に示した処理を行
う。すなわち、処理100で図2に示したランダム試験
手順を被試験情報処理装置群2を成す被試験情報処理装
置数分生成し、処理101で各々のランダム試験手順が
使用するランダム試験データを乱数を用いてそれぞれ生
成し、処理102で被試験情報処理装置2の先行制御を
有効にした状態で各々のランダム試験手順を同時実行
し、それぞれの実行結果を主記憶装置1に待避する。す
なわち、各々のランダム試験手順の第1命令から第10
0命令及び試験手順終了通知命令を連続して同時実行
し、試験手順終了通知命令により各々のランダム試験手
順の実行終了を通知されたランダム試験タスク20は、
終了通知を受けた時点の各被試験情報処理装置のソフト
ウェア可視レジスタ及び各々のランダム試験手順がアク
セスしたメモリの内容、さらに、図11に示す例外発生
情報を実行結果として主記憶装置1上のワークエリアに
待避する。
First, in FIG. 1, the operating system 10 loads the random test task 20 into the main memory 1.
To start the random test task 20. The started random test task 20 performs the processing shown in FIG. That is, in process 100, the random test procedure shown in FIG. 2 is generated by the number of information processing devices under test forming the information processing device group 2 under test, and in process 101, random test data used by each random test procedure is generated as a random number. The random test procedures are generated at the same time, and the random test procedures are simultaneously executed in a state in which the advance control of the information processing device under test 2 is enabled in process 102, and the execution results are saved in the main storage device 1. That is, from the first instruction to the tenth instruction of each random test procedure.
The random test task 20 which has simultaneously executed the 0 instruction and the test procedure end notification instruction simultaneously and has been notified of the end of execution of each random test procedure by the test procedure end notification instruction,
Contents of the software visible register of each device under test at the time of receiving the end notification and the contents of the memory accessed by each random test procedure, and the exception occurrence information shown in FIG. Save in the area.

【0020】次に処理103は、被試験情報処理装置群
2の先行制御を無効にした状態で各々ランダム試験手順
を同時実行し、実行結果を主記憶装置1のワークエリア
に待避する。ここで、処理103は先行制御を無効にす
る方法として、それぞれのランダム試験手順の各命令を
同時実行ごとに、ランダム試験タスク20に割込みを発
生することで実現している以外は、処理102と同様の
処理を行う。
Next, in the process 103, the random test procedure is simultaneously executed with the preceding control of the information processing device group 2 under test disabled, and the execution result is saved in the work area of the main memory 1. Here, the process 103 is the same as the process 102 except that the preceding control is invalidated by generating an interrupt to the random test task 20 for each simultaneous execution of each instruction of each random test procedure. Perform similar processing.

【0021】続いて、処理102と処理103とで主記
憶装置1上のワークエリアに待避した実行結果を処理1
04において比較し、両者が一致した場合は処理109
に進み、オペレーティングシステム10からの終了要求
を検査し、終了要求がなければ処理100に戻って試験
を続行し、また、終了要求があれば処理を終了する。
Subsequently, in the processing 102 and the processing 103, the execution result saved in the work area on the main memory 1 is processed 1
The comparison is made in 04, and if they match each other, the process 109
Then, the end request from the operating system 10 is checked, and if there is no end request, the process returns to step 100 to continue the test, and if there is an end request, the process ends.

【0022】一方、処理102と処理103とで主記憶
装置1上のワークエリアに待避した実行結果が一致しな
い場合は、処理105に進み、比較エラーが発生した命
令を捜し出し、エラー箇所とエラーの発生したランダム
試験手順の命令数とを指摘する。
On the other hand, if the execution results saved in the work area on the main storage device 1 do not match between process 102 and process 103, the process proceeds to process 105, the instruction in which the comparison error occurs is searched, and the error location and error Point out the number of random test procedure instructions that occurred.

【0023】更に、処理106において、被試験情報処
理装置群2のうちエラー箇所のない被試験情報処理装置
のランダム試験手順のうち、処理105で指摘したエラ
ーの発生したランダム試験手順の命令数(以下エラー発
生命令数と示す)が示す命令を、エラー箇所のある被試
験情報処理装置への通信命令に置き換え、被試験情報処
理装置群2を各々のランダム試験手順で再実行し、エラ
ー箇所のある被試験情報処理装置においてエラー箇所の
ない被試験情報処理装置からの通信を受け取った時のラ
ンダム試験手順の命令数(以下通信受け取り命令数と示
す)を指摘し、処理107において被試験情報処理装置
群2のうちエラー箇所のない被試験情報処理装置では、
常にランダム試験手順を先頭から処理105で指摘した
エラー発生命令数が示すまでを実行し、エラー箇所のあ
る被試験情報処理装置では、まず、ランダム試験手順を
先頭命令から処理106で指摘した通信受け取り命令数
までを実行し、エラー判定によりランダム試験手順の命
令数を増減させ実行を繰り返し、エラー箇所を指摘す
る。
Further, in the process 106, the number of instructions of the random test procedure in which the error pointed out in the process 105 out of the random test procedure of the information processing device under test having no error part in the information processing device group under test 2 ( The instruction indicated by (the number of error occurrence instructions) will be replaced with the communication instruction to the information processing device under test having the error portion, the information processing device group 2 under test will be re-executed in each random test procedure, and In a certain information processing device under test, the number of commands in the random test procedure (hereinafter, referred to as the number of received commands for communication) when the communication from the information processing device under test having no error point is received is pointed out, and in step 107, the information processing under test is performed. In the information processing device under test having no error part in the device group 2,
The random test procedure is always executed from the beginning until the number of error occurrence instructions pointed out in step 105 is indicated, and in the information processing device under test having the error portion, first, the random test procedure from the top instruction to the communication reception pointed out in step 106 is received. Execute up to the number of instructions, increase or decrease the number of instructions in the random test procedure by error judgment, repeat the execution, and point out the error location.

【0024】続いて、処理108でエラー箇所をオペレ
ーティングシステム10を介してエラーメッセージとし
て出力し、処理109でオペレーティングシステム10
からの終了要求を検査し、終了要求がなければ処理10
0に戻って試験を続行し、また、終了要求があれば試験
を終了する。
Next, in step 108, the error location is output as an error message via the operating system 10, and in step 109 the operating system 10 is output.
The termination request from the server, and if there is no termination request, process 10
The test is returned to 0 and the test is continued, and if there is a termination request, the test is terminated.

【0025】次に、図3の処理105で行うエラー検出
命令指摘処理について、図4,図10を用いて詳細に説
明する。
Next, the error detection command indication processing executed in the processing 105 of FIG. 3 will be described in detail with reference to FIGS. 4 and 10.

【0026】まず、処理200において再実行命令数を
1に初期化する。次に、処理201で被試験情報処理装
置群2に対するそれぞれのランダム試験手順において前
記再実行命令数の指示する命令の次の命令を試験終了通
知命令に置き換えた後、図3の処理102と同様に、被
試験情報処理装置群2の先行制御を有効にした状態でそ
れぞれのランダム試験手順を実行し、実行結果を主記憶
装置1上のワークエリアに待避し、処理202で被試験
情報処理装置群2に対するそれぞれのランダム試験手順
において前記再実行命令数の指示する命令の次の命令を
試験通知命令に置き換えた後、図3の処理103と同様
に、被試験情報処理装置群2の先行制御を無効にした状
態でそれぞれのランダム試験手順を実行し、実行結果を
主記憶装置1上のワークエリアに待避する。
First, in process 200, the number of re-executed instructions is initialized to 1. Next, in process 201, after the command next to the command instructed by the number of re-execution commands is replaced with the test end notification command in each random test procedure for the information processing device group under test 2, the same as process 102 in FIG. Further, each random test procedure is executed in a state in which the preceding control of the information processing device group under test 2 is enabled, the execution result is saved in the work area on the main storage device 1, and the information processing device under test is processed in step 202. After replacing the instruction next to the instruction instructed by the number of re-execution instructions with the test notification instruction in each random test procedure for the group 2, the preceding control of the information processing device group 2 under test is performed, as in the process 103 in FIG. Each random test procedure is executed in a state in which is disabled, and the execution result is saved in the work area on the main storage device 1.

【0027】続いて、処理201と処理02とで主記憶
装置1上のワークエリアに待避した実行結果を各被試験
情報処理装置ごとに処理203で比較し、不一致があれ
ば処理204で図10に示すエラーフラグの不一致であ
った被試験情報処理装置番号の対応する箇所に、実行結
果不一致を意味するFFを設定し処理を終了する。
Subsequently, the execution results saved in the work area on the main storage device 1 in the processing 201 and the processing 02 are compared in the processing 203 for each information processing device under test. The FF indicating execution result non-coincidence is set in the corresponding position of the information processing device under test whose non-coincidence of the error flags shown in (3) is set, and the process is terminated.

【0028】一方、処理201と処理202で主記憶装
置1上のワークエリアに待避した実行結果が一致する場
合は処理105に進み、再実行命令数に1加算した値を
設定し処理206に進み、再実行命令数がランダム試験
手順の総命令数100を超えるか否かを判断し、再実行
命令数がランダム試験手順の総命令数100を超えてい
れば処理を終了し、また、再実行命令数がランダム試験
手順の総命令数100を超えていなければ処理201に
戻る。
On the other hand, if the execution results saved in the work area on the main memory 1 in process 201 and process 202 match, the process proceeds to process 105, the value obtained by adding 1 to the number of re-execution instructions is set, and the process proceeds to process 206. , It is determined whether the number of re-execution instructions exceeds 100 in the random test procedure. If the number of re-execution instructions exceeds 100 in the random test procedure, the process is terminated and re-executed. If the number of instructions does not exceed the total number 100 of instructions in the random test procedure, the process returns to step 201.

【0029】次に、図3の処理106で行う通信受け取
り命令指摘処理について図5を用いて詳細に説明する。
Next, the communication receiving command pointing process performed in the process 106 of FIG. 3 will be described in detail with reference to FIG.

【0030】まず、処理300でエラー検出命令数に処
理105で確定した再実行命令数を初期値として設定す
る。次に、処理301で被試験情報処理装置群2を構成
する装置台数を構成装置台数Nに設定する。続いて、処
理302で被試験情報処理装置番号Mを0に初期化す
る。さらに、処理303でMがN−1の値と一致するか
否かを判断し、一致しなければ処理304に進み、Mが
示す被試験情報処理装置のエラーフラグの内容を抽出
し、抽出した内容が00であればMが示す被試験情報処
理装置のランダム試験手順において、エラー検出命令数
が示す命令をエラーフラグがFFである全被試験情報処
理装置への通信命令に書き換え、さらに、エラー検出命
令数が示す次の命令を試験終了通知命令に書き換え、処
理307でMを1加算し処理303に戻る。
First, in process 300, the number of error detection commands is set to the number of re-execution commands determined in process 105 as an initial value. Next, in process 301, the number of devices constituting the information processing device group under test 2 is set to the number N of constituent devices. Then, in process 302, the information processing device number under test M is initialized to 0. Further, in process 303, it is determined whether or not M matches the value of N−1. If they do not match, the process proceeds to process 304, and the content of the error flag of the information processing device under test indicated by M is extracted and extracted. If the content is 00, in the random test procedure of the information processing device under test indicated by M, the command indicated by the error detection command number is rewritten to the communication command to all the information processing devices under test whose error flag is FF, and the error The next instruction indicated by the number of detected instructions is rewritten to the test end notification instruction, M is incremented by 1 in step 307, and the process returns to step 303.

【0031】一方、処理304でMが示す被試験情報処
理装置のエラーフラグの内容がFFであれば、処理30
6でMが示す被試験情報処理装置のランダム試験手順に
おいて、エラー検出命令数が示す次の命令を試験終了通
知命令に書き換え、第1命令の命令カウンタを主記憶装
置1上のワークエリアに保存し処理307に進む。ま
た、処理303でMがN−1の値と一致すれば処理30
8に進み、処理201と同様に被試験情報処理装置群2
の先行制御を有効にした状態でそれぞれのランダム試験
手順を同時実行し、実行結果を主記憶装置1上のワーク
エリアに待避する。
On the other hand, if the content of the error flag of the information processing device under test indicated by M in process 304 is FF, process 30
In the random test procedure of the information processing device under test indicated by M in FIG. 6, the next instruction indicated by the number of error detection instructions is rewritten to a test end notification instruction, and the instruction counter of the first instruction is saved in the work area on the main storage device 1. Then, the process proceeds to process 307. If M matches the value of N−1 in process 303, process 30
8, the information processing device group under test 2 is processed similarly to the process 201.
The respective random test procedures are simultaneously executed in a state where the preceding control is enabled, and the execution result is saved in the work area on the main storage device 1.

【0032】続いて、処理309にエラーフラグがFF
である全被試験情報処理装置の実行結果より通信受け取
り命令数を決定し処理を終了する。
Then, in process 309, the error flag is set to FF.
Then, the number of communication receiving instructions is determined from the execution results of all the information processing devices under test, and the process is terminated.

【0033】次に、図6,図11を用いて図5の処理3
09について更に詳しく説明する。
Next, referring to FIGS. 6 and 11, the process 3 of FIG.
09 will be described in more detail.

【0034】まず、処理400で被試験情報処理装置群
2を構成する装置台数を構成装置台数Nに設定し、被試
験情報処理装置番号Mを0に初期化し、書き換え命令数
を101に初期化する。さらに、処理401でMがN−
1の値と一致するか否かを判断し、一致すれば処理を終
了する。
First, in process 400, the number of devices constituting the information processing device group 2 to be tested is set to the number N of constituent devices, the information processing device number M to be tested is initialized to 0, and the number of rewriting commands is initialized to 101. To do. Further, in process 401, M is N-
It is determined whether or not the value matches the value of 1, and if they match, the processing ends.

【0035】一方、処理401でMがN−1の値と一致
しない場合は処理402へ進み、Mが示す被試験情報処
理装置のエラーフラグの内容が00と一致するか否かを
判断し、一致しなければ処理407へ進み、また、一致
すれば処理403へ進み、Mが示す被試験情報処理装置
の実行結果にある図11に示す例外情報の中から通信割
り込み情報のうち最も小さい命令カウンタを抽出する。
On the other hand, if M does not match the value of N-1 in process 401, the process proceeds to process 402, and it is determined whether or not the content of the error flag of the information processing device under test indicated by M matches 00. If they do not match, the process proceeds to step 407, and if they match, the process proceeds to step 403, and the instruction counter having the smallest communication interrupt information among the exception information shown in FIG. To extract.

【0036】続いて、処理404で処理307において
主記憶装置1上のワークエリアに保存したMが示す被試
験情報処理装置のランダム試験手順の第1命令を示す命
令カウンタと一致するまで繰り返し、一致したときの命
令数を割り込み命令数として設定する。さらに、処理4
05で書き換え命令数<割り込み命令数条件が成立する
か否かを判断し、成立すれば処理406で書き換え命令
数に割り込み命数に設定し、処理407でMに1加算し
て処理401に戻る。また、処理405で条件が成立し
ない場合は処理407へ進む。
Subsequently, in step 404, the processing is repeated until the instruction counter indicating the first instruction of the random test procedure of the information processing device under test indicated by M stored in the work area on the main storage device 1 in step 307 matches. The number of instructions at that time is set as the number of interrupt instructions. Further, process 4
In 05, it is determined whether or not the condition of the number of rewriting instructions <the number of interrupt instructions is satisfied. If the condition is not satisfied in process 405, the process proceeds to process 407.

【0037】次に、図3の処理107で行う複合エラー
発生命令指摘処理について図7を用いて詳細に説明す
る。
Next, the composite error occurrence instruction pointing out process executed in the process 107 of FIG. 3 will be described in detail with reference to FIG.

【0038】まず、処理500で被試験情報処理装置群
2を構成する装置台数を構成装置台数Nに設定し、被試
験情報処理装置番号Mを0に初期化する。続いて、処理
501でMがN−1の値と一致するか否かを判断し、一
致しない場合は処理502でMが示す被試験情報処理装
置のランダム試験手順において、エラーフラグが00で
あるときはエラー検出命令数が示す命令を処理304で
書き換える前の命令に書き戻し、さらに、エラー検出命
令数が示す次の命令を試験終了通知命令に書き換え、エ
ラーフラグがFFであるときは書き換え命令数が示す命
令を試験終了通知命令に書き換える。そして、処理50
3でMを1加算し処理501に戻る。
First, in process 500, the number of devices forming the information processing device group 2 under test is set to the number N of constituent devices, and the information processing device number M under test is initialized to 0. Subsequently, in process 501, it is determined whether M matches the value of N−1. If they do not match, in process 502, the error flag is 00 in the random test procedure of the information processing device under test indicated by M. In this case, the instruction indicated by the error detection instruction number is written back to the instruction before being rewritten in the process 304, and the next instruction indicated by the error detection instruction number is rewritten to the test end notification instruction. When the error flag is FF, the rewriting instruction is executed. The command indicated by the number is rewritten to the test end notification command. Then, the process 50
In step 3, M is incremented by 1, and the process returns to step 501.

【0039】一方、処理501でMがN−1の値と一致
する場合は処理504へ進み、処理201と同様に、被
試験情報処理装置群2の先行制御を有効にした状態でそ
れぞれのランダム試験手順を同時実行し、実行結果を主
記憶相装置1上のワークエリアに待避する。続いて、処
理505で処理202と同様に、被試験情報処理装置群
2の先行制御を無効にした状態でそれぞれのランダム試
験手順を同時実行し、実行結果を主記憶装置1上のワー
クエリアに待避する。
On the other hand, when M is equal to the value of N-1 in the process 501, the process proceeds to the process 504, and similarly to the process 201, the random control is performed with the preceding control of the information processing device group 2 under test enabled. The test procedure is executed simultaneously, and the execution result is saved in the work area on the main memory phase device 1. Then, in process 505, similarly to process 202, the random test procedures are simultaneously executed in a state in which the preceding control of the information processing device group under test 2 is disabled, and the execution result is stored in the work area on the main storage device 1. Save.

【0040】次に、処理506で処理104と同様に、
処理504と処理505で主記憶装置1上のワークエリ
アに待避した実行結果とを比較し、両者が一致した場合
は処理507に進み、比較エラーを検出するまでそれぞ
れのランダム試験手順を同時実行かつ比較を繰り返し、
処理509で処理507において確定した書き換え命令
数を複合エラー発生命数として指摘し処理を終了する。
Next, in process 506, as in process 104,
The execution results saved in the work area on the main memory 1 are compared in processing 504 and processing 505, and if they match, the processing proceeds to processing 507, and the random test procedures are simultaneously executed until a comparison error is detected. Repeat the comparison,
In process 509, the number of rewrite commands determined in process 507 is pointed out as the composite error occurrence count, and the process ends.

【0041】一方、処理506で処理504と処理50
5とで主記憶装置1上のワークエリアに待避した実行結
果を比較したとき、両者が不一致の場合は処理508で
比較エラーが検出しなくなるまでそれぞれのランダム試
験手順を同時実行かつ比較を繰り返し、処理510で処
理508において確定した書き換え命令数に1を加算し
た値を複合エラー発生命令数として指摘し処理を終了す
る。
On the other hand, in process 506, process 504 and process 50
When the execution results saved in the work area on the main storage device 1 are compared with 5 and the two do not match, each random test procedure is simultaneously executed and the comparison is repeated until no comparison error is detected in the process 508, In process 510, the value obtained by adding 1 to the number of rewrite commands determined in process 508 is pointed out as the number of composite error occurrence commands, and the process is terminated.

【0042】次に、図7に示す処理507の複合エラー
発生最小命令数指摘処理について図8を用いて詳細に説
明する。
Next, the composite error occurrence minimum instruction number indication processing of the processing 507 shown in FIG. 7 will be described in detail with reference to FIG.

【0043】まず処理600において書き換え命令数を
1加算し、被試験情報処理装置群2を構成する装置台数
を構成装置台数Nに設定し、被試験情報処理番号Mを0
に初期化する。続いて、処理601でMがN−1の値と
一致するか否かを判断し、一致していなければ処理60
2に進み、さらに、Mが示す被試験情報処理装置のエラ
ーフラグの内容が00と一致するか否かを判断し、一致
しない場合は処理603へ進み、Mが示す被試験情報処
理装置のランダム試験手順において書き換え命令数が示
す命令を敷え出漁通知命令に書き換え、処理605でM
を1加算し処理601へ戻る。
First, in process 600, the number of rewriting instructions is incremented by 1, the number of devices forming the information processing device group 2 under test is set to the number N of constituent devices, and the information processing number under test M is 0.
Initialize to. Subsequently, in process 601, it is determined whether M matches the value of N−1. If they do not match, process 60 is performed.
Then, the process proceeds to step 2, and it is determined whether the content of the error flag of the information processing device under test indicated by M matches 00. If they do not match, the process proceeds to step 603, where the random number of the information processing device under test indicated by M is random. In the test procedure, the command indicated by the number of rewriting commands is rewritten into the spread fishing notification command, and in step 605 M
Is incremented by 1 and the process returns to step 601.

【0044】一方、処理602でMが示す被試験情報処
理装置のエラーフラグの内容が00と一致する場合は、
処理604でエラー検出命令数が示す次の命令を試験終
了通知命令に書き換え処理605へ進む。
On the other hand, when the content of the error flag of the information processing device under test indicated by M in processing 602 matches 00,
In process 604, the next command indicated by the number of error detection commands is rewritten to the test end notification command and the process proceeds to process 605.

【0045】また、処理601でMがN−1の値と一致
した場合は、処理606で処理504と同様に、被試験
情報処理装置群2の先行制御を有効にした状態でそれぞ
れのランダム試験手順を同時実行し、実行結果を主記憶
装置1上のワークエリアに待避する。次に、処理607
で処理505と同様に被試験情報処理装置群2先行制御
を無効にした状態でそれぞれのランダム試験手順を同時
実行し、実行結果を主記憶装置1上のワークエリアに待
避する。次に、処理607で処理505と同様に被試験
情報処理装置群2の先行制御を無効にした状態でそれぞ
れのランダム試験手順を同時実行し、実行結果を主記憶
装置1上のワークエリアに待避する。続いて、処理60
8で処理506と同様に、処理606と処理607で主
記憶装置1上のワークエリアに待避した実行結果を比較
し、両者が一致した場合は処理600へ戻り、一致しな
かった場合は処理を終了する。
If M matches the value of N-1 in process 601, each random test is performed in process 606 in the same manner as in process 504 with the preceding control of the information processing device group 2 under test enabled. The procedures are executed simultaneously, and the execution results are saved in the work area on the main storage device 1. Next, processing 607
In the same manner as the processing 505, the random test procedures are simultaneously executed in a state in which the information processing device group under test 2 advance control is disabled, and the execution result is saved in the work area on the main storage device 1. Next, in process 607, like the process 505, the random test procedures are simultaneously executed in a state in which the preceding control of the information processing device group under test 2 is disabled, and the execution result is saved in the work area on the main storage device 1. To do. Subsequently, process 60
In step 8, as in step 506, the execution results saved in the work area on the main storage device 1 are compared in steps 606 and 607. If they match, the process returns to step 600, and if they do not match, the process is executed. finish.

【0046】次に、図7に示す処理508の複合エラー
未発生最大命令数指摘処理について図9を用いて詳細に
説明する。
Next, the process for pointing out the maximum number of instructions in which the composite error has not occurred in the process 508 shown in FIG. 7 will be described in detail with reference to FIG.

【0047】まず、処理700において書き換え命令数
を1減算し、被試験情報処理装置群2を構成する装置台
数を構成装置台数Nに設定し、被試験情報処理装置番号
Mを0に初期化する。次に、処理701でMがN−1の
値と一致するか否かを判断し、一致していなければ処理
702に進み、Mが示す被試験情報処理装置のエラーフ
ラグの内容が00と一致するか判断し、また、一致しな
い場合は処理703へ進み、Mが示す被試験情報処理装
置のランダム試験手順において、書き換え命令数が示す
命令を試験終了通知命令に書き換え、処理705でMを
1加算し処理701へ戻る。
First, in the process 700, the number of rewriting instructions is subtracted by 1, the number of devices forming the information processing device group 2 under test is set to the number N of constituent devices, and the information processing device number under test M is initialized to 0. .. Next, in process 701, it is determined whether M matches the value of N−1. If they do not match, the process proceeds to process 702, and the content of the error flag of the information processing device under test indicated by M matches 00. If it does not match, the process proceeds to step 703. In the random test procedure of the information processing device under test indicated by M, the instruction indicated by the number of rewrite instructions is rewritten to the test end notification instruction, and in step 705 M is set to 1 Addition is performed and the process returns to step 701.

【0048】一方、処理702でMが示す被試験情報処
理装置のエラーフラグの内容が00と一致する場合は、
処理704でエラー検出命令数が示す次の命令を試験終
了通知命令に書き換え処理705へ進む。
On the other hand, if the content of the error flag of the information processing device under test indicated by M in processing 702 matches 00,
In process 704, the next command indicated by the number of error detection commands is rewritten to the test end notification command and the process proceeds to process 705.

【0049】また、処理701でMがN−1の値と一致
した場合は、処理706で処理606と同様に、被試験
情報処理装置群2の先行制御を有効にした状態でそれぞ
れのランダム試験的順を同時実行し、実行結果を主記憶
装置上のワークエリアに待避する。
If M matches the value of N-1 in the process 701, in the same manner as the process 606 in the process 706, each random test is performed with the advanced control of the information processing device group 2 under test enabled. The target results are executed simultaneously, and the execution results are saved in the work area on the main memory.

【0050】続いて。処理707で処理607と同様
に、被試験情報処理装置群2の先行制御を無効にした状
態でそれぞれのランダム試験手順を同時実行し、実行結
果を主記憶装置1上のワークエリアに待避する。
Next, In process 707, similarly to process 607, the random test procedures are simultaneously executed in a state in which the preceding control of the information processing device group under test 2 is disabled, and the execution result is saved in the work area on the main storage device 1.

【0051】次に、処理708で処理608と同様に、
処理706と処理707とで主記憶装置1上のワークエ
リアに待避した実行結果を比較し、両者が一致しなかっ
た場合は処理700へ戻り、一致した場合は処理を終了
する。
Next, in process 708, as in process 608,
The execution results saved in the work area on the main storage device 1 are compared in processing 706 and processing 707. If they do not match, the processing returns to processing 700, and if they match, the processing ends.

【0052】[0052]

【発明の効果】以上説明したように本発明は、複数の被
試験情報処理装置において、複数のランダム試験手順実
行後、従来技術により比較エラーを検出する命令指摘
し、さらに、エラーが発生した被試験情報処理装置に対
してエラーが発生していない被試験情報処理装置から通
信を出し、エラーが発生した被試験情報処理装置で通信
を受け取る命令を指摘し、エラーが発生しない被試験情
報処理装置は、従来技術で指摘した命数で、また、エラ
ーが発生する被試験情報処理装置は、通信を受け取った
命令までをそれぞれ同時実行し、この実行結果に合わせ
てエラーが発生する被試験情報装置で実行する命令数を
順次操作することにより、エラーが発生しない被試験情
報処理装置が、エラーを発生する被試験情報処理装置に
影響を及ぼして発生するエラーにおいて、正確にエラー
原因となる命令を指摘することができ、エラー解析効率
が向上するという効果がある。
As described above, according to the present invention, in a plurality of information processing devices to be tested, a command for detecting a comparison error is pointed out by the conventional technique after a plurality of random test procedures are executed. An information processing device under test that issues a communication to the test information processing device and outputs a communication from the information processing device under test and receives a communication by the information processing device under test with an error Is the number of orders pointed out in the prior art, and the information processing device under test in which the error occurs is the device under test in which the error occurs in accordance with the execution result of the commands received at the same time. By operating the number of instructions to be executed sequentially, the information processing device under test that does not generate an error affects the information processing device under test that generates the error. In that error, it is possible to point out exactly the error cause instruction, an effect of improving the error analysis efficiency.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】本実施例におけるランダム試験手順の一例を示
す図である。
FIG. 2 is a diagram showing an example of a random test procedure in this example.

【図3】図1のランダム試験タスク20の処理を示す流
れ図である。
3 is a flow chart showing the processing of the random test task 20 of FIG.

【図4】図3のエラー検出命令指摘105の処理を示す
流れ図である。
FIG. 4 is a flowchart showing a process of an error detection command indication 105 in FIG.

【図5】図3の通信受け取り命令指摘106の処理を示
す流れ図である。
5 is a flow chart showing a process of a communication reception instruction indication 106 of FIG.

【図6】図5の通信受け取り命令数指摘309の処理を
示す流れ図である。
6 is a flowchart showing the processing of the communication reception instruction number indication 309 of FIG.

【図7】図3の複合エラー発生命令指摘107の処理を
示す流れ図である。
7 is a flowchart showing the processing of a composite error occurrence instruction indication 107 of FIG.

【図8】図7の複合エラー発生最小命令数指摘507の
処理を示す流れ図である。
FIG. 8 is a flowchart showing the processing of a compound error occurrence minimum instruction number indication 507 of FIG.

【図9】図7の複合エラー未発生最大命令数指摘508
の処理を示す流れ図である。
FIG. 9 shows the maximum number of instructions 508 in which a composite error has not occurred in FIG.
6 is a flowchart showing the processing of FIG.

【図10】本実施例におけるエラーフラグの構成を示す
図である。
FIG. 10 is a diagram showing a configuration of an error flag in the present embodiment.

【図11】本実施例における例外情報の構成を示す図で
ある。
FIG. 11 is a diagram showing a configuration of exception information in the present embodiment.

【符号の説明】[Explanation of symbols]

1 主記憶装置 2 被試験情報処理装置群 10 オペレーティングシステム 20 ランダム試験タスク 21 ランダム試験プログラム生成手段 22 試験命令実行手段 23 実行結果判断手段 24 試験命令再実行手段 25 エラー検出命令指摘手段 26 通信受け取り命令指摘手段 27 複合エラー発生命令指摘手段 30 ランダム試験プログラム群 DESCRIPTION OF SYMBOLS 1 Main storage device 2 Information processing device group under test 10 Operating system 20 Random test task 21 Random test program generation means 22 Test instruction execution means 23 Execution result judgment means 24 Test instruction re-execution means 25 Error detection instruction indication means 26 Communication reception instruction Pointing means 27 Compound error generation instruction pointing means 30 Random test program group

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 主記憶装置に接続される複数の情報処理
装置を試験するためのランダム試験プログラムを前記主
記憶装置に生成し実行する試験方式において、ランダム
試験プログラム生成手段と、このランダム生成手段で生
成した複数の試験手順を任意の命令開始番地から任意の
命令数のみ同時実行する試験命令実行手段と、前記ラン
ダム試験プログラム実行結果を判定する実行結果判定手
段と、この実行結果判定手段でエラーを検出したとき前
記複数の試験手順を任意の命令開始番地から任意の命令
数のみ同時実行する試験命令再実行手段と、エラーとな
った命令を指摘するエラー検出命令指摘手段と、エラー
未発生の情報処理装置において前記エラー検出命令指摘
手段により指摘した命令数の命令をエラー発生の情報処
理装置への通知命令に置き換えて実行し、前記エラー発
生の情報処理装置で前記エラー未発生の情報処理装置か
らの通信を受け取る命令を指摘する通信受け取り命令指
摘手段と、前記エラー発生の情報処理装置において前記
通信受け取り命令指摘手段で通信命令に置き換えた命令
を元に戻して実行し、前記実行結果判定手段によりエラ
ーの有無を判定し、この判定結果に基づいて前記エラー
発生の情報処理装置での実行命令数を操作しエラー指摘
を行う複合エラー発生命令指摘手段とを有することを特
徴とする情報処理装置の試験方式。
1. A random test program generating means and this random generating means in a test system for generating and executing a random test program for testing a plurality of information processing devices connected to a main memory device in the main memory device. The test instruction execution means for simultaneously executing the plurality of test procedures generated in 1. from an arbitrary instruction start address for an arbitrary number of instructions at the same time, an execution result determination means for determining the random test program execution result, and an error in this execution result determination means Test instruction re-execution means for simultaneously executing the plurality of test procedures from an arbitrary instruction start address for an arbitrary number of instructions, an error detection instruction indication means for indicating an error instruction, and an error-free instruction In the information processing device, a command for notifying the information processing device of the error occurrence of the number of commands pointed out by the error detection command pointing means And a communication receiving command pointing means for pointing out a command for receiving communication from the information processing device in which the error has not occurred, and the communication receiving command in the information processing device in which the error has occurred. The instruction replaced by the communication instruction by the pointing means is restored and executed, the presence / absence of the error is determined by the execution result determination means, and the number of execution instructions in the information processing device having the error is operated based on the determination result. A method of testing an information processing apparatus, comprising: a composite error generation instruction indicating means for indicating an error.
JP3226732A 1991-09-06 1991-09-06 Test system for information processor Pending JPH0566957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3226732A JPH0566957A (en) 1991-09-06 1991-09-06 Test system for information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3226732A JPH0566957A (en) 1991-09-06 1991-09-06 Test system for information processor

Publications (1)

Publication Number Publication Date
JPH0566957A true JPH0566957A (en) 1993-03-19

Family

ID=16849743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3226732A Pending JPH0566957A (en) 1991-09-06 1991-09-06 Test system for information processor

Country Status (1)

Country Link
JP (1) JPH0566957A (en)

Similar Documents

Publication Publication Date Title
JP3654910B2 (en) Error correction method and apparatus in computer system
US4984239A (en) Automatic verification system for maintenance/diagnosis facility in computer system
JPH02257219A (en) Pipeline processing apparatus and method
US20120331449A1 (en) Device, method and computer program product for evaluating a debugger script
US20030208710A1 (en) Method and apparatus for determining the failing operation of a device-under-test
JPH0566957A (en) Test system for information processor
JP2944321B2 (en) Logical evaluation system
JP2001051864A (en) Test conducting system for data processor
JPH05342034A (en) Testing system for information processor
JP2000057014A (en) Test device, test case evaluating device and tested result analytic device
JPS62100843A (en) Test method for information processor
JPH07248935A (en) Method and device for testing information processor
JPS62100844A (en) Test system for information processor
JPS62100847A (en) Test system for information processor
JP2005031860A (en) Test case creation device
JPH02115941A (en) Information processor test system
JPH09265412A (en) Computer system and method for verifying system error processing
JPS59183443A (en) Debug device
JP3069321B2 (en) Database processor diagnosis method
JP2831480B2 (en) Information processing device failure detection method
JPH04247534A (en) Testing system for information processor
JPH04102931A (en) Testing system for information processor
JPH05108407A (en) System for debugging computer program
Vedeshenkov A route-oriented self-diagnosis method for digital systems
JP2001022610A (en) Logic simulation system for data processor