JPH0564101A - Receiver with at least two kinds of demodulation circuits sharing tuner device - Google Patents

Receiver with at least two kinds of demodulation circuits sharing tuner device

Info

Publication number
JPH0564101A
JPH0564101A JP3244181A JP24418191A JPH0564101A JP H0564101 A JPH0564101 A JP H0564101A JP 3244181 A JP3244181 A JP 3244181A JP 24418191 A JP24418191 A JP 24418191A JP H0564101 A JPH0564101 A JP H0564101A
Authority
JP
Japan
Prior art keywords
circuit
output
demodulation
frequency
tuner device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3244181A
Other languages
Japanese (ja)
Inventor
Masatoshi Oga
正俊 大鋸
Toshio Nagashima
敏夫 長嶋
Akio Yamamoto
昭夫 山本
Masaki Noda
正樹 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Image Information Systems Inc
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Image Information Systems Inc, Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Image Information Systems Inc
Priority to JP3244181A priority Critical patent/JPH0564101A/en
Publication of JPH0564101A publication Critical patent/JPH0564101A/en
Pending legal-status Critical Current

Links

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

PURPOSE:To simplify the circuit configuration and to obtain a miniaturized receiver whose cost is reduced and whose number of components is decreased by sharing a tuner even when the signal of a different modulation system (e.g. FM modulation or MSK modulation) is received. CONSTITUTION:The tuner (composed of a high frequency amplifier circuit 3, a variable tuning filter 5, a mixer circuit 8, IF amplifier circuits 9, 13, an intermediate frequency filter 11, a local oscillation circuit 10, an AGC circuit 14, a channel selection circuit 15) is shared for an FM demodulation circuit 20 and an MSK demodulation circuit 21. A switching circuit 22 selects either of the demodulation circuits by using data inputted to a terminal 35 in relation to channel selection data imparted to the channel selection circuit 15 from a terminal 32.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チューナ装置を共有す
る少なくとも2種類の復調回路を備えた受信装置に関す
るものである。放送衛星からのFM変調された映像信号
(映像及び音)を受信するには、FM復調回路が必要で
あり、また通信衛星からのMSK変調された音楽信号を
受信するには、MSK復調回路が必要であるが、本発明
は、例えば、これらのような2種類の復調回路を、チュ
ーナ装置を共有させて、備えた受信装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver provided with at least two types of demodulation circuits sharing a tuner device. An FM demodulation circuit is required to receive an FM-modulated video signal (video and sound) from a broadcasting satellite, and an MSK demodulation circuit is required to receive an MSK-modulated music signal from a communication satellite. Although necessary, the present invention relates to a receiving device provided with, for example, two types of demodulation circuits such as these by sharing a tuner device.

【0002】[0002]

【従来の技術】従来技術においては、例えば、衛星放送
用受信機では、ダウンコンバートして受信した1つの第
1中間周波信号を第2中間周波信号に変換した後、復調
する構成であったり、特開昭63−30049号公報に
示されるように、2個の第1中間周波信号を入力する入
力端子と第1中間周波信号を第2中間周波信号に変換す
る回路を有するチューナ装置の構成は開示されている
が、2種類の復調回路を備えていて切り替えて用いる構
成まで開示したものはない。
2. Description of the Related Art In the prior art, for example, in a satellite broadcasting receiver, one first intermediate frequency signal received by down conversion is converted into a second intermediate frequency signal, and then demodulated. As shown in Japanese Patent Laid-Open No. 63-30049, the structure of a tuner device having an input terminal for inputting two first intermediate frequency signals and a circuit for converting the first intermediate frequency signal into a second intermediate frequency signal is Although disclosed, there is no disclosure of a configuration including two types of demodulation circuits and switching and using them.

【0003】[0003]

【発明が解決しようとする課題】上記従来技術による受
信機では、複数の入力端子を持つ構成でありながら、受
信する信号は1種類の被変調信号であるため、異なる変
調方式の信号を受信する場合に、その変調方式の数だけ
チューナ装置が必要となり、その結果、構成が複雑とな
りコストも高くなるという問題があった。
The receiver according to the prior art described above has a plurality of input terminals, but receives a signal of a different modulation system because the received signal is one type of modulated signal. In that case, there is a problem in that tuner devices are required for the number of the modulation methods, resulting in a complicated configuration and high cost.

【0004】本発明は、上記問題点を解決し、異なる変
調方式の信号を受信する場合にも、チューナ装置は共用
することができて、構成が簡素化されコスト的にも低廉
である受信装置を提供することにある。
The present invention solves the above problems and allows a tuner device to be shared even when receiving signals of different modulation systems, which simplifies the configuration and reduces the cost. To provide.

【0005】具体的に述べれば、例えば、放送衛星を用
いたFM変調の映像信号と、通信衛星を用いたMSK変
調(直交変調方式の1つ)の音楽信号を、屋外のコンバ
ータで周波数変換された1GHz帯の第1中間周波信号
として入力し、FM変調の映像信号を選局するときはF
M復調信号を出力し、MSK変調の音楽信号を選局する
ときはMSK復調信号を出力することが可能であるよう
に、異なる変調方式の信号を入力した場合でも、チュー
ナ装置は共用にしておき、復調回路だけ、それぞれの変
調方式に応じた復調回路を動作させて復調信号を出力す
ることのできる受信機を提供することを、本発明は目的
とする。
More specifically, for example, an FM-converted video signal using a broadcasting satellite and an MSK-modulated (one of orthogonal modulation methods) music signal using a communication satellite are frequency-converted by an outdoor converter. When inputting as a 1 GHz first intermediate frequency signal and selecting an FM modulated video signal, F
When outputting an M demodulation signal and selecting an MSK modulation music signal, it is possible to output an MSK demodulation signal. SUMMARY OF THE INVENTION It is an object of the present invention to provide a receiver capable of operating a demodulation circuit corresponding to each modulation method only for the demodulation circuit and outputting a demodulation signal.

【0006】ここで、MSK復調というのは、オーム社
発行・図解電子回路入門シリーズ・「ディジタル変復調
回路の基礎」・喜安監修・関清三著に詳しい説明がある
ので、必要があれば、参照されたい。
The MSK demodulation is described in detail by Ohmsha's published series of illustrated electronic circuits, "Basics of Digital Modulation / Demodulation Circuits", Supervision by Kiyasu, and Seizo Seki. Refer to it if necessary. I want to be done.

【0007】[0007]

【課題を解決するための手段】上記目的は、入力信号を
周波数変換するチューナ装置の出力を2分配し、それぞ
れの出力に別系統の復調回路を接続する構成とすること
により達成される。このとき、チューナ装置の利得制御
においては、2つの復調回路に要求される入力信号レベ
ルに応じたそれぞれの基準電圧を設定し、チューナ装置
の利得制御回路を共用化する構成とするとともに、選局
回路の周波数シンセサイザにおいては、2つの復調回路
に応じたそれぞれの比較周波数を選択できる構成とし
た。
The above object can be achieved by dividing an output of a tuner device for frequency-converting an input signal into two and connecting a demodulation circuit of another system to each output. At this time, in the gain control of the tuner device, the respective reference voltages corresponding to the input signal levels required for the two demodulation circuits are set, and the gain control circuit of the tuner device is configured to be shared, and the channel selection is performed. In the frequency synthesizer of the circuit, the comparison frequencies can be selected according to the two demodulation circuits.

【0008】また、入力信号が2つのケーブルで伝送さ
れる場合には、チューナ装置の入力を2入力構成とし、
中間周波数フィルタを2つの異なったバンド幅のフィル
タを内蔵したフィルタとして、それを切り替えて使用す
る構成とする。
When an input signal is transmitted by two cables, the tuner device has two inputs,
The intermediate frequency filter is configured as a filter having two filters having different bandwidths built therein, and the filters are switched and used.

【0009】さらに、回路間の信号接続は、平衡伝送方
式とした。とくに、用いる復調回路が、位相同期ループ
方式FM復調回路と直交信号復調回路の場合、位相同期
ループ方式FM復調回路の位相同期ループを直交信号復
調回路を構成する同期検波回路の90゜移相器として用
いる構成とした。
Further, the signal connection between the circuits is a balanced transmission system. In particular, when the demodulation circuit used is a phase-locked loop type FM demodulation circuit and a quadrature signal demodulation circuit, the 90 ° phase shifter of the synchronous detection circuit forming the quadrature signal demodulation circuit in the phase-locked loop of the phase-locked loop type FM demodulation circuit. It is configured to be used as.

【0010】[0010]

【作用】本発明では、異なる変調方式の信号を選択的に
受信し、復調してベースバンド信号を出力する受信装置
において、それぞれの復調回路は、入力信号中心周波数
を等しくする。従って、異なる変調方式であっても、入
力信号を中間周波信号に変換するチューナ装置は共通に
使用でき、復調回路の構成素子である電圧制御発振器の
共用化が可能になる。
According to the present invention, in the receiving device that selectively receives signals of different modulation systems, demodulates them, and outputs the baseband signal, the demodulation circuits make the input signal center frequencies equal. Therefore, even if different modulation methods are used, the tuner device for converting the input signal into the intermediate frequency signal can be commonly used, and the voltage controlled oscillator which is a constituent element of the demodulation circuit can be shared.

【0011】[0011]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。なお、以下の説明でAGCはAutomat
ic Gain Control(自動利得制御回
路)、PLLはPhase Locked Loop
(位相同期ループ)の略号である。
Embodiments of the present invention will be described in detail below with reference to the drawings. In the following description, AGC is Automat
ic Gain Control (automatic gain control circuit), PLL is Phase Locked Loop
It is an abbreviation for (phase locked loop).

【0012】図1は、本発明の第1の実施例を示すブロ
ック図である。同図において、1は入力端子、3は高周
波増幅回路、5は可変同調フィルタ、7は利得可変のR
F増幅回路、8はミクサ回路、9は利得可変のIF増幅
回路、10は局部発振回路、11は中間周波フィルタ、
13は利得可変のIF増幅回路、14はAGC回路、1
5は選局回路、20はFM復調回路(第1の復調回
路)、21はMSK復調回路(第2の復調回路)、22
は切り換え回路、32は選局データ入力端子、35は制
御端子、である。
FIG. 1 is a block diagram showing a first embodiment of the present invention. In the figure, 1 is an input terminal, 3 is a high frequency amplifier circuit, 5 is a variable tuning filter, and 7 is a variable gain R.
F amplifier circuit, 8 mixer circuit, 9 variable gain IF amplifier circuit, 10 local oscillation circuit, 11 intermediate frequency filter,
13 is a variable gain IF amplifier circuit, 14 is an AGC circuit, 1
5 is a channel selection circuit, 20 is an FM demodulation circuit (first demodulation circuit), 21 is an MSK demodulation circuit (second demodulation circuit), 22
Is a switching circuit, 32 is a channel selection data input terminal, and 35 is a control terminal.

【0013】本実施例は、高周波信号を受信してベース
バンド信号を出力するフロントエンドであり、1つの高
周波入力端子をもち、FM変調信号とMSK変調信号を
選択的に復調することのできるシステムを示したものと
云うことができる。
The present embodiment is a front end that receives a high frequency signal and outputs a baseband signal, has a single high frequency input terminal, and is capable of selectively demodulating an FM modulated signal and an MSK modulated signal. Can be said to have shown.

【0014】図1を参照する。入力端子1への入力信号
は、高周波増幅回路3で増幅する。高周波増幅回路3の
後段には、不要波抑圧用の可変同調フィルタ5を配置
し、選局回路15からの選局電圧が印加され、通過帯域
中心周波数を可変する。その後段には、増幅利得可変の
RF増幅回路7、ミクサ回路8、利得可変のIF増幅回
路9、中間周波数フィルタ11、利得可変のIF増幅回
路13を接続し、選局回路15からの選局電圧により、
所望の周波数を発振する局部発振回路10の信号を、ミ
クサ回路8に入力することにより、ミクサ回路8は周波
数変換回路を構成している。
Referring to FIG. The input signal to the input terminal 1 is amplified by the high frequency amplifier circuit 3. A variable tuning filter 5 for suppressing unnecessary waves is arranged at the subsequent stage of the high frequency amplifier circuit 3, and a tuning voltage from a tuning circuit 15 is applied to vary the pass band center frequency. In the subsequent stage, a variable amplification gain RF amplification circuit 7, a mixer circuit 8, a variable gain IF amplification circuit 9, an intermediate frequency filter 11, and a variable gain IF amplification circuit 13 are connected, and the tuning circuit 15 selects a channel. Depending on the voltage
By inputting the signal of the local oscillation circuit 10 that oscillates a desired frequency to the mixer circuit 8, the mixer circuit 8 constitutes a frequency conversion circuit.

【0015】選局回路15は、端子32に入力される選
局データにより、同調電圧を発生する回路である。ま
た、AGC回路14により、利得可変のIF増幅回路1
3の出力レベルが一定レベルになるように、増幅利得可
変のRF増幅回路7、利得可変のIF増幅回路9、利得
可変のIF増幅回路13の各増幅利得を制御する。
The tuning circuit 15 is a circuit for generating a tuning voltage according to tuning data input to the terminal 32. In addition, the AGC circuit 14 allows the variable gain IF amplifier circuit 1
The respective amplification gains of the variable amplification gain RF amplification circuit 7, the variable gain IF amplification circuit 9, and the variable gain IF amplification circuit 13 are controlled so that the output level of 3 becomes a constant level.

【0016】利得可変のIF増幅回路13の出力を、切
り換え回路22に入力し、切り換え回路22の出力の一
方をFM復調回路20に、もう一方をMSK復調回路2
1に入力し、それぞれの復調出力を出力端子16と出力
端子17に接続する。FM復調回路20およびMSK復
調回路21は、入力されたそれぞれの変調方式の中間周
波数信号を復調し、ベースバンド信号を出力する回路部
である。切り換え回路22は、端子32へ印加される選
局データと関連して、端子35に入力されるデータによ
り、接続する復調回路を選択する。
The output of the variable gain IF amplifier circuit 13 is input to the switching circuit 22, one of the outputs of the switching circuit 22 is input to the FM demodulation circuit 20, and the other is output to the MSK demodulation circuit 2.
1 and connect the demodulated outputs to the output terminal 16 and the output terminal 17, respectively. The FM demodulation circuit 20 and the MSK demodulation circuit 21 are circuit units that demodulate the input intermediate frequency signals of the respective modulation methods and output a baseband signal. The switching circuit 22 selects the demodulation circuit to be connected according to the data input to the terminal 35 in association with the tuning data applied to the terminal 32.

【0017】本フロントエンドの構成によれば、2つの
復調回路の入力中心周波数が等しいため、入力信号の中
から希望信号を選択する回路、すなわち高周波増幅回路
3から利得可変のIF増幅回路13までのチューナ部
を、後段の変調方式によらず共通化できるため、小型で
部品点数の少ないフロントエンドが得られる。また、選
局回路や、復調系制御回路をフロントエンド内に取り込
むことで使い勝手に優れるフロントエンドが得られる。
According to the configuration of this front end, since the input center frequencies of the two demodulation circuits are equal, a circuit for selecting a desired signal from the input signals, that is, the high frequency amplifier circuit 3 to the variable gain IF amplifier circuit 13 is selected. Since the tuner section can be used in common regardless of the subsequent modulation method, a compact front end with a small number of parts can be obtained. Also, by incorporating a tuning circuit and a demodulation system control circuit into the front end, a front end with excellent usability can be obtained.

【0018】図2は、本発明の第2の実施例を示すブロ
ック図である。同図において、図1におけるのと同じも
のには同じ符号を付した。図2に示す実施例は、図1に
示した第1の実施例における中間周波数フィルタ11
を、第1の通過帯域幅を持つ中間周波数フィルタ(12
−1)と第2の通過帯域幅を持つ中間周波数フィルタ
(12−2)の並列接続により構成した実施例である。
中間周波数フィルタ(12−1)と中間周波数フィルタ
(12−2)は、端子32へ印加される選局データと関
連して、制御端子33、34に印加される電圧で1つの
通過帯域幅が選択される。
FIG. 2 is a block diagram showing a second embodiment of the present invention. In the figure, the same components as those in FIG. 1 are designated by the same reference numerals. The embodiment shown in FIG. 2 corresponds to the intermediate frequency filter 11 in the first embodiment shown in FIG.
To the intermediate frequency filter (12
-1) and an intermediate frequency filter (12-2) having a second pass band width are connected in parallel.
The intermediate frequency filter (12-1) and the intermediate frequency filter (12-2) are related to the tuning data applied to the terminal 32, and one pass bandwidth is generated by the voltages applied to the control terminals 33 and 34. To be selected.

【0019】本フロントエンドの構成によれば、2つの
復調回路の入力中心周波数が等しいため、チューナ部を
変調方式によらず、また、中間周波数帯域幅や変調度に
よらず共通化できるため、小型で部品点数の少ないフロ
ントエンドが得られる。また、選局回路や、復調系制御
回路をフロントエンド内に取り込むことで使い勝手に優
れるフロントエンドが得られる。
According to this configuration of the front end, since the input center frequencies of the two demodulation circuits are equal, the tuner section can be made common regardless of the modulation system, the intermediate frequency bandwidth or the modulation degree. A compact front end with few parts can be obtained. Also, by incorporating a tuning circuit and a demodulation system control circuit into the front end, a front end with excellent usability can be obtained.

【0020】図3は、本発明の第3の実施例を示すブロ
ック図である。本実施例は、高周波信号を受信してベー
スバンド信号を出力するフロントエンドであり、2つの
高周波入力端子1,2をもち、FM変調信号とMSK変
調信号を復調するシステムであると言える。
FIG. 3 is a block diagram showing a third embodiment of the present invention. The present embodiment is a front end that receives a high frequency signal and outputs a baseband signal, and can be said to be a system that has two high frequency input terminals 1 and 2 and demodulates an FM modulated signal and an MSK modulated signal.

【0021】高周波入力端子を1,2と二つ持たせたの
は、放送衛星を受信するアンテナと、通信衛星を受信す
るアンテナと、を別個に備える場合に対応させるためで
ある。放送衛星と通信衛星は別個の衛星であるから、そ
れぞれの受信に最適な方位は相違するのが普通であるか
ら、そのような場合には、それぞれに専用のアンテナを
設けることが望まれるわけである。
Two high-frequency input terminals 1 and 2 are provided so that the antenna for receiving the broadcasting satellite and the antenna for receiving the communication satellite are provided separately. Since broadcasting satellites and communication satellites are separate satellites, the optimum azimuths for receiving are usually different.In such a case, it is desirable to provide a dedicated antenna for each. is there.

【0022】図3を参照する。入力端子1への入力信号
は高周波増幅回路3で増幅し、入力端子2への入力信号
は高周波増幅回路4で増幅する。端子32へ印加される
選局データと関連して、制御端子30,31に印加され
る制御電圧で1つの高周波増幅回路のみを動作させ、入
力端子1に入力される信号と入力端子2に入力される信
号のうちの一方を選択する。
Referring to FIG. The high frequency amplifier circuit 3 amplifies the input signal to the input terminal 1, and the high frequency amplifier circuit 4 amplifies the input signal to the input terminal 2. In connection with the tuning data applied to the terminal 32, only one high frequency amplifier circuit is operated by the control voltage applied to the control terminals 30 and 31, and the signal input to the input terminal 1 and the input signal to the input terminal 2 are input. One of the signals to be selected.

【0023】高周波増幅回路3と高周波増幅回路4の出
力を、不要波抑圧用の可変同調フィルタ5に接続し、可
変同調フィルタ5には、選局回路15からの選局電圧が
印加され通過帯域中心周波数を可変する。その後段に
は、増幅利得可変のRF増幅回路7、ミクサ回路8、利
得可変のIF増幅回路9、中間周波数フィルタ11、利
得可変のIF増幅回路13を接続し、選局回路15から
の選局電圧により所望の周波数を発振する局部発振回路
10の信号を、ミクサ回路8に入力することにより、周
波数変換回路を構成している。
The outputs of the high frequency amplifying circuit 3 and the high frequency amplifying circuit 4 are connected to a variable tuning filter 5 for suppressing unnecessary waves, and the tuning voltage from the tuning circuit 15 is applied to the variable tuning filter 5 to pass band. Vary the center frequency. In the subsequent stage, a variable amplification gain RF amplification circuit 7, a mixer circuit 8, a variable gain IF amplification circuit 9, an intermediate frequency filter 11, and a variable gain IF amplification circuit 13 are connected, and the tuning circuit 15 selects a channel. The frequency conversion circuit is configured by inputting the signal of the local oscillation circuit 10 that oscillates a desired frequency by the voltage to the mixer circuit 8.

【0024】選局回路15は、端子32に入力される選
局データにより、同調電圧を発生する回路である。ま
た、AGC回路14により、利得可変のIF増幅回路1
3の出力レベルが一定レベルになるように、増幅利得可
変のRF増幅回路7、利得可変のIF増幅回路9、利得
可変のIF増幅回路13の増幅利得を制御する。
The tuning circuit 15 is a circuit for generating a tuning voltage according to tuning data input to the terminal 32. In addition, the AGC circuit 14 allows the variable gain IF amplifier circuit 1
The amplification gains of the variable amplification gain RF amplification circuit 7, the variable gain IF amplification circuit 9, and the variable gain IF amplification circuit 13 are controlled so that the output level of 3 becomes a constant level.

【0025】利得可変のIF増幅回路13の出力を、切
り換え回路22に入力し、切り換え回路22の出力の一
方をFM復調回路20に、もう一方をMSK復調回路2
1に入力し、それぞれの復調出力を出力端子16と出力
端子17に接続する。FM復調回路20およびMSK復
調回路21は、入力されたそれぞれの変調方式の中間周
波数信号を復調し、ベースバンド信号を出力する回路部
である。切り換え回路22は、端子32へ印加される選
局データと関連して、端子35に入力されるデータによ
り、接続する復調回路を選択する。
The output of the variable gain IF amplifier circuit 13 is input to the switching circuit 22, one of the outputs of the switching circuit 22 is input to the FM demodulation circuit 20, and the other is output to the MSK demodulation circuit 2.
1 and connect the demodulated outputs to the output terminal 16 and the output terminal 17, respectively. The FM demodulation circuit 20 and the MSK demodulation circuit 21 are circuit units that demodulate the input intermediate frequency signals of the respective modulation methods and output a baseband signal. The switching circuit 22 selects the demodulation circuit to be connected according to the data input to the terminal 35 in association with the tuning data applied to the terminal 32.

【0026】本フロントエンドの構成によれば、2つの
復調回路の入力中心周波数が等しいため、チューナ部を
変調方式によらず共通化できるうえ、2つの変調方式の
信号が異なる伝送路により入力されても、チューナ部の
大部分を共通使用できるため、小型で部品点数が少ない
フロントエンドが得られる。また、高周波入力の切り換
えを内部で行う多機能化を備え、選局回路や復調系制御
回路をフロントエンド内に取り込むことで使い勝手に優
れるフロントエンドが得られる。
According to the configuration of this front end, since the input center frequencies of the two demodulation circuits are the same, the tuner section can be shared regardless of the modulation system, and the signals of the two modulation systems are input through different transmission lines. However, since most of the tuner section can be used in common, a compact front end with a small number of parts can be obtained. In addition, it is equipped with multi-functionality to switch the high frequency input internally, and by incorporating the tuning circuit and the demodulation control circuit in the front end, a front end with excellent usability can be obtained.

【0027】図4は、本発明の第4の実施例を示すブロ
ック図である。同図において、入力端子1への入力信号
は、高周波増幅回路3で増幅し、入力端子2への入力信
号は高周波増幅回路4で増幅する。端子32へ印加され
る選局データと関連して、制御端子30,31に印加さ
れる制御電圧で、1つの高周波増幅回路のみを動作さ
せ、入力端子1に入力される信号と入力端子2に入力さ
れる信号のうちの、一方を選択する。
FIG. 4 is a block diagram showing a fourth embodiment of the present invention. In the figure, the input signal to the input terminal 1 is amplified by the high frequency amplifier circuit 3, and the input signal to the input terminal 2 is amplified by the high frequency amplifier circuit 4. In relation to the tuning data applied to the terminal 32, only one high frequency amplifier circuit is operated by the control voltage applied to the control terminals 30 and 31, and the signal input to the input terminal 1 and the input terminal 2 are input. One of the input signals is selected.

【0028】高周波増幅回路3の出力を、不要波抑圧用
の可変同調フィルタ5に接続し、高周波増幅回路4の出
力を、不要波抑圧用の可変同調フィルタ6に接続し、可
変同調フィルタ5と可変同調フィルタ6には、選局回路
15からの選局電圧がそれぞれ印加され通過帯域中心周
波数を可変する。このときの可変同調フィルタ5と可変
同調フィルタ6に印加する電圧は、異なる電圧とし、一
方が通過帯域となる電圧の場合、他方は減衰域となる電
圧が選局回路15から印加される。
The output of the high frequency amplifying circuit 3 is connected to a variable tuning filter 5 for suppressing unwanted waves, and the output of the high frequency amplifying circuit 4 is connected to a variable tuning filter 6 for suppressing unwanted waves, and the variable tuning filter 5 and The tuning voltage from the tuning circuit 15 is applied to the tunable filter 6 to vary the pass band center frequency. At this time, the voltages applied to the variable tuning filter 5 and the variable tuning filter 6 are different voltages, and when one is a voltage in the pass band, the other is a voltage in the attenuation range from the tuning circuit 15.

【0029】その後段には、増幅利得可変のRF増幅回
路7、ミクサ回路8、利得可変のIF増幅回路9、中間
周波数フィルタ11、利得可変のIF増幅回路13を接
続し、選局回路15からの選局電圧により、所望の周波
数を発振する局部発振回路10の信号をミクサ回路8に
入力することにより、ミクサ回路8は周波数変換回路を
構成している。
In the subsequent stage, the amplification gain variable RF amplification circuit 7, the mixer circuit 8, the gain variable IF amplification circuit 9, the intermediate frequency filter 11, and the gain variable IF amplification circuit 13 are connected, and the tuning circuit 15 The mixer circuit 8 constitutes a frequency conversion circuit by inputting the signal of the local oscillation circuit 10 which oscillates a desired frequency by the tuning voltage of the above into the mixer circuit 8.

【0030】選局回路15は、端子32に入力される選
局データにより、同調電圧を発生する回路である。利得
可変のIF増幅回路13の出力を、切り換え回路22に
入力し、切り換え回路22の出力の一方をFM復調回路
20に、もう一方をMSK復調回路21に入力し、それ
ぞれの復調出力を出力端子16と出力端子17に接続す
る。FM復調回路20およびMSK復調回路21は、入
力されたそれぞれの変調方式の中間周波数信号を復調
し、ベースバンド信号を出力する回路部である。切り換
え回路22は、端子32へ印加される選局データと関連
して、端子35に入力されるデータにより、接続する復
調回路を選択する。
The tuning circuit 15 is a circuit for generating a tuning voltage according to tuning data input to the terminal 32. The output of the variable gain IF amplification circuit 13 is input to the switching circuit 22, one of the outputs of the switching circuit 22 is input to the FM demodulation circuit 20, and the other is input to the MSK demodulation circuit 21, and the respective demodulation outputs are output terminals. 16 and the output terminal 17. The FM demodulation circuit 20 and the MSK demodulation circuit 21 are circuit units that demodulate the input intermediate frequency signals of the respective modulation methods and output a baseband signal. The switching circuit 22 selects the demodulation circuit to be connected according to the data input to the terminal 35 in association with the tuning data applied to the terminal 32.

【0031】本フロントエンドの構成によれば、図3に
示した第3の実施例のそれと同様の効果の他、選択した
入力側と選択しない入力側で、同調フィルタの特性を通
過域と減衰域に設定することができるため、不必要な入
力からの信号の漏れ込みを小さくでき、入力端子間のア
イソレーション特性に優れたフロントエンドが得られる
効果もある。
According to the configuration of the present front end, in addition to the effect similar to that of the third embodiment shown in FIG. 3, the characteristics of the tuning filter are attenuated with the pass band on the selected input side and the non-selected input side. Since it can be set to the range, unnecessary signal leakage from the input can be reduced, and a front end having excellent isolation characteristics between input terminals can be obtained.

【0032】図5は、本発明の第5の実施例を示すブロ
ック図であり、図1の第1の実施例に示した不要波抑圧
用の可変同調フィルタ5、増幅利得可変のRF増幅回路
7、ミクサ回路8、利得可変のIF増幅回路9、中間周
波数フィルタ11、利得可変のIF増幅回路13、局部
発振回路10をそれぞれ平衡型回路で構成し、可変同調
フィルタ5以降の回路間接続を平衡型とした実施例であ
る。
FIG. 5 is a block diagram showing a fifth embodiment of the present invention, in which the variable tuning filter 5 for suppressing unnecessary waves shown in the first embodiment of FIG. 7, the mixer circuit 8, the variable gain IF amplifying circuit 9, the intermediate frequency filter 11, the variable gain IF amplifying circuit 13, and the local oscillation circuit 10 are each configured as a balanced type circuit, and the inter-circuit connection of the variable tuning filter 5 and thereafter is performed. This is an example of a balanced type.

【0033】本フロントエンドの構成によれば、図1の
第1の実施例で説明した効果の他に、平衡回路でチュー
ナを構成するため、局部発振信号の入力側あるいは出力
側への漏洩が小さく、復調回路に用いる電圧制御発振器
の発振信号の、チューナへの漏れ込みを小さくできるた
め、妨害特性などに優れたフロントエンドが得られる。
According to the configuration of the present front end, in addition to the effect described in the first embodiment of FIG. 1, since the tuner is composed of the balanced circuit, leakage of the local oscillation signal to the input side or the output side is prevented. Since the leakage of the oscillation signal of the voltage controlled oscillator used for the demodulation circuit to the tuner is small, the front end having excellent interference characteristics can be obtained.

【0034】図6は、本発明の第6の実施例を示すブロ
ック図であり、図1の第1の実施例のAGC回路14
を、検出回路40、比較回路41、増幅回路42、第1
の比較電圧発生回路43、第2の比較電圧発生回路4
4、制御端子36、および切り換え回路45により構成
したものである。
FIG. 6 is a block diagram showing a sixth embodiment of the present invention, and the AGC circuit 14 of the first embodiment of FIG.
The detection circuit 40, the comparison circuit 41, the amplification circuit 42, the first
Comparison voltage generation circuit 43, second comparison voltage generation circuit 4
4, the control terminal 36, and the switching circuit 45.

【0035】図6において、利得可変のIF増幅回路1
3の出力レベルを検出回路40で検知し、その出力電圧
を比較回路41の一方の入力側に入力する。第1の比較
電圧発生回路43の出力電圧と、第2の比較電圧発生回
路44の出力電圧と、の間を切り換え(SW)回路45
で切り換え、何れか一方を選択し、所望の電圧を比較回
路41の他方の入力側に入力する。
In FIG. 6, a variable gain IF amplifier circuit 1 is provided.
The output level of 3 is detected by the detection circuit 40, and the output voltage is input to one input side of the comparison circuit 41. A switching (SW) circuit 45 switches between the output voltage of the first comparison voltage generation circuit 43 and the output voltage of the second comparison voltage generation circuit 44.
And the desired voltage is input to the other input side of the comparison circuit 41.

【0036】比較回路41は、両入力電圧の差分電圧を
出力し、増幅回路42で増幅の後、増幅利得可変のRF
増幅回路7、利得可変のIF増幅回路9、利得可変のI
F増幅回路13にそれぞれ出力する。第1の比較電圧発
生回路43の出力電圧と、第2の比較電圧発生回路44
の出力電圧の、何れを選択するかは、制御端子36に印
加される制御信号で決める。
The comparison circuit 41 outputs the difference voltage between the two input voltages, the amplification circuit 42 amplifies it, and then the amplification gain variable RF.
Amplifier circuit 7, variable gain IF amplifier circuit 9, variable gain I
It outputs to the F amplifier circuit 13, respectively. The output voltage of the first comparison voltage generation circuit 43 and the second comparison voltage generation circuit 44
Which output voltage is selected is determined by a control signal applied to the control terminal 36.

【0037】本フロントエンドの構成によれば、図1の
第1の実施例で述べた効果の他に、第1の復調回路20
の入力レベルと、第2の復調回路21の入力レベルの、
最適値が異なる場合でも、AGC回路14の大部分を共
通化できるため、さらに回路の簡略化が達成される。
According to the configuration of this front end, in addition to the effect described in the first embodiment of FIG. 1, the first demodulation circuit 20 is also provided.
And the input level of the second demodulation circuit 21,
Even if the optimum values are different, most of the AGC circuit 14 can be used in common, so that further simplification of the circuit is achieved.

【0038】図7は、本発明の第7の実施例を示すブロ
ック図であり、図1の第1の実施例の選局回路15を、
分周器51、プログラマブル分周器52、位相比較器5
3、ローパスフィルタ54、水晶発振回路55、プログ
ラマブル分周器56、選局信号処理回路57、および制
御端子32で構成した実施例である。
FIG. 7 is a block diagram showing a seventh embodiment of the present invention, in which the tuning circuit 15 of the first embodiment of FIG.
Frequency divider 51, programmable frequency divider 52, phase comparator 5
3, a low pass filter 54, a crystal oscillator circuit 55, a programmable frequency divider 56, a tuning signal processing circuit 57, and a control terminal 32.

【0039】図7において、局部発振回路10の発振信
号を分周器51を介し、プログラマブル分周器52で、
選局信号処理回路57からの分周比設定信号に従い分周
する。他方、水晶発振回路55の発振信号を、プログラ
マブル分周器56で、選局信号処理回路57からの分周
比設定信号に従い、分周する。そしてプログラマブル分
周器52からの信号と、プログラマブル分周器56から
の信号とを、位相比較器53で比較し、その差の出力を
ローパスフィルタ54を介して、局部発振回路10に印
加してその発振周波数を制御する。
In FIG. 7, the oscillation signal of the local oscillation circuit 10 is passed through a frequency divider 51 and a programmable frequency divider 52,
Frequency division is performed according to the frequency division ratio setting signal from the channel selection signal processing circuit 57. On the other hand, the oscillation signal of the crystal oscillation circuit 55 is frequency-divided by the programmable frequency divider 56 according to the frequency division ratio setting signal from the channel selection signal processing circuit 57. Then, the signal from the programmable frequency divider 52 and the signal from the programmable frequency divider 56 are compared by the phase comparator 53, and the output of the difference is applied to the local oscillation circuit 10 via the low-pass filter 54. The oscillation frequency is controlled.

【0040】選局信号処理回路57は、制御端子32に
入力される選局データにより、プログラマブル分周器5
2の分周比を定める回路で、さらに、FM復調回路20
を動作させる場合と、MSK復調回路21を動作させる
場合で、プログラマブル分周器56の分周比設定を変え
る機能も持つ。
The tuning signal processing circuit 57 uses the tuning data input to the control terminal 32 to program the programmable frequency divider 5
A circuit that determines the frequency division ratio of 2, and further includes an FM demodulation circuit 20.
Also has the function of changing the frequency division ratio setting of the programmable frequency divider 56 depending on whether the MSK demodulation circuit 21 is operated.

【0041】本フロントエンドの構成によれば、図1の
第1の実施例で述べた効果の他に、2つの変調方式の信
号で、局部発振回路に要求される発振特性、例えば、発
振スペクトラム純度、位相雑音、最小周波数ステップ幅
が異なる場合でも、フロントエンドの大部分を共通化で
きるため、回路の簡略化が達成されるという利点があ
る。
According to the configuration of this front end, in addition to the effect described in the first embodiment of FIG. 1, the oscillation characteristics required for the local oscillation circuit, for example, the oscillation spectrum, can be obtained by the signals of the two modulation methods. Even if the purity, the phase noise, and the minimum frequency step width are different, most of the front end can be shared, which has the advantage of simplifying the circuit.

【0042】図8は、本発明の第8の実施例を示すブロ
ック図であり、本実施例は、第1図の実施例の、FM復
調回路をPLL方式FM復調回路とし、MSK復調回路
をコスタスループ方式MSK復調回路とし、PLL方式
FM復調回路のPLL回路を、コスタスループ方式MS
K復調回路の90°移相器に兼用したフロントエンド示
したものと言える。
FIG. 8 is a block diagram showing an eighth embodiment of the present invention. In this embodiment, the FM demodulation circuit of the embodiment of FIG. 1 is a PLL type FM demodulation circuit, and the MSK demodulation circuit is The Costas loop system MSK demodulation circuit is used as the PLL circuit of the PLL system FM demodulation circuit.
It can be said that the front end also serves as the 90 ° phase shifter of the K demodulation circuit.

【0043】図8において、60は切り換え回路、61
は位相比較器、62はループアンプ、63、69、7
0、71はそれぞれローパスフィルタ、65、66はそ
れぞれ電圧制御発振器、67、68、72、73はそれ
ぞれ乗算器、74、75はそれぞれ判定回路、76はク
ロック再生回路、77はディジタル信号処理回路、であ
る。
In FIG. 8, reference numeral 60 is a switching circuit, and 61.
Is a phase comparator, 62 is a loop amplifier, 63, 69, 7
0 and 71 are low pass filters, 65 and 66 are voltage controlled oscillators, 67, 68, 72 and 73 are multipliers, 74 and 75 are determination circuits, 76 is a clock recovery circuit, 77 is a digital signal processing circuit, Is.

【0044】位相比較器61、ループアンプ62、ロー
パスフィルタ63、電圧制御発振器65のループによ
り、PLL方式FM復調回路20が構成され、出力端子
16からベースバンド信号が出力される。制御端子35
に入力されるデータにより、FM復調回路20を選択す
る場合は、切り換え回路22、60で、利得可変のIF
増幅回路13の出力側(チューナ装置の出力側)と位相
比較器61の入力側が接続されるように切り換えを行
う。
The loop of the phase comparator 61, the loop amplifier 62, the low pass filter 63 and the voltage controlled oscillator 65 constitutes the PLL type FM demodulation circuit 20, and the baseband signal is output from the output terminal 16. Control terminal 35
When the FM demodulation circuit 20 is selected according to the data input to the switching circuit 22 and 60, the variable gain IF
Switching is performed so that the output side of the amplifier circuit 13 (the output side of the tuner device) and the input side of the phase comparator 61 are connected.

【0045】一方、MSK復調回路を選択する場合は、
切り換え回路22で、利得可変のIF増幅回路13の出
力信号(チューナ装置の出力信号)を乗算器67、68
に加えるように切り換えを行い、乗算器67、68にお
いて、電圧制御発振器66、65の信号とそれぞれ乗算
し、同期検波し、第1のローパスフィルタ69および第
2のローパスフィルタ70を用いて高周波成分を除き、
いわゆるI、Qのベースバンド信号とする。
On the other hand, when selecting the MSK demodulation circuit,
In the switching circuit 22, the output signal of the variable gain IF amplifier circuit 13 (the output signal of the tuner device) is multiplied by the multipliers 67 and 68.
The multipliers 67 and 68 multiply the signals of the voltage controlled oscillators 66 and 65, respectively, perform synchronous detection, and use the first low-pass filter 69 and the second low-pass filter 70 to generate high-frequency components. Except
The so-called I and Q baseband signals are used.

【0046】これらの信号は、第1の判定回路74、第
2の判定回路75で、1または−1に判定され、ディジ
タル信号処理回路77を介した後、復調出力端子17か
ら出力される。先のI、Qのベースバンド信号は、乗算
器73で乗算され、クロック再生回路76と乗算器72
に出力し、クロック再生回路76の再生クロック信号と
で乗算した後、ローパスフィルタ71を介し、電圧制御
発振器66を制御するとともに、ローパスフィルタ63
の出力と合成する。
These signals are judged as 1 or -1 by the first judgment circuit 74 and the second judgment circuit 75, passed through the digital signal processing circuit 77, and then output from the demodulation output terminal 17. The I and Q baseband signals are multiplied by the multiplier 73, and the clock recovery circuit 76 and the multiplier 72 are multiplied.
To the low-pass filter 63 while controlling the voltage-controlled oscillator 66 via the low-pass filter 71.
Composite with the output of.

【0047】また、制御端子35に入力されるデータ
で、切り換え回路60は、電圧制御発振器66の発振信
号を位相比較器61の一方の入力側に入力するように接
続され、MSK復調回路が構成される。
Further, the switching circuit 60 is connected so as to input the oscillation signal of the voltage controlled oscillator 66 to one input side of the phase comparator 61 by the data inputted to the control terminal 35, and the MSK demodulation circuit is constituted. To be done.

【0048】本実施例によれば、MSK復調回路が構成
されるとき、PLL回路(20)は90°位相器として
動作し、電圧制御発振器66と電圧制御発振器65の信
号間の位相差は、90°となり、安定な特性を得ること
ができる。
According to this embodiment, when the MSK demodulation circuit is constructed, the PLL circuit (20) operates as a 90 ° phase shifter, and the phase difference between the signals of the voltage controlled oscillator 66 and the voltage controlled oscillator 65 is It becomes 90 °, and stable characteristics can be obtained.

【0049】図9は、本発明の第9の実施例を示すブロ
ック図で、本実施例は、図1の第1の実施例のFM復調
回路を、PLL方式FM復調回路とし、MSK復調回路
をコスタスループ方式MSK復調回路としたフロントエ
ンドを示したものであると言える。
FIG. 9 is a block diagram showing a ninth embodiment of the present invention. In this embodiment, the FM demodulation circuit of the first embodiment of FIG. 1 is used as a PLL type FM demodulation circuit, and the MSK demodulation circuit is used. It can be said that the front end is a Costas loop type MSK demodulation circuit.

【0050】図9において、61は位相比較器、62は
ループアンプ、63、69、70、71はローパスフィ
ルタ、65、66は電圧制御発振器、67、68、7
2、73は乗算器、74、75は判定回路、76はクロ
ック再生回路、77はディジタル信号処理回路、78は
90°位相器である。
In FIG. 9, 61 is a phase comparator, 62 is a loop amplifier, 63, 69, 70 and 71 are low-pass filters, 65 and 66 are voltage controlled oscillators, 67, 68 and 7.
Reference numerals 2 and 73 are multipliers, 74 and 75 are determination circuits, 76 is a clock recovery circuit, 77 is a digital signal processing circuit, and 78 is a 90 ° phaser.

【0051】制御回路80と制御回路81は、制御端子
35に入力される信号により、電圧制御発振器65、6
6の発振動作をオン、オフさせる。位相比較器61、ル
ープアンプ62、ローパスフィルタ63、電圧制御発振
器65のループによりPLL方式FM復調回路20が構
成され、制御端子35に入力される信号により、FM復
調回路20を選択する場合は、切り換え回路22で、利
得可変のIF増幅回路13と位相比較器61を接続し、
制御回路80で電圧制御発振器65をオンし、制御回路
81で電圧制御発振器66をオフし、出力端子16から
ベースバンド信号が出力される。
The control circuit 80 and the control circuit 81 receive voltage control oscillators 65 and 6 according to a signal input to the control terminal 35.
The oscillation operation of 6 is turned on and off. When the PLL system FM demodulation circuit 20 is configured by the loop of the phase comparator 61, the loop amplifier 62, the low-pass filter 63, and the voltage control oscillator 65, and the FM demodulation circuit 20 is selected by the signal input to the control terminal 35, The switching circuit 22 connects the variable gain IF amplification circuit 13 and the phase comparator 61,
The voltage controlled oscillator 65 is turned on by the control circuit 80, the voltage controlled oscillator 66 is turned off by the control circuit 81, and the baseband signal is output from the output terminal 16.

【0052】一方、MSK復調回路を選択する場合は、
制御端子35に入力される信号により、制御回路81に
より、電圧制御発振器66をオンさせ、切り換え回路2
2で利得可変のIF増幅回路13の出力と乗算器67、
68を接続し、入力信号を乗算器67、68で、電圧制
御発振器66の信号と90°位相器78を介した信号で
それぞれ乗算し、同期検波し、第1のローパスフィルタ
69および第2のローパスフィルタ70を用いて高周波
成分を除き、いわゆるI、Qのベースバンド信号を出力
する。
On the other hand, when selecting the MSK demodulation circuit,
The signal input to the control terminal 35 causes the control circuit 81 to turn on the voltage controlled oscillator 66, and the switching circuit 2
2, the output of the IF amplification circuit 13 having a variable gain and the multiplier 67,
68 is connected, and the input signals are multiplied by the signals of the voltage controlled oscillator 66 and the signal of the 90 ° phase shifter 78 by multipliers 67 and 68, respectively, and synchronous detection is performed, and the first low pass filter 69 and the second The low pass filter 70 is used to remove high frequency components, and so-called I and Q baseband signals are output.

【0053】これらの信号は、第1の判定回路74、第
2の判定回路75で、1または−1に判定されディジタ
ル信号処理回路77を介した後、復調出力端子17から
出力される。先のI、Qのベースバンド信号は、乗算器
73で乗算され、クロック再生回路76と乗算器72に
出力し、クロック再生回路76の再生クロック信号とで
乗算した後、ローパスフィルタ71を介し、電圧制御発
振器66を制御する。また、制御端子35に入力される
信号で制御回路80により、電圧制御発振器65をオフ
させる。
These signals are outputted from the demodulation output terminal 17 after being judged as 1 or -1 by the first judgment circuit 74 and the second judgment circuit 75 and passed through the digital signal processing circuit 77. The I and Q baseband signals are multiplied by the multiplier 73, output to the clock recovery circuit 76 and the multiplier 72, multiplied by the recovered clock signal of the clock recovery circuit 76, and then passed through the low-pass filter 71. The voltage controlled oscillator 66 is controlled. Further, the voltage controlled oscillator 65 is turned off by the control circuit 80 by the signal input to the control terminal 35.

【0054】本実施例によれば、それぞれの復調回路に
電圧制御発振器を有していても、選択しない復調回路の
電圧制御発振器をオフさせるため、妨害はない。したが
って、妨害信号によるビートあるいは、誤り率の劣化の
ない安定な特性を得ることができる。
According to the present embodiment, even if each demodulation circuit has a voltage controlled oscillator, the voltage controlled oscillator of the demodulation circuit that is not selected is turned off, so there is no interference. Therefore, it is possible to obtain stable characteristics without a beat due to an interfering signal or deterioration of an error rate.

【0055】[0055]

【発明の効果】以上説明したように、本発明によれば、
FM変調信号と直交信号変調信号といった2つの異なる
変調方式の信号を受信し復調する受信機の、チューナの
部分を共用化して用いるとともに、2つの復調回路の一
部をも共用化して用いる構成とするため、回路の簡略化
が行なえ、異なる方式の伝送信号に対しても、1つの受
信装置で対応できるため、使い勝手性に優れ、小形で安
価な受信装置を提供できるという利点がある。
As described above, according to the present invention,
A configuration in which a tuner portion of a receiver that receives and demodulates signals of two different modulation methods, such as an FM modulated signal and a quadrature signal modulated signal, is used in common and a part of two demodulation circuits is also used in common. Therefore, the circuit can be simplified, and one receiving device can cope with transmission signals of different systems. Therefore, it is possible to provide a small and inexpensive receiving device with excellent usability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示すブロック図であ
る。
FIG. 2 is a block diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示すブロック図であ
る。
FIG. 3 is a block diagram showing a third embodiment of the present invention.

【図4】本発明の第4の実施例を示すブロック図であ
る。
FIG. 4 is a block diagram showing a fourth embodiment of the present invention.

【図5】本発明の第5の実施例を示すブロック図であ
る。
FIG. 5 is a block diagram showing a fifth embodiment of the present invention.

【図6】本発明の第6の実施例を示すブロック図であ
る。
FIG. 6 is a block diagram showing a sixth embodiment of the present invention.

【図7】本発明の第7の実施例を示すブロック図であ
る。
FIG. 7 is a block diagram showing a seventh embodiment of the present invention.

【図8】本発明の第8の実施例を示すブロック図であ
る。
FIG. 8 is a block diagram showing an eighth embodiment of the present invention.

【図9】本発明の第9の実施例を示すブロック図であ
る。
FIG. 9 is a block diagram showing a ninth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2…入力端子、3,4…高周波増幅回路、5,6…
可変同調フィルタ、7…利得可変のRF増幅回路、8…
ミクサ回路、9、13…利得可変のIF増幅回路、10
…局部発振回路、11…中間周波数フィルタ、14…A
GC回路、15…選局回路、22…切り換え回路、20
…FM復調回路(第1の復調回路)、21…MSK復調
回路(第2の復調回路)、16、17…出力端子、3
0、31、32、33、34、35…制御端子
1, 2 ... Input terminals, 3, 4 ... High frequency amplifier circuit, 5, 6 ...
Variable tuning filter, 7 ... Gain variable RF amplifier circuit, 8 ...
Mixer circuit, 9, 13 ... Variable gain IF amplifier circuit, 10
… Local oscillator circuit, 11… Intermediate frequency filter, 14… A
GC circuit, 15 ... Tuning circuit, 22 ... Switching circuit, 20
... FM demodulation circuit (first demodulation circuit), 21 ... MSK demodulation circuit (second demodulation circuit), 16, 17 ... Output terminal, 3
0, 31, 32, 33, 34, 35 ... Control terminals

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 昭夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メデイア研究所内 (72)発明者 野田 正樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メデイア研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akio Yamamoto 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Inside the Video Media Research Laboratory, Hitachi, Ltd. (72) Masaki Noda 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Incorporated company Hitachi Ltd. Media Research Institute

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 チューナ装置を共有する少なくとも2種
類の復調回路を備えた受信装置において、 入力高周波増幅回路(3)と、該増幅回路の出力を通過
させる固定あるいは可変の同調フィルタ(5)と、可変
局部発振回路(10)と、前記同調フィルタを通過した
出力と前記可変局部発振回路からの発振出力を入力され
周波数変換して出力する周波数混合回路(8)と、該混
合回路からの周波数変換された信号を増幅して出力する
中間周波増幅回路(9,13)と、前記中間周波増幅回
路の段間に配置する中間周波フィルタ(11)と、チャ
ンネル選択信号を入力されると選択された当該チャンネ
ルに対応する同調電圧を発生して前記可変同調フィルタ
及び可変局部発振回路へ指令する選局回路と、から成る
チュ−ナ装置と、 前記チューナ装置の出力信号レベルを検出し、それに従
って該チューナ装置における増幅利得を制御する利得制
御回路(14)と、 復調方式を異にする少なくとも2種類の復調回路と、選
局回路へ入力される前記チャンネル選択信号に依存して
定まる切り替え指令により、前記チュ−ナ装置の出力を
前記2種類の復調回路の何れかへ切り替えて入力させる
切り替え手段と、を具備して成ることを特徴とするチュ
ーナ装置を共有する少なくとも2種類の復調回路を備え
た受信装置。
1. A receiving device comprising at least two types of demodulation circuits sharing a tuner device, comprising: an input high frequency amplifier circuit (3); and a fixed or variable tuning filter (5) for passing an output of the amplifier circuit. A variable local oscillation circuit (10), a frequency mixing circuit (8) for inputting the output that has passed through the tuning filter and the oscillation output from the variable local oscillation circuit and performing frequency conversion, and a frequency from the mixing circuit. An intermediate frequency amplifier circuit (9, 13) for amplifying and outputting the converted signal, an intermediate frequency filter (11) arranged between the stages of the intermediate frequency amplifier circuit, and a channel selection signal are selected when input. And a tuner circuit including a tuning circuit for generating a tuning voltage corresponding to the channel and instructing the variable tuning filter and the variable local oscillation circuit, and the tuner device. A gain control circuit (14) for detecting the output signal level of the receiver and controlling the amplification gain in the tuner device accordingly, at least two types of demodulation circuits having different demodulation methods, and A tuner device comprising: switching means for switching the output of the tuner device to any one of the two types of demodulation circuits and inputting the output of the tuner device according to a switching command determined depending on a channel selection signal. A receiver including at least two types of demodulation circuits sharing the same.
【請求項2】 請求項1に記載の受信装置において、前
記中間周波フィルタは、第1の通過帯域幅を持つ第1の
帯域通過フィルタと、第2の通過帯域幅を持つ第2の帯
域通過フィルタと、前記両帯域通過フィルタの何れか一
方を選択的に有効化する選択切り換え手段と、から成る
ことを特徴とする受信装置。
2. The receiving device according to claim 1, wherein the intermediate frequency filter has a first bandpass filter having a first passband width and a second bandpass filter having a second passband width. A receiver comprising: a filter; and a selection switching means for selectively activating one of the both bandpass filters.
【請求項3】 請求項1又は2に記載の受信装置におい
て、前記入力高周波増幅回路は、第1の入力高周波増幅
回路と、第2の入力高周波増幅回路と、前記両入力高周
波増幅回路の何れか一方を選択的に有効化する選択切り
換え手段と、から成ることを特徴とする受信装置。
3. The receiving device according to claim 1, wherein the input high frequency amplification circuit is a first input high frequency amplification circuit, a second input high frequency amplification circuit, or both input high frequency amplification circuits. A receiving device, comprising: a selection switching means for selectively activating one of the two.
【請求項4】 請求項1又は2に記載の受信装置におい
て、 前記入力高周波増幅回路は、第1の入力高周波増幅回路
と第2の入力高周波増幅回路により構成し、前記可変の
同調フィルタは、前記第1の入力高周波増幅回路の出力
側に接続された第1の可変同調フィルタと前記第2の入
力高周波増幅回路の出力側に接続された第2の可変同調
フィルタとにより構成し、 前記第1の入力高周波増幅回路と第2の入力高周波増幅
回路を選択的に切り換えて用いる切り替え手段を具備
し、第1の入力高周波増幅回路を選択して用いる場合に
は、前記選局回路からの出力同調電圧として、第2の可
変同調フィルタへは、第1の可変同調フィルタへ印加す
る同調電圧と異なる電圧を印加し、第2の入力高周波増
幅回路を選択して用いる場合には、前記選局回路からの
出力同調電圧として、第1の可変同調フィルタへは、第
2の可変同調フィルタへ印加する同調電圧と異なる電圧
を印加する如くしたことを特徴とする受信装置。
4. The receiving device according to claim 1, wherein the input high frequency amplification circuit is composed of a first input high frequency amplification circuit and a second input high frequency amplification circuit, and the variable tuning filter is A first variable tuning filter connected to the output side of the first input high frequency amplifier circuit and a second variable tuning filter connected to the output side of the second input high frequency amplifier circuit; A switching means for selectively switching between the first input high frequency amplifier circuit and the second input high frequency amplifier circuit is provided, and when the first input high frequency amplifier circuit is selectively used, the output from the channel selection circuit As a tuning voltage, a voltage different from the tuning voltage applied to the first variable tuning filter is applied to the second variable tuning filter, and when the second input high frequency amplifier circuit is selected and used, the tuning channel is selected. As the output tuning voltage from the road, to the first variable tuning filter, the receiving device, characterized in that the as applying a tuning voltage different from the voltage applied to the second variable tuning filter.
【請求項5】 請求項1,2,3又は4に記載の受信装
置において、前記固定あるいは可変の同調フィルタから
チューナ装置出力に至るまでの各回路を平衡型の回路で
構成し、各回路間を平衡接続して成ることを特徴とする
受信装置。
5. The receiving device according to claim 1, 2, 3, or 4, wherein each circuit from the fixed or variable tuning filter to the output of the tuner device is configured as a balanced type circuit, and between the circuits. A receiver comprising a balanced connection of.
【請求項6】 請求項1,2,3,4又は5に記載の受
信装置において、前記利得制御回路は、前記チューナ装
置の出力レベルを検出する検出回路と、該検出回路から
の検出信号と第1の基準信号レベル又は第2の基準信号
レベルを入力され前記検出信号を基準信号レベルと比較
しその結果によりチューナ装置における利得の制御を行
う比較制御回路と、前記切り替え手段により前記2種類
の復調回路のうち、第1の復調回路を選択する場合には
前記第1の基準信号レベルを、前記第2の復調回路を選
択する場合には前記第2の基準信号レベルを、前記比較
制御回路に入力せしめる選択切り替え手段と、から成る
ことを特徴とする受信装置。
6. The receiving device according to claim 1, 2, 3, 4, or 5, wherein the gain control circuit detects a detection circuit for detecting an output level of the tuner device, and a detection signal from the detection circuit. A comparison control circuit for inputting the first reference signal level or the second reference signal level, comparing the detection signal with the reference signal level, and controlling the gain in the tuner device according to the result, and the switching means for the two types of the comparison control circuit. Of the demodulation circuits, the first reference signal level is selected when the first demodulation circuit is selected, and the second reference signal level is selected when the second demodulation circuit is selected. A receiving device, comprising: a selection switching unit for inputting to the.
【請求項7】 請求項1乃至6の中の任意の一つに記載
の受信装置において、 前記選局回路は、基準周波数発振器と、位相比較器と、
前記局部発振回路からの出力信号を取り込んで直接又は
分周して前記位相比較器の一方の入力側へ入力させる第
1の分周器と、前記基準周波数発振器からの出力信号を
直接又は分周して前記位相比較器の他方の入力側へ入力
させる第2の分周器と、前記位相比較器の出力をろはし
て前記局部発振回路の制御電圧端子に印加するローパス
フィルタと、入力されるチャンネル選択信号に依存して
前記第1の復調回路を選択する場合と前記第2の復調回
路を選択する場合とで、前記第1の分周器又は第2の分
周器の分周比、或いは、前記基準周波数発振器の発振周
波数を変えてチューナ装置から出力される信号周波数を
変更する手段と、を含むことを特徴とする受信装置。
7. The receiving device according to any one of claims 1 to 6, wherein the tuning circuit includes a reference frequency oscillator, a phase comparator, and
A first frequency divider that takes in the output signal from the local oscillation circuit and directly or divides it and inputs it to one input side of the phase comparator; and an output signal from the reference frequency oscillator directly or frequency-divided. A second frequency divider for inputting to the other input side of the phase comparator, and a low-pass filter for filtering the output of the phase comparator and applying it to the control voltage terminal of the local oscillator circuit. The frequency division ratio of the first frequency divider or the second frequency divider depending on whether the first demodulation circuit is selected or the second demodulation circuit is selected depending on the channel selection signal. Alternatively, a means for changing the oscillation frequency of the reference frequency oscillator to change the signal frequency output from the tuner device, the receiving device.
【請求項8】 請求項1乃至7の中の任意の一つに記載
の受信装置において、 前記2種類の復調回路の中の第1の復調回路は、 前記チューナ装置からの出力信号を一方の入力側へ供給
される位相比較器(61)と、該位相比較器からの出力
を入力され増幅して出力するループアンプ(62)と、
該アンプからの増幅出力を入力されろはして出力する第
1のローパスフィルタ(63)と、該第1のローパスフ
ィルタの出力を制御電圧として入力され、チューナ装置
出力周波数に相当する周波数を発生して前記位相比較器
(61)の他方の入力側へ供給する第1の電圧制御発振
器(65)と、から構成されて前記第1のローパスフィ
ルタの出力を復調出力とするPLL回路を用いたFM復
調回路から成り、 前記2種類の復調回路の中の第2の復調回路は、 チューナ装置出力周波数に相当する周波数を発生する第
2の電圧制御発振器(66)と、前記チューナ装置から
の出力と前記第2の電圧制御発振器からの出力とを入力
され両者を乗算して出力する第1の乗算器(67)と、
該第1の乗算器の出力を入力されろはして出力する第2
のローパスフィルタ(69)と、前記チューナ装置から
の出力と前記第1の電圧制御発振器(65)からの出力
とを入力され両者を乗算して出力する第2の乗算器(6
8)と、該第2の乗算器の出力を入力されろはして出力
する第3のローパスフィルタ(70)と、からなる同期
検波回路を用い、前記第2のローパスフィルタ(69)
の出力と前記第3のローパスフィルタ(70)の出力か
ら復調出力を得る直交信号復調回路から成り、 前記第1の復調回路を選択するときは、前記チューナ装
置からの出力を、前記第1の復調回路における前記位相
比較器(61)の一方の入力側へ供給し、前記第2の復
調回路を選択するときは、前記チューナ装置からの出力
を、前記第2の復調回路における前記第1及び第2の乗
算器(67,68)側へ供給するよう接続を切り替える
第1の切り替え手段(22)と、 前記第2の復調回路を選択するときは、前記第1の復調
回路における前記位相比較器(61)の一方の入力側
を、前記チューナ装置からの出力を入力するのでなく、
前記第2の電圧制御発振器(66)の出力を入力するよ
うに接続を切り替える第2の切り替え手段(60)と、 を更に具備したことを特徴とする受信装置。
8. The receiving device according to any one of claims 1 to 7, wherein a first demodulation circuit of the two types of demodulation circuits outputs an output signal from the tuner device to one of the two types. A phase comparator (61) supplied to the input side, and a loop amplifier (62) which inputs and amplifies and outputs the output from the phase comparator,
A first low-pass filter (63) for filtering and outputting an amplified output from the amplifier, and a frequency corresponding to the tuner device output frequency are generated by inputting the output of the first low-pass filter as a control voltage. And a first voltage controlled oscillator (65) for supplying to the other input side of the phase comparator (61), and a PLL circuit which uses the output of the first low pass filter as a demodulation output. An FM demodulation circuit, wherein the second demodulation circuit of the two types of demodulation circuits includes a second voltage controlled oscillator (66) for generating a frequency corresponding to the tuner device output frequency, and an output from the tuner device. And a first multiplier (67) which receives the output from the second voltage controlled oscillator, multiplies the two, and outputs the result.
A second output for filtering and outputting the output of the first multiplier
Low-pass filter (69), and a second multiplier (6) which receives the output from the tuner device and the output from the first voltage-controlled oscillator (65) and multiplies both to output.
8) and a third low-pass filter (70) for filtering and outputting the output of the second multiplier, and using the synchronous detection circuit, the second low-pass filter (69)
And an output of the third low-pass filter (70) to obtain a demodulation output from the quadrature signal demodulation circuit. When selecting the first demodulation circuit, the output from the tuner device When supplying to one input side of the phase comparator (61) in the demodulation circuit and selecting the second demodulation circuit, the output from the tuner device is supplied to the first and second output circuits of the second demodulation circuit. When selecting the first switching means (22) for switching the connection to supply to the second multiplier (67, 68) side and the second demodulation circuit, the phase comparison in the first demodulation circuit Instead of inputting the output from the tuner device to one input side of the device (61),
A second switching means (60) for switching the connection so as to input the output of the second voltage controlled oscillator (66), and the receiving device further comprising:
【請求項9】 請求項1乃至7の中の任意の一つに記載
の受信装置において、 前記2種類の復調回路の中の第1の復調回路は、 前記チューナ装置からの出力信号を一方の入力側へ供給
される位相比較器(61)と、該位相比較器からの出力
を入力され増幅して出力するループアンプ(62)と、
該アンプからの増幅出力を入力されろはして出力する第
1のローパスフィルタ(63)と、該第1のローパスフ
ィルタの出力を制御電圧として入力され、チューナ装置
出力周波数に相当する周波数を発生して前記位相比較器
(61)の他方の入力側へ供給する第1の電圧制御発振
器(65)と、から構成されて前記第1のローパスフィ
ルタの出力を復調出力とするPLL回路を用いたFM復
調回路から成り、 前記2種類の復調回路の中の第2の復調回路は、 チューナ装置出力周波数に相当する周波数を発生する第
2の電圧制御発振器(66)と、90°移相器(78)
と、前記チューナ装置からの出力と前記第2の電圧制御
発振器からの出力とを入力され両者を乗算して出力する
第1の乗算器(67)と、該第1の乗算器の出力を入力
されろはして出力する第2のローパスフィルタ(69)
と、前記チューナ装置からの出力と前記第2の電圧制御
発振器(66)から前記90°移相器(78)を介して
得られる出力とを入力され両者を乗算して出力する第2
の乗算器(68)と、該第2の乗算器の出力を入力され
ろはして出力する第3のローパスフィルタ(70)と、
からなる同期検波回路を用い、前記第2のローパスフィ
ルタ(69)の出力と前記第3のローパスフィルタ(7
0)の出力から復調出力を得る直交信号復調回路から成
り、 前記第1の復調回路を選択するときは、前記チューナ装
置からの出力を、前記第1の復調回路における前記位相
比較器(61)の一方の入力側へ供給し、前記第2の復
調回路を選択するときは、前記チューナ装置からの出力
を、前記第2の復調回路における前記第1及び第2の乗
算器(67,68)側へ供給するよう接続を切り替える
第1の切り替え手段(22)と、 前記第1の復調回路を選択するときは、前記第1の電圧
制御発振器(65)をオンさせ、選択しないときはオフ
させる第1の制御手段(80)と、 前記第2の復調回路を選択するときは、前記第2の電圧
制御発振器(66)をオンさせ、選択しないときはオフ
させる第2の制御手段(81)と、 を更に具備したことを特徴とする受信装置。
9. The receiving device according to claim 1, wherein the first demodulation circuit of the two types of demodulation circuits outputs an output signal from the tuner device to one of the two types. A phase comparator (61) supplied to the input side, and a loop amplifier (62) which inputs and amplifies and outputs the output from the phase comparator,
A first low-pass filter (63) for filtering and outputting an amplified output from the amplifier, and a frequency corresponding to the tuner device output frequency are generated by inputting the output of the first low-pass filter as a control voltage. And a first voltage controlled oscillator (65) for supplying to the other input side of the phase comparator (61), and a PLL circuit which uses the output of the first low pass filter as a demodulation output. An FM demodulation circuit, the second demodulation circuit of the two types of demodulation circuits is a second voltage controlled oscillator (66) that generates a frequency corresponding to the tuner device output frequency, and a 90 ° phase shifter ( 78)
And a first multiplier (67) which receives the output from the tuner device and the output from the second voltage controlled oscillator, multiplies the both, and outputs the output, and the output of the first multiplier. Second low-pass filter (69) that outputs after filtering
And an output from the tuner device and an output obtained from the second voltage controlled oscillator (66) through the 90 ° phase shifter (78) are input, and the outputs are obtained by multiplying both.
A multiplier (68), and a third low-pass filter (70) for filtering and outputting the output of the second multiplier,
Using a synchronous detection circuit consisting of the output of the second low-pass filter (69) and the third low-pass filter (7).
0) to obtain a demodulation output from the quadrature signal demodulation circuit, and when the first demodulation circuit is selected, the output from the tuner device is supplied to the phase comparator (61) in the first demodulation circuit. When the second demodulation circuit is selected by supplying the output from the tuner device, the output from the tuner device is supplied to the first and second multipliers (67, 68) of the second demodulation circuit. A first switching means (22) for switching the connection so as to supply power to the side, and the first voltage controlled oscillator (65) is turned on when the first demodulation circuit is selected, and turned off when not selected. Second control means (81) for turning on the second voltage controlled oscillator (66) when selecting the first control means (80) and the second demodulation circuit, and turning off when not selecting the second demodulation circuit. And, And a receiver.
JP3244181A 1991-08-30 1991-08-30 Receiver with at least two kinds of demodulation circuits sharing tuner device Pending JPH0564101A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3244181A JPH0564101A (en) 1991-08-30 1991-08-30 Receiver with at least two kinds of demodulation circuits sharing tuner device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3244181A JPH0564101A (en) 1991-08-30 1991-08-30 Receiver with at least two kinds of demodulation circuits sharing tuner device

Publications (1)

Publication Number Publication Date
JPH0564101A true JPH0564101A (en) 1993-03-12

Family

ID=17114974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244181A Pending JPH0564101A (en) 1991-08-30 1991-08-30 Receiver with at least two kinds of demodulation circuits sharing tuner device

Country Status (1)

Country Link
JP (1) JPH0564101A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532760A (en) * 1993-09-29 1996-07-02 Uniden Corporation Receiver capable of selectively receiving satellite broadcast TV signals and audio SCPC signals
US6125269A (en) * 1996-01-10 2000-09-26 U.S. Philips Corporation TV FM receiver for multimedia applications
US6501513B1 (en) 1998-11-27 2002-12-31 Alps Electric Co., Ltd. Television signal receiving tuner

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532760A (en) * 1993-09-29 1996-07-02 Uniden Corporation Receiver capable of selectively receiving satellite broadcast TV signals and audio SCPC signals
US6125269A (en) * 1996-01-10 2000-09-26 U.S. Philips Corporation TV FM receiver for multimedia applications
US6501513B1 (en) 1998-11-27 2002-12-31 Alps Electric Co., Ltd. Television signal receiving tuner

Similar Documents

Publication Publication Date Title
JP3356828B2 (en) FM receiver
US6978125B2 (en) Methods and apparatus for tuning pre-selection filters in radio receivers
US5852784A (en) Multiband mobile unit communication apparatus
KR0157413B1 (en) Receiver for terrestrial am and satellite fm-tv broadcasting signal
JPH03140020A (en) Receiver
JP3309904B2 (en) Wireless transceiver
JP2002305457A (en) Wide-band tuner
JPH11112462A (en) Receiver for digital broadcast
JP3132491B2 (en) Tuned preselection filter
JPH07250115A (en) Digital data reception device
JPH0564101A (en) Receiver with at least two kinds of demodulation circuits sharing tuner device
JP2000224061A (en) Broadcasting receiver and clock operating circuit
JP3383318B2 (en) Digital modulation wave demodulator
JP4478265B2 (en) Reception stage control method and apparatus for down-converting reception channel band
JP2000324186A (en) Device and method for reception
JPH11341373A (en) Tuner for receiving digital broadcasting
JP3227358B2 (en) Tuner device
JPH1155142A (en) Digital satellite broadcasting receiver
JPH06112858A (en) Receiver
JP3708234B2 (en) Wireless device
JP2809441B2 (en) Satellite receiver
JP3134801B2 (en) Shared receiver
JP4074711B2 (en) Digital broadcast receiver
JP3396047B2 (en) Receiver
GB2077533A (en) Demodulator