JPH0563551A - Programmable logic circuit device - Google Patents

Programmable logic circuit device

Info

Publication number
JPH0563551A
JPH0563551A JP3219002A JP21900291A JPH0563551A JP H0563551 A JPH0563551 A JP H0563551A JP 3219002 A JP3219002 A JP 3219002A JP 21900291 A JP21900291 A JP 21900291A JP H0563551 A JPH0563551 A JP H0563551A
Authority
JP
Japan
Prior art keywords
logic circuit
definition
memory
programmable logic
definition data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3219002A
Other languages
Japanese (ja)
Inventor
Yoshihiro Ishida
芳弘 石田
Original Assignee
Kawasaki Steel Corp
川崎製鉄株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp, 川崎製鉄株式会社 filed Critical Kawasaki Steel Corp
Priority to JP3219002A priority Critical patent/JPH0563551A/en
Publication of JPH0563551A publication Critical patent/JPH0563551A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To realize the programmable logic circuit device whose function is momentarily revised. CONSTITUTION:The programmable logic circuit device is provided with a logic circuit section 4 in which the connection relation of an internal logic element is specified in response to definition data and a definition memory section 7 storing the definition data given to the logic circuit section 4, and the definition memory section 7 is provided with two volatile memories 2, 3 and a selection control means 6 loading the definition data selectively to the logic circuit section 4 from any of the volatile memories 2, 3. Thus, since the two volatile memories are provided as the definition memory, the definition data loaded to the logic circuit section 4 are revised by having only to use the selection control means 6 to select any of the volatile memories 2, 3. That is, it is not required to rewrite the definition data in the case of function revision different from the device having had only one definition memory, and the function is revised momentarily.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、プログラマブルロジックデバイス(PLD)とか、フィールドプログラマブルゲートアレイ(FPGA)といったプログラム可能な論理回路装置に関するものである。 The present invention relates to a Toka programmable logic device (PLD), it relates to a logic circuit device capable programs such field programmable gate array (FPGA).

【0002】 [0002]

【従来の技術】この種のプログラマブル論理回路装置は、定義用データ(コンフィギュレーションデータ)に応じて内部論理要素の接続関係および論理仕様が特定される論理回路部と、定義用データを格納する定義用メモリ部とを備えており、定義用データを定義用メモリ部に書き込むことにより定義用データに応じた所望の論理回路を得ることができる。 BACKGROUND OF THE INVENTION Programmable logic device of this kind, defined to store a logic circuit portion which is connected relationships and logic specification of the internal logic elements are identified in accordance with the definition data (configuration data), the definition data and a use memory portion, it is possible to obtain a desired logic circuit in accordance with the defined data by writing the definition data to define memory unit. このようなプログラマブル論理回路装置は、定義用メモリに不揮発性メモリを用いたものと、揮発性メモリを用いたものに大別することができ、これらは用途に応じて適宜選択される。 Such programmable logic device, as using a nonvolatile memory in the definition memory, can be broadly divided into those using a volatile memory, which are appropriately selected depending on the application.

【0003】いわゆるパソコン等の汎用性のある機器に組み込まれた場合には、処理に応じて論理回路の内容変更を求められることがあり、そのような場合には揮発性メモリを搭載したプログラマブル論理回路装置が適当である。 [0003] When incorporated into versatile device called a personal computer or the like, may be required to modify these logic circuits in accordance with the process, a programmable logic equipped volatile memory in such a case circuit device is suitable. たとえば、パソコン中に組み込まれたプログラマブル論理回路装置に対して定義用メモリのデータを書き換えてやることにより、そのプログラマブル論理回路装置を、あるときはパラレルインターフェースとして用い、またあるときはシリアルインターフェースとして用いることが可能である。 For example, by'll rewrite the data definition for memory for the programmable logic device integrated into the computer, using its programmable logic device, a serial interface when is when used as a parallel interface is also It is possible.

【0004】 [0004]

【発明が解決しようとする課題】ところが、定義用メモリのデータの書き換えには、ある程度の時間を要するため、切り換えを短時間で行わなければならないような2 However [0007], the rewriting of data defining memory, such as not it takes a certain amount of time, to be carried out switching in a short time 2
つの機能を1つのプログラマブル論理回路装置で実現することはできなかった。 One of the functions can not be realized by a single programmable logic device. たとえば、プログラマブル論理回路装置をパソコンのあるボードに組み込み、そのプログラマブル論理回路装置を、自己が搭載されているボード全体の状態を調べるボードチェック回路として本動作前に機能させた後、本動作に入ってからはたとえばFD For example, incorporate programmable logic device to a PC board, the programmable logic device, after the self has to function before the operation as board check circuit to examine the state of the entire board mounted, enters the operation from to, for example, FD
C(フロッピイディスクコントローラ)として機能させたい場合には、定義用データの内容変更を短時間に行う必要があり、実現が困難であった。 C when it is desired to function as a (floppy disk controller) must be performed in a short period of time the contents change definition data, realization has been difficult.

【0005】 [0005]

【課題を解決するための手段】本発明は、このような問題点に鑑みて為されたものであり、定義用メモリ部に、 SUMMARY OF THE INVENTION The present invention has been made in view of such problems, the definition memory unit,
揮発性メモリで構成された2セット以上の定義用メモリと、この定義用メモリのいずれか1つのセットから定義用データを選択的に論理回路部にロードする選択制御手段とを設けたものである。 And 2 or more sets of defined memory, which is a volatile memory, is provided with a selection control means for loading the selective logic circuit definitions for data from one of the set of defined memory .

【0006】 [0006]

【作用】2セット以上の各定義用メモリに互いに異なる定義用データを格納しておくことにより、選択制御手段で定義用メモリの選択の切り換えを行うだけで、論理回路部にロードする定義用データを瞬時に変更できる。 [Action] By two or more sets of each definition for the memory storing the different definition data together, only to switch the selection of the defined memory in the selection control means, defined data to be loaded into the logic circuit portion It can change in an instant. また、選択制御手段によって選択されている定義用メモリ以外の定義用メモリに対しては、その内容の書き換えを行うことができる。 Further, with respect to the definition memory other than the defined memory being selected by the selection control means, it is possible to rewrite the content.

【0007】 [0007]

【実施例】図1は、本発明の一実施例であるプログラマブル論理回路装置の内部構成を示すブロック図である。 DETAILED DESCRIPTION FIG. 1 is a block diagram showing the internal configuration of the programmable logic device according to an embodiment of the present invention.
プログラマブル論理回路装置1の内部は、定義用データに応じて内部論理要素の接続関係および論理仕様が特定される論理回路部4と、この論理回路部4に与える定義用データを格納する定義用メモリ部7を備えている。 Internal programmable logic device 1 includes a logic circuit portion 4 which is connected relationships and logic specification of the internal logic elements are identified in accordance with the definition data, definition memory that stores definition data to be supplied to the logic circuit section 4 It has a part 7.

【0008】論理回路部4には、プログラマブルな多数の単位ブロックやこれらの単位ブロック同士の接続を行うプログラマブルな配線要素などが含まれている。 [0008] logic circuit portion 4 includes a like programmable interconnect element for connecting a large number of unit blocks and these unit blocks between programmable. 各単位ブロック内には複数の論理ゲート回路やフリップフロップ回路等が含まれており、これらの接続は定義用データによってプログラマブルとなっている。 Each unit block includes a like plurality of logic gate circuits and flip-flop circuits, these connections has a programmable by the definition data.

【0009】定義用メモリ部7は、揮発性メモリ2および3と選択制御回路5および6とを備えている。 [0009] Definition memory part 7 is provided with a volatile memory 2 and 3 and the selection control circuit 5 and 6. 揮発性メモリ2および3は例えばSRAMなどで構成されている。 Volatile memory 2 and 3 is constituted by an SRAM, for example. 選択制御回路5は、入力端子8を介して外部から与えられる定義用データを揮発性メモリ2または3のいずれに格納するかを選択する回路であり、選択制御回路6 The selection control circuit 5 is a circuit for selecting whether to store the definitions for data supplied from the outside through the input terminal 8 to any of the volatile memory 2 or 3, the selection control circuit 6
は、揮発性メモリ2または3のいずれかを選択し、選択されたメモリから定義用データを読み出して論理回路部4にロードする回路である。 Selects either volatile memory 2 or 3, a circuit for loading the logic circuit portion 4 reads the definition data from the selected memory. 選択制御回路5および6 Selection control circuit 5 and 6
は、入力端子9を介して外部から与えられる選択信号に基づいて動作する。 Operates on the basis of a selection signal supplied from the outside through the input terminal 9.

【0010】なお、図1では簡単のために、論理回路部4と定義用メモリ部7の配置を左右に明確に分けて描いているが、実際の物理的構造すなわちレイアウトはこれらの回路が相互に入り組んで配置されている。 [0010] Incidentally, for the sake of simplicity in FIG. 1, but drawn divided clearly the arrangement of the definition for the memory section 7 and the logic circuit section 4 to the left and right, the actual physical structure or layout cross these circuits They are arranged intricately in.

【0011】つぎに、本実施例をパソコン(パーソナルコンピュータ)に適用したときの動作を説明する。 [0011] Next, the operation when this embodiment is applied to a personal computer. ここでは、本実施例のプログラマブル論理回路装置をあるときはFDCとして機能させ、またあるときはボードチェック回路として機能させる場合を考える。 Here, when there the programmable logic device of this embodiment is made to function as FDC, or some time assumed that function as board check circuit.

【0012】図示省略したパソコンの電源が投入されると、選択制御回路5を揮発性メモリ2側に接続するための選択信号が入力端子9を介してパソコンのCPU10 [0012] When the power of the personal computer not shown is turned on, the computer selection signal for connecting the selection control circuit 5 in the volatile memory 2 side through the input terminal 9 CPU 10
から与えらる。 Ataeraru from. 引き続いて、このプログラマブル論理回路装置がボードチェック回路として機能するための定義用データがCPU10から入力端子8に供給され、揮発性メモリ2に格納される。 Subsequently, definition data for the programmable logic device functions as board check circuit is supplied to the input terminal 8 from the CPU 10, is stored in the volatile memory 2. これにより、選択制御回路6 Thus, the selection control circuit 6
で揮発性メモリ2を選択して揮発性メモリ2を有効状態にすれば、このプログラマブル論理回路装置はボードチェック回路となり、パソコンが本来の動作に入る前に、 In If selected volatile memory 2 volatile memory 2 to the valid state, the programmable logic device comprises a board check circuit, before the computer enters the original operation,
自己が搭載されているボードに異常がないか否かをチェックする。 Self to check whether or not there is no abnormality in the board that is installed. ボードチェック回路を具体的にどの様に構成するかは、ここではあまり重要ではなく、従来から知られている種々の回路から適当なものを選択して、それと同じ回路構成となるように定義用データを特定すればよい。 Whether to configure the board check circuit as how specifically, here not very important, and select the appropriate one from various circuits known in the prior art, the same for defined to have the same circuit configuration data may be specified to.

【0013】ボードチェック回路としての定義用データの書き込みが完了したら、選択信号によって選択制御回路5を揮発性メモリ2から切り離し、揮発性メモリ3に接続する。 [0013] Once the defined data as board check circuit writing is completed, detach the selection control circuit 5 by a selection signal from the volatile memory 2 is connected to the volatile memory 3. そして、このプログラマブル論理回路装置をFDCとして機能させるための定義用データをCPU1 Then, the definition data for operating the programmable logic device as FDC CPU 1
0から取り込み、揮発性メモリ3に書き込む。 0 from the acquisition, written to the volatile memory 3. この書き込み動作は、選択制御回路6で揮発性メモリ2を選択してプログラマブル論理回路装置をボードチェック回路として動作させている間に実行し、完了させる。 The write operation is executed during the selected volatile memory 2 by the selection control circuit 6 are running programmable logic device as board check circuit to complete. したがって、パソコンが本動作に入ったときに、選択制御回路6 Therefore, when the personal computer has entered into this operation, the selection control circuit 6
を揮発性メモリ3側に切り換えて、揮発性メモリ3を有効にれば、直ちにFDCとして機能させることができる。 The switches in the volatile memory 3 side, a volatile memory 3 effective Nireba can immediately function as an FDC.

【0014】この実施例では、ボードチェック回路として機能させた後、FDCとして機能させるものであるが、必要に応じてさらに別の回路として機能させたい場合には、FDCとして動作している間に、ボードチェック回路としての定義用データが書き込まれている揮発性メモリ2に新たな定義用データを書き込めば、FDCとしての動作が終了した後に選択制御回路6を揮発性メモリ2側に切り換えるだけで、直ちに、新たな機能を持つ回路として動作させることができる。 [0014] In this embodiment, after function as board check circuit, but is intended to function as an FDC, when it is desired to function as yet another circuit, if desired, while operating as FDC , writing a new definition for data in the volatile memory 2 defines data as board check circuit is written, simply by switching the selection control circuit 6 after the operation of the FDC has been completed in the volatile memory 2 side immediately, it can be operated as a circuit having a new function. 以下、同様に選択制御回路6により一方の揮発性メモリが選択されている間に、他方の揮発性メモリに次に求められる機能に応じた定義用データを書き込めば、常に、揮発性メモリへの書き込み時間を実質的に省くことができる。 Hereinafter, while one of the volatile memory is similarly selected by the selection control circuit 6, Writing a definition data corresponding to the next sought function to the other volatile memory, always, to the volatile memory it is possible to omit the write time substantially.

【0015】この実施例では、定義用メモリとして揮発性メモリを2セット備えているが、本発明は、揮発性メモリを3セット以上設けることを妨げるものではない。 [0015] In this embodiment, although provided with two sets volatile memory as defined memory, the present invention does not preclude the provision of the volatile memory 3 or more sets.

【0016】また、本実施例では、選択制御回路5がプログラマブル論理回路装置1に内蔵されているが、この回路は外付けにしてもよい。 Further, in this embodiment, the selection control circuit 5 is incorporated in the programmable logic device 1, the circuit may be external.

【0017】さらに、本実施例では、定義用データをC Furthermore, in this embodiment, the definition data C
PUから与えているが、ROMなどから直接与えてもよい。 But it has given from PU, may be provided directly from, such as ROM.

【0018】 [0018]

【発明の効果】以上説明したように、本発明のプログラマブル論理回路装置によれば、定義用メモリとして2セット以上の揮発性メモリを有するので、選択制御手段で定義用メモリの選択の切り換えを行うだけで、論理回路部にロードする定義用データを変更できる。 As described in the foregoing, according to the programmable logic device of the present invention, because it has two or more sets of the volatile memory as defined memory, to switch the selection of the defined memory in the selection control means only you can change the definition data to be loaded into the logic circuit portion. すなわち、 That is,
定義用メモリが1セットしかなかった従来装置のように、機能変更の際に定義用データを書き換える必要がなくなり、機能変更を瞬時に行うことが可能となる。 Definition memory is as in the conventional device was only one set, it is not necessary to rewrite the definition data during function change, it is possible to change the capabilities instantly.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例を示すブロック図。 Block diagram showing an embodiment of the present invention; FIG.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…プログラマブル論理回路装置 2、3…揮発性メモリ 4…論理回路部 5、6…選択制御回路 7…定義用メモリ部 1 ... programmable logic device 2,3 ... volatile memory 4 ... logic circuit 5,6 ... selection control circuit 7 ... defining memory part

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 定義用データに応じて内部論理要素の接続関係および論理仕様が特定される論理回路部と、この論理回路部に与える前記定義用データを格納する定義用メモリ部とを備えたプログラマブル論理回路装置において、 前記定義用メモリ部は、揮発性メモリで構成された2セット以上の定義用メモリと、この定義用メモリのいずれか1つのセットから定義用データを選択的に前記論理回路部にロードする選択制御手段とを備えていることを特徴とするプログラマブル論理回路装置。 A logic circuit portion which is connected relationships and logic specification of the internal logic elements are identified claim: 1. Depending on the definition data, and a definition memory unit for storing the definition data to be supplied to the logic circuit portion in programmable logic device, the defined memory unit, and two or more sets of defined memory, which is a volatile memory, selectively the logic definitions for data from one of the set of defined memory programmable logic device, characterized in that and a selection control means for loading the part.
JP3219002A 1991-08-29 1991-08-29 Programmable logic circuit device Pending JPH0563551A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3219002A JPH0563551A (en) 1991-08-29 1991-08-29 Programmable logic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3219002A JPH0563551A (en) 1991-08-29 1991-08-29 Programmable logic circuit device

Publications (1)

Publication Number Publication Date
JPH0563551A true JPH0563551A (en) 1993-03-12

Family

ID=16728727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3219002A Pending JPH0563551A (en) 1991-08-29 1991-08-29 Programmable logic circuit device

Country Status (1)

Country Link
JP (1) JPH0563551A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172521B1 (en) 1997-04-11 2001-01-09 Nec Corporation Programmable logic IC having memories for previously storing a plurality of configuration data and a method of reconfigurating same
JP2008252894A (en) * 2002-10-23 2008-10-16 Hitachi Ltd Multimode wireless communication apparatus and high frequency integrated circuit therefor
US8376992B2 (en) 2008-07-29 2013-02-19 Olympus Medical Systems Corp. Balloon catheter and sheath fabrication method
JP2013243657A (en) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd Programmable lsi

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172521B1 (en) 1997-04-11 2001-01-09 Nec Corporation Programmable logic IC having memories for previously storing a plurality of configuration data and a method of reconfigurating same
JP2008252894A (en) * 2002-10-23 2008-10-16 Hitachi Ltd Multimode wireless communication apparatus and high frequency integrated circuit therefor
US8376992B2 (en) 2008-07-29 2013-02-19 Olympus Medical Systems Corp. Balloon catheter and sheath fabrication method
JP2013243657A (en) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd Programmable lsi
US9654107B2 (en) 2012-04-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Programmable LSI

Similar Documents

Publication Publication Date Title
US6172521B1 (en) Programmable logic IC having memories for previously storing a plurality of configuration data and a method of reconfigurating same
USRE37195E1 (en) Programmable switch for FPGA input/output signals
EP0931380B1 (en) Reconfigurable computing system
US6057705A (en) Programmable pin designation for semiconductor devices
US4694394A (en) Microprocessor system having a multiplexed address/data bus which communicates with a plurality of memory and input/output devices including TTL output gates
US4783606A (en) Programming circuit for programmable logic array I/O cell
US6304101B1 (en) Programmable logic device, information processing system, method of reconfiguring programmable logic device and method compressing circuit information for programmable logic device
JP3548126B2 (en) A method and apparatus for testing a multi-port memory
EP0183231B1 (en) Data processor
US5321845A (en) Single-chip microcomputer including non-volatile memory elements
JP3939698B2 (en) Programmable gate array with interconnect logic supporting embedded fixed logic circuits
KR930008771B1 (en) Ic incoporating processor and memory
US6018559A (en) Chain-connected shift register and programmable logic circuit whose logic function is changeable in real time
US5628022A (en) Microcomputer with programmable ROM
KR100198382B1 (en) Computer with multi-booting function
US20040113655A1 (en) Partial reconfiguration of a programmable logic device using an on-chip processor
US5715197A (en) Multiport RAM with programmable data port configuration
KR930000096B1 (en) Single chip microcomputer
US6119181A (en) I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures
JP3708541B2 (en) fpga with a microprocessor-based
US5809281A (en) Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM
JP3539997B2 (en) Method for reducing the number of programmable architecture elements that are required to implement the look-up table having a plurality of inputs and a look-up table architecture,
DE69834011T2 (en) Static random access memory circuits
DE10304912A1 (en) Device and method of generic logic blocks
JPH07168610A (en) Memory programmable controller and operation method therefor