JPH0563551A - Programmable logic circuit device - Google Patents
Programmable logic circuit deviceInfo
- Publication number
- JPH0563551A JPH0563551A JP3219002A JP21900291A JPH0563551A JP H0563551 A JPH0563551 A JP H0563551A JP 3219002 A JP3219002 A JP 3219002A JP 21900291 A JP21900291 A JP 21900291A JP H0563551 A JPH0563551 A JP H0563551A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- definition
- definition data
- programmable logic
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、プログラマブルロジッ
クデバイス(PLD)とか、フィールドプログラマブル
ゲートアレイ(FPGA)といったプログラム可能な論
理回路装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable logic circuit device such as a programmable logic device (PLD) or a field programmable gate array (FPGA).
【0002】[0002]
【従来の技術】この種のプログラマブル論理回路装置
は、定義用データ(コンフィギュレーションデータ)に
応じて内部論理要素の接続関係および論理仕様が特定さ
れる論理回路部と、定義用データを格納する定義用メモ
リ部とを備えており、定義用データを定義用メモリ部に
書き込むことにより定義用データに応じた所望の論理回
路を得ることができる。このようなプログラマブル論理
回路装置は、定義用メモリに不揮発性メモリを用いたも
のと、揮発性メモリを用いたものに大別することがで
き、これらは用途に応じて適宜選択される。2. Description of the Related Art A programmable logic circuit device of this type includes a logic circuit section in which connection relationships and logic specifications of internal logic elements are specified according to definition data (configuration data), and a definition for storing definition data. And a definition memory unit, and by writing the definition data in the definition memory unit, a desired logic circuit corresponding to the definition data can be obtained. Such programmable logic circuit devices can be roughly classified into those using a non-volatile memory as the definition memory and those using a volatile memory, and these are appropriately selected according to the application.
【0003】いわゆるパソコン等の汎用性のある機器に
組み込まれた場合には、処理に応じて論理回路の内容変
更を求められることがあり、そのような場合には揮発性
メモリを搭載したプログラマブル論理回路装置が適当で
ある。たとえば、パソコン中に組み込まれたプログラマ
ブル論理回路装置に対して定義用メモリのデータを書き
換えてやることにより、そのプログラマブル論理回路装
置を、あるときはパラレルインターフェースとして用
い、またあるときはシリアルインターフェースとして用
いることが可能である。When incorporated in a general-purpose device such as a so-called personal computer, it may be required to change the contents of the logic circuit according to the processing. In such a case, a programmable logic device equipped with a volatile memory is required. Circuitry is suitable. For example, by rewriting the data in the definition memory for a programmable logic circuit device incorporated in a personal computer, the programmable logic circuit device is used as a parallel interface at one time and as a serial interface at another time. It is possible.
【0004】[0004]
【発明が解決しようとする課題】ところが、定義用メモ
リのデータの書き換えには、ある程度の時間を要するた
め、切り換えを短時間で行わなければならないような2
つの機能を1つのプログラマブル論理回路装置で実現す
ることはできなかった。たとえば、プログラマブル論理
回路装置をパソコンのあるボードに組み込み、そのプロ
グラマブル論理回路装置を、自己が搭載されているボー
ド全体の状態を調べるボードチェック回路として本動作
前に機能させた後、本動作に入ってからはたとえばFD
C(フロッピイディスクコントローラ)として機能させ
たい場合には、定義用データの内容変更を短時間に行う
必要があり、実現が困難であった。However, since it takes a certain amount of time to rewrite the data in the definition memory, the switching must be performed in a short time.
One function could not be realized by one programmable logic circuit device. For example, after incorporating the programmable logic circuit device into a certain board of a personal computer and making the programmable logic circuit device function as a board check circuit that checks the state of the entire board on which it is mounted before this operation, enter this operation. After that, for example, FD
In order to function as a C (floppy disk controller), it is necessary to change the contents of the definition data in a short time, which is difficult to realize.
【0005】[0005]
【課題を解決するための手段】本発明は、このような問
題点に鑑みて為されたものであり、定義用メモリ部に、
揮発性メモリで構成された2セット以上の定義用メモリ
と、この定義用メモリのいずれか1つのセットから定義
用データを選択的に論理回路部にロードする選択制御手
段とを設けたものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and the definition memory section includes:
Two or more sets of definition memories composed of volatile memory and selection control means for selectively loading definition data from any one set of the definition memories into the logic circuit section are provided. ..
【0006】[0006]
【作用】2セット以上の各定義用メモリに互いに異なる
定義用データを格納しておくことにより、選択制御手段
で定義用メモリの選択の切り換えを行うだけで、論理回
路部にロードする定義用データを瞬時に変更できる。ま
た、選択制御手段によって選択されている定義用メモリ
以外の定義用メモリに対しては、その内容の書き換えを
行うことができる。By storing different definition data in each of two or more sets of definition memories, the definition data to be loaded into the logic circuit section can be simply selected by the selection control means. Can be changed instantly. The contents of the definition memory other than the definition memory selected by the selection control means can be rewritten.
【0007】[0007]
【実施例】図1は、本発明の一実施例であるプログラマ
ブル論理回路装置の内部構成を示すブロック図である。
プログラマブル論理回路装置1の内部は、定義用データ
に応じて内部論理要素の接続関係および論理仕様が特定
される論理回路部4と、この論理回路部4に与える定義
用データを格納する定義用メモリ部7を備えている。1 is a block diagram showing the internal structure of a programmable logic circuit device according to an embodiment of the present invention.
Inside the programmable logic circuit device 1, a logic circuit unit 4 in which connection relations and logic specifications of internal logic elements are specified according to the definition data, and a definition memory for storing definition data given to the logic circuit unit 4 It has a section 7.
【0008】論理回路部4には、プログラマブルな多数
の単位ブロックやこれらの単位ブロック同士の接続を行
うプログラマブルな配線要素などが含まれている。各単
位ブロック内には複数の論理ゲート回路やフリップフロ
ップ回路等が含まれており、これらの接続は定義用デー
タによってプログラマブルとなっている。The logic circuit section 4 includes a large number of programmable unit blocks and programmable wiring elements for connecting these unit blocks to each other. Each unit block includes a plurality of logic gate circuits, flip-flop circuits, etc., and these connections are programmable by definition data.
【0009】定義用メモリ部7は、揮発性メモリ2およ
び3と選択制御回路5および6とを備えている。揮発性
メモリ2および3は例えばSRAMなどで構成されてい
る。選択制御回路5は、入力端子8を介して外部から与
えられる定義用データを揮発性メモリ2または3のいず
れに格納するかを選択する回路であり、選択制御回路6
は、揮発性メモリ2または3のいずれかを選択し、選択
されたメモリから定義用データを読み出して論理回路部
4にロードする回路である。選択制御回路5および6
は、入力端子9を介して外部から与えられる選択信号に
基づいて動作する。The definition memory unit 7 includes volatile memories 2 and 3 and selection control circuits 5 and 6. The volatile memories 2 and 3 are composed of, for example, SRAM. The selection control circuit 5 is a circuit for selecting which of the volatile memories 2 and 3 is to store definition data externally applied via the input terminal 8, and the selection control circuit 6
Is a circuit that selects either the volatile memory 2 or 3 and reads the definition data from the selected memory and loads it into the logic circuit unit 4. Selection control circuits 5 and 6
Operates based on a selection signal provided from the outside via the input terminal 9.
【0010】なお、図1では簡単のために、論理回路部
4と定義用メモリ部7の配置を左右に明確に分けて描い
ているが、実際の物理的構造すなわちレイアウトはこれ
らの回路が相互に入り組んで配置されている。For the sake of simplicity, the layout of the logic circuit section 4 and the definition memory section 7 is clearly separated on the left and right sides in FIG. 1, but the actual physical structure, that is, the layout, is such that these circuits are mutually It is arranged intricately.
【0011】つぎに、本実施例をパソコン(パーソナル
コンピュータ)に適用したときの動作を説明する。ここ
では、本実施例のプログラマブル論理回路装置をあると
きはFDCとして機能させ、またあるときはボードチェ
ック回路として機能させる場合を考える。Next, the operation when this embodiment is applied to a personal computer (personal computer) will be described. Here, a case is considered in which the programmable logic circuit device of the present embodiment is made to function as an FDC at one time and as a board check circuit at another time.
【0012】図示省略したパソコンの電源が投入される
と、選択制御回路5を揮発性メモリ2側に接続するため
の選択信号が入力端子9を介してパソコンのCPU10
から与えらる。引き続いて、このプログラマブル論理回
路装置がボードチェック回路として機能するための定義
用データがCPU10から入力端子8に供給され、揮発
性メモリ2に格納される。これにより、選択制御回路6
で揮発性メモリ2を選択して揮発性メモリ2を有効状態
にすれば、このプログラマブル論理回路装置はボードチ
ェック回路となり、パソコンが本来の動作に入る前に、
自己が搭載されているボードに異常がないか否かをチェ
ックする。ボードチェック回路を具体的にどの様に構成
するかは、ここではあまり重要ではなく、従来から知ら
れている種々の回路から適当なものを選択して、それと
同じ回路構成となるように定義用データを特定すればよ
い。When the power supply of a personal computer (not shown) is turned on, a selection signal for connecting the selection control circuit 5 to the volatile memory 2 side receives a CPU 10 of the personal computer via an input terminal 9.
Given by. Subsequently, definition data for the programmable logic circuit device to function as a board check circuit is supplied from the CPU 10 to the input terminal 8 and stored in the volatile memory 2. As a result, the selection control circuit 6
If the volatile memory 2 is selected and the volatile memory 2 is enabled, this programmable logic circuit device becomes a board check circuit, and before the personal computer starts its original operation,
Check if the board on which you are mounted is normal. How the board check circuit is specifically configured is not so important here. For the definition, select an appropriate one from various conventionally known circuits and make it the same circuit configuration. Just specify the data.
【0013】ボードチェック回路としての定義用データ
の書き込みが完了したら、選択信号によって選択制御回
路5を揮発性メモリ2から切り離し、揮発性メモリ3に
接続する。そして、このプログラマブル論理回路装置を
FDCとして機能させるための定義用データをCPU1
0から取り込み、揮発性メモリ3に書き込む。この書き
込み動作は、選択制御回路6で揮発性メモリ2を選択し
てプログラマブル論理回路装置をボードチェック回路と
して動作させている間に実行し、完了させる。したがっ
て、パソコンが本動作に入ったときに、選択制御回路6
を揮発性メモリ3側に切り換えて、揮発性メモリ3を有
効にれば、直ちにFDCとして機能させることができ
る。When the writing of the definition data as the board check circuit is completed, the selection control circuit 5 is separated from the volatile memory 2 by the selection signal and connected to the volatile memory 3. Then, the CPU 1 sends definition data for causing the programmable logic circuit device to function as the FDC.
It is read from 0 and written in the volatile memory 3. This write operation is executed and completed while the volatile memory 2 is selected by the selection control circuit 6 and the programmable logic circuit device is operating as a board check circuit. Therefore, when the personal computer enters this operation, the selection control circuit 6
If the volatile memory 3 is enabled by switching to the volatile memory 3 side, it can immediately function as the FDC.
【0014】この実施例では、ボードチェック回路とし
て機能させた後、FDCとして機能させるものである
が、必要に応じてさらに別の回路として機能させたい場
合には、FDCとして動作している間に、ボードチェッ
ク回路としての定義用データが書き込まれている揮発性
メモリ2に新たな定義用データを書き込めば、FDCと
しての動作が終了した後に選択制御回路6を揮発性メモ
リ2側に切り換えるだけで、直ちに、新たな機能を持つ
回路として動作させることができる。以下、同様に選択
制御回路6により一方の揮発性メモリが選択されている
間に、他方の揮発性メモリに次に求められる機能に応じ
た定義用データを書き込めば、常に、揮発性メモリへの
書き込み時間を実質的に省くことができる。In this embodiment, after functioning as a board check circuit, it functions as an FDC. However, if it is desired to function as another circuit if necessary, it may be operated during FDC operation. If new definition data is written in the volatile memory 2 in which the definition data as the board check circuit is written, the selection control circuit 6 is simply switched to the volatile memory 2 side after the operation as the FDC is completed. , Can be immediately operated as a circuit having a new function. Similarly, if one of the volatile memories is selected by the selection control circuit 6 and the definition data corresponding to the next required function is written in the other volatile memory, the volatile memory is always written in the volatile memory. Writing time can be substantially saved.
【0015】この実施例では、定義用メモリとして揮発
性メモリを2セット備えているが、本発明は、揮発性メ
モリを3セット以上設けることを妨げるものではない。In this embodiment, two sets of volatile memories are provided as definition memories, but the present invention does not prevent provision of three or more sets of volatile memories.
【0016】また、本実施例では、選択制御回路5がプ
ログラマブル論理回路装置1に内蔵されているが、この
回路は外付けにしてもよい。In this embodiment, the selection control circuit 5 is built in the programmable logic circuit device 1, but this circuit may be externally attached.
【0017】さらに、本実施例では、定義用データをC
PUから与えているが、ROMなどから直接与えてもよ
い。Further, in this embodiment, the definition data is C
Although it is given from PU, it may be given directly from ROM or the like.
【0018】[0018]
【発明の効果】以上説明したように、本発明のプログラ
マブル論理回路装置によれば、定義用メモリとして2セ
ット以上の揮発性メモリを有するので、選択制御手段で
定義用メモリの選択の切り換えを行うだけで、論理回路
部にロードする定義用データを変更できる。すなわち、
定義用メモリが1セットしかなかった従来装置のよう
に、機能変更の際に定義用データを書き換える必要がな
くなり、機能変更を瞬時に行うことが可能となる。As described above, according to the programmable logic circuit device of the present invention, since the definition memory has two or more sets of volatile memories, the selection control means switches the selection of the definition memory. The definition data to be loaded into the logic circuit section can be changed only by itself. That is,
Unlike the conventional device having only one definition memory, it is not necessary to rewrite the definition data when changing the function, and the function can be changed instantaneously.
【図1】本発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.
1…プログラマブル論理回路装置 2、3…揮発性メモリ 4…論理回路部 5、6…選択制御回路 7…定義用メモリ部 1 ... Programmable logic circuit device 2, 3 ... Volatile memory 4 ... Logic circuit section 5, 6 ... Selection control circuit 7 ... Definition memory section
Claims (1)
続関係および論理仕様が特定される論理回路部と、この
論理回路部に与える前記定義用データを格納する定義用
メモリ部とを備えたプログラマブル論理回路装置におい
て、 前記定義用メモリ部は、揮発性メモリで構成された2セ
ット以上の定義用メモリと、この定義用メモリのいずれ
か1つのセットから定義用データを選択的に前記論理回
路部にロードする選択制御手段とを備えていることを特
徴とするプログラマブル論理回路装置。1. A logic circuit section in which connection relations and logical specifications of internal logic elements are specified according to definition data, and a definition memory section for storing the definition data given to this logic circuit section. In the programmable logic circuit device, the definition memory unit selectively defines definition data from two or more sets of definition memories configured by a volatile memory and one of the definition memories. A programmable logic circuit device comprising: a selection control unit that loads the unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3219002A JPH0563551A (en) | 1991-08-29 | 1991-08-29 | Programmable logic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3219002A JPH0563551A (en) | 1991-08-29 | 1991-08-29 | Programmable logic circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0563551A true JPH0563551A (en) | 1993-03-12 |
Family
ID=16728727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3219002A Pending JPH0563551A (en) | 1991-08-29 | 1991-08-29 | Programmable logic circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0563551A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6172521B1 (en) | 1997-04-11 | 2001-01-09 | Nec Corporation | Programmable logic IC having memories for previously storing a plurality of configuration data and a method of reconfigurating same |
JP2008252894A (en) * | 2002-10-23 | 2008-10-16 | Hitachi Ltd | Multimode wireless communication apparatus and high frequency integrated circuit therefor |
US8376992B2 (en) | 2008-07-29 | 2013-02-19 | Olympus Medical Systems Corp. | Balloon catheter and sheath fabrication method |
JP2013243657A (en) * | 2012-04-27 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | Programmable lsi |
-
1991
- 1991-08-29 JP JP3219002A patent/JPH0563551A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6172521B1 (en) | 1997-04-11 | 2001-01-09 | Nec Corporation | Programmable logic IC having memories for previously storing a plurality of configuration data and a method of reconfigurating same |
JP2008252894A (en) * | 2002-10-23 | 2008-10-16 | Hitachi Ltd | Multimode wireless communication apparatus and high frequency integrated circuit therefor |
US8376992B2 (en) | 2008-07-29 | 2013-02-19 | Olympus Medical Systems Corp. | Balloon catheter and sheath fabrication method |
JP2013243657A (en) * | 2012-04-27 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | Programmable lsi |
US9654107B2 (en) | 2012-04-27 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Programmable LSI |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5737766A (en) | Programmable gate array configuration memory which allows sharing with user memory | |
US5809281A (en) | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM | |
KR100235812B1 (en) | Shift register and programmable logic circuit and programmable logic circuit system | |
US5230058A (en) | IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors | |
US6029236A (en) | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM | |
US5031152A (en) | Test circuit for non-volatile storage cell | |
US5633806A (en) | Semiconductor integrated circuit and method of designing same | |
US6011740A (en) | Structure and method for providing additional configuration memories on an FPGA | |
US4414545A (en) | Memory circuit for generating liquid crystal display characters | |
JPH0563551A (en) | Programmable logic circuit device | |
US6853603B1 (en) | Programmable logic device having nonvolatile memory with user selectable power consumption | |
US6680871B1 (en) | Method and apparatus for testing memory embedded in mask-programmable logic device | |
RU2216796C2 (en) | Electronic memory device | |
JP4185979B2 (en) | High speed low power logic unit | |
JPH07154241A (en) | Electronic circuit using programmable integrated circuit | |
JPH0555907A (en) | Programmable logic circuit device | |
JP3944639B2 (en) | Programmable logic device | |
JPH1139212A (en) | Microcomputer | |
JPH05108347A (en) | Pipeline arithmetic circuit | |
KR940027663A (en) | Development Method of Data Processing System and Semiconductor Integrated Circuits for Data Processing | |
JPH104345A (en) | Field programmable gate array | |
JP2546920B2 (en) | Integrated circuit | |
JP3285208B2 (en) | Semiconductor device | |
JPH05241698A (en) | System for controlling input output port | |
JPH07297291A (en) | Field programmable gate array |