JPH0555907A - Programmable logic circuit device - Google Patents

Programmable logic circuit device

Info

Publication number
JPH0555907A
JPH0555907A JP3212193A JP21219391A JPH0555907A JP H0555907 A JPH0555907 A JP H0555907A JP 3212193 A JP3212193 A JP 3212193A JP 21219391 A JP21219391 A JP 21219391A JP H0555907 A JPH0555907 A JP H0555907A
Authority
JP
Japan
Prior art keywords
definition
logic circuit
memory
volatile memory
programmable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3212193A
Other languages
Japanese (ja)
Inventor
Masaaki Shibata
昌聰 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3212193A priority Critical patent/JPH0555907A/en
Publication of JPH0555907A publication Critical patent/JPH0555907A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE:To realize the programmable logic circuit device provided with both a volatile memory and a nonvolatile memory as definition use memories. CONSTITUTION:The programmable logic circuit device is provided with a logic circuit section 4 specifying the relation of connection of internal logic elements depending on definition data and a definition memory section 7 storing the definition data given to the logic circuit section 4, and the definition memory section 7 is provided with a 1st definition memory 3 comprising a nonvolatile memory, a 2nd definition memory 2 comprising a volatile memory and a selection control means 6 loading selectively a definition data from either of the 1st and 2nd definition memories to the logic circuit section 4. Since two kinds of volatile memory and nonvolatile memory are provided as definition memories, the memory is selected properly in matching with the application of the user.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プログラマブルロジッ
クデバイス(PLD)とか、フィールドプログラマブル
ゲートアレイ(FPGA)といったプログラム可能な論
理回路装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable logic circuit device such as a programmable logic device (PLD) or a field programmable gate array (FPGA).

【0002】[0002]

【従来の技術】この種のプログラマブル論理回路装置
は、定義用データ(コンフィギュレーションデータ)に
応じて内部論理要素の接続関係が特定される論理回路部
と、定義用データを格納する定義用メモリ部とを備えて
おり、用途に応じた定義用データを定義用メモリ部に書
き込むことにより所望の論理回路を得ることができる。
このようなプログラマブル論理回路装置は、定義用メモ
リに不揮発性メモリを用いたものと、揮発性メモリを用
いたものに大別することができ、これらは用途に応じて
適宜選択される。たとえば、いわゆるパソコン等の汎用
性のある機器に組み込まれた場合、処理に応じて論理回
路の内容変更を求められることがあるが、そのような場
合には揮発性メモリを搭載したプログラマブル論理回路
装置が適当である。逆に、機器に組み込まれた後は1つ
の論理回路としてのみ動作させる場合には、不揮発性メ
モリを定義用メモリとして搭載したものが適当である。
揮発性メモリを用いたもののように、動作の立ち上げ毎
に定義用メモリの内容を書き込むという煩わしさがない
などの理由からである。
2. Description of the Related Art A programmable logic circuit device of this type includes a logic circuit section in which a connection relation of internal logic elements is specified according to definition data (configuration data) and a definition memory section for storing the definition data. And a desired logic circuit can be obtained by writing the definition data according to the purpose in the definition memory unit.
Such programmable logic circuit devices can be roughly classified into those using a non-volatile memory as the definition memory and those using a volatile memory, and these are appropriately selected according to the application. For example, when incorporated into a general-purpose device such as a so-called personal computer, it may be necessary to change the contents of the logic circuit according to the processing. In such a case, a programmable logic circuit device equipped with a volatile memory is required. Is appropriate. On the contrary, in the case of operating as only one logic circuit after being incorporated in the device, it is suitable to mount the non-volatile memory as the definition memory.
This is because, unlike the case of using a volatile memory, there is no need to write the contents of the definition memory each time the operation is started up.

【0003】[0003]

【発明が解決しようとする課題】ところで、製品開発か
ら量産品としての商品化に至るまでの一連の過程におい
て、開発過程の最終プロトタイプで使用したプログラマ
ブル論理回路装置をそのまま量産品に適用したいという
要求がある。しかし、従来は、つぎのような理由により
この要求を満たすことはできなかった。すなわち、プロ
トタイプにおいては試行錯誤を伴うことから、揮発性メ
モリを持つプログラマブル論理回路装置がその揮発性メ
モリに定義用データを与える外付けのPROMと共に用
いられるのに対し、開発終了後の量産品では、製品サイ
ズを少しでも小さくしたいために外付けPROMが不要
な不揮発性メモリを持つプログラマブル論理回路装置を
採用したいという要求があるからである。このように、
プロトタイプで揮発性メモリを持つプログラマブル論理
回路装置を採用し、量産品では不揮発性メモリを持つプ
ログラマブル論理回路装置を採用する場合には、一般
に、両プログラマブル論理回路装置の物理的な構造が異
なっているので、同一の回路構成であるにも拘らず再設
計をする必要があった。また、このように物理的構造の
異なるプログラマブル論理回路装置の置換を行うと、動
作タイミングが異なることになり、これが組み込まれた
機器全体のタイミング調整も必要となる。
By the way, in a series of processes from product development to commercialization as a mass-produced product, there is a demand for applying the programmable logic circuit device used in the final prototype in the development process to the mass-produced product as it is. There is. However, in the past, this requirement could not be satisfied for the following reasons. In other words, in a prototype, since it involves trial and error, a programmable logic circuit device having a volatile memory is used together with an external PROM that gives definition data to the volatile memory, whereas in a mass-produced product after development is completed. This is because there is a demand for adopting a programmable logic circuit device having a non-volatile memory that does not require an external PROM in order to reduce the product size as much as possible. in this way,
When a programmable logic circuit device having a volatile memory is adopted in a prototype and a programmable logic circuit device having a nonvolatile memory is adopted in a mass-produced product, generally, the physical structures of both programmable logic circuit devices are different. Therefore, it was necessary to redesign despite the same circuit configuration. Further, when the programmable logic circuit device having a different physical structure is replaced in this way, the operation timing becomes different, and it is also necessary to adjust the timing of the entire device in which it is incorporated.

【0004】[0004]

【課題を解決するための手段】本発明は、このような問
題点に鑑みて為されたものであり、定義用メモリ部に、
不揮発性メモリで構成された第1の定義用メモリと、揮
発性メモリで構成された第2の定義用メモリと、第1お
よび第2の定義用メモリのいずれか一方から定義用デー
タを選択的に前記論理回路部にロードする選択制御手段
とを設けたものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and the definition memory section includes:
Selective definition data from a first definition memory composed of a non-volatile memory, a second definition memory composed of a volatile memory, or one of the first and second definition memories. And selection control means for loading to the logic circuit section.

【0005】[0005]

【作用】選択制御手段は、第1の定義用メモリまたは第
2の定義用メモリいずれか一方を選択し、選択された定
義用メモリから論理回路部に定義用データがロードされ
る。
The selection control means selects either the first definition memory or the second definition memory, and the definition data is loaded from the selected definition memory to the logic circuit section.

【0006】[0006]

【実施例】図1は、本発明の一実施例であるプログラマ
ブル論理回路装置の内部構成を示すブロック図である。
プログラマブル論理回路装置1の内部は、定義用データ
に応じて内部論理要素の接続関係が特定される論理回路
部4と、この論理回路部4に与える定義用データを格納
する定義用メモリ部7を備えている。
1 is a block diagram showing the internal structure of a programmable logic circuit device according to an embodiment of the present invention.
Inside the programmable logic circuit device 1, there are provided a logic circuit section 4 in which the connection relationship of internal logic elements is specified according to the definition data, and a definition memory section 7 for storing the definition data given to this logic circuit section 4. I have it.

【0007】論理回路部4には、プログラマブルな多数
の単位ブロックやこれらの単位ブロック同士の接続を行
うプログラマブルな配線要素などが含まれている。各単
位ブロック内には複数の論理ゲート回路やフリップフロ
ップ回路等が含まれており、これらの接続は定義用デー
タによってプログラマブルとなっている。
The logic circuit section 4 includes a large number of programmable unit blocks and programmable wiring elements for connecting these unit blocks to each other. Each unit block includes a plurality of logic gate circuits, flip-flop circuits, etc., and these connections are programmable by definition data.

【0008】定義用メモリ部7は、揮発性メモリ2と不
揮発性メモリ3と選択制御回路5および6とを備えてい
る。揮発性メモリ2は例えばSRAMなどで構成され、
不揮発性メモリ3は例えばEPROMなどで構成されて
いる。選択制御回路5は、入力端子8を介して外部から
与えられる定義用データを揮発性メモリ2または不揮発
性メモリ3のいずれに格納するかを選択する回路であ
り、選択制御回路6は、揮発性メモリ2または不揮発性
メモリ3のいずれかを選択し、選択されたメモリから定
義用データを読み出して論理回路部4にロードする回路
である。選択制御回路5および6は、入力端子9を介し
て外部から与えられる選択信号に基づいて動作する。
The definition memory section 7 comprises a volatile memory 2, a non-volatile memory 3 and selection control circuits 5 and 6. The volatile memory 2 is composed of, for example, SRAM,
The non-volatile memory 3 is composed of, for example, EPROM. The selection control circuit 5 is a circuit for selecting which of the volatile memory 2 and the non-volatile memory 3 to store the definition data given from the outside through the input terminal 8, and the selection control circuit 6 is volatile. This is a circuit that selects either the memory 2 or the non-volatile memory 3, reads the definition data from the selected memory, and loads it into the logic circuit unit 4. The selection control circuits 5 and 6 operate based on a selection signal provided from the outside through the input terminal 9.

【0009】なお、図1では簡単のために、論理回路部
4と定義用メモリ部7の配置を左右に明確に分けて描い
ているが、実際の物理的構造はこれらの回路が相互に入
り組んで配置されている。
For the sake of simplicity, the layout of the logic circuit section 4 and the definition memory section 7 is clearly separated in the left and right sides in FIG. 1, but the actual physical structure is such that these circuits intertwine with each other. It is located at.

【0010】つぎに、本実施例の適用の方法および動作
を説明する。この実施例のプログラマブル論理回路装置
をプロトタイプの機器に用いる場合には、揮発性メモリ
2を用いて定義用データを格納する。定義用データの内
容変更が予想されるからである。この場合は、定義用デ
ータが書き込まれた外付けのPROMと共に適用機器内
のボードに搭載される。電源が投入されると、端子9を
介して外部から与えられる制御信号によって、選択制御
回路5は揮発性メモリ2を選択し、図示省略した外付け
のPROMから定義用データを端子8を介して揮発性メ
モリ2に書き込む。その後、選択制御回路6は、同じく
制御信号に従って選択した揮発性メモリ2から定義用デ
ータを読み出し論理回路部4にロードする。これにより
論理回路部4は定義用データに応じた所望の論理回路と
して機能する。論理回路部4で構成される論理回路の内
容の変更は、外付けされている現在のPROMに代え
て、変更後の内容に応じた定義用データが格納されてい
るPROMをボードに装着することにより達成される。
Next, the method and operation of application of this embodiment will be described. When the programmable logic circuit device of this embodiment is used in a prototype device, the volatile memory 2 is used to store definition data. This is because it is expected that the contents of the definition data will be changed. In this case, it is mounted on a board in an applicable device together with an external PROM in which definition data is written. When the power is turned on, the selection control circuit 5 selects the volatile memory 2 by a control signal externally supplied via the terminal 9, and the definition data is supplied from the external PROM (not shown) via the terminal 8. Write to the volatile memory 2. After that, the selection control circuit 6 reads the definition data from the volatile memory 2, which is also selected according to the control signal, and loads it into the logic circuit unit 4. As a result, the logic circuit section 4 functions as a desired logic circuit according to the definition data. To change the contents of the logic circuit composed of the logic circuit unit 4, replace the current external PROM with a PROM storing definition data according to the changed contents on the board. Achieved by.

【0011】プロトタイプでの試行錯誤の結果、量産品
に適用するプログラマブル論理回路装置の定義用データ
が確定したら、製品に搭載する前の段階で不揮発性メモ
リ3へその定義用データの書き込みを行う。すなわち、
選択制御回路5に不揮発性メモリ3を選択する制御信号
を与え、端子8からその定義用データを書き込む。定義
用データの書き込まれたプログラマブル論理回路装置1
は、定義用データに従う所望の論理回路として外付けの
PROMを伴うことなく製品に組み込まれる。動作時に
は選択制御回路6が不揮発性メモリ3を選択する選択信
号を外部から端子9を介して与える。
As a result of trial and error in the prototype, when the definition data of the programmable logic circuit device applied to the mass-produced product is determined, the definition data is written to the non-volatile memory 3 at the stage before being mounted on the product. That is,
A control signal for selecting the nonvolatile memory 3 is given to the selection control circuit 5, and the definition data is written from the terminal 8. Programmable logic circuit device 1 in which definition data is written
Is incorporated in the product as a desired logic circuit according to the definition data without an external PROM. During operation, the selection control circuit 6 externally gives a selection signal for selecting the nonvolatile memory 3 via the terminal 9.

【0012】なお、本実施例では選択制御回路5がプロ
グラマブル論理回路装置1に内蔵されているが、この回
路は外付けにしてもよい。
Although the selection control circuit 5 is built in the programmable logic circuit device 1 in this embodiment, this circuit may be externally attached.

【0013】[0013]

【発明の効果】以上説明したように、本発明のプログラ
マブル論理回路装置によれば、定義用メモリとして揮発
性メモリと不揮発性メモリの2種類を有するので、ユー
ザーの用途に合わせて適宜選択することができる。特
に、プログラマブル論理回路装置を搭載した機器の開発
過程において、プロトタイプの機器では揮発性メモリを
定義用メモリとして利用し、量産品では開発過程で得ら
れた最適な定義用データを不揮発性メモリにそのまま格
納するだけで、外付けのPROMが不要なプログラマブ
ル論理回路装置とすることができる。
As described above, according to the programmable logic circuit device of the present invention, since there are two types of definition memory, a volatile memory and a non-volatile memory, it is possible to select them appropriately according to the user's application. You can In particular, in the process of developing devices equipped with programmable logic circuit devices, volatile memory is used as the definition memory in prototype devices, and in mass-produced products, the optimum definition data obtained in the development process is directly stored in non-volatile memory. Only by storing, a programmable logic circuit device that does not require an external PROM can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…プログラマブル論理回路装置 2…揮発性メモリ 3…不揮発性メモリ 4…論理回路部 5、6…選択制御回路 7…定義用メモリ部 DESCRIPTION OF SYMBOLS 1 ... Programmable logic circuit device 2 ... Volatile memory 3 ... Nonvolatile memory 4 ... Logic circuit unit 5, 6 ... Selection control circuit 7 ... Definition memory unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 定義用データに応じて内部論理要素の接
続関係が特定される論理回路部と、この論理回路部に与
える前記定義用データを格納する定義用メモリ部とを備
えたプログラマブル論理回路装置において、 前記定義用メモリ部は、不揮発性メモリで構成された第
1の定義用メモリと、揮発性メモリで構成された第2の
定義用メモリと、第1および第2の定義用メモリのいず
れか一方から定義用データを選択的に前記論理回路部に
ロードする選択制御手段とを備えていることを特徴とす
るプログラマブル論理回路装置。
1. A programmable logic circuit including a logic circuit section in which a connection relationship of internal logic elements is specified according to the definition data, and a definition memory section for storing the definition data given to the logic circuit section. In the device, the definition memory unit includes a first definition memory configured by a non-volatile memory, a second definition memory configured by a volatile memory, and a first definition memory and a second definition memory. A programmable logic circuit device, comprising: selection control means for selectively loading definition data from either one into the logic circuit section.
JP3212193A 1991-08-23 1991-08-23 Programmable logic circuit device Pending JPH0555907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3212193A JPH0555907A (en) 1991-08-23 1991-08-23 Programmable logic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3212193A JPH0555907A (en) 1991-08-23 1991-08-23 Programmable logic circuit device

Publications (1)

Publication Number Publication Date
JPH0555907A true JPH0555907A (en) 1993-03-05

Family

ID=16618469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3212193A Pending JPH0555907A (en) 1991-08-23 1991-08-23 Programmable logic circuit device

Country Status (1)

Country Link
JP (1) JPH0555907A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081422A1 (en) * 2002-03-27 2003-10-02 Sony Corporation Operation processor, building method, operation processing system, and operation processing method
JP2016116059A (en) * 2014-12-15 2016-06-23 メガシス株式会社 IC substrate for FPGA

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081422A1 (en) * 2002-03-27 2003-10-02 Sony Corporation Operation processor, building method, operation processing system, and operation processing method
US7581083B2 (en) 2002-03-27 2009-08-25 Sony Corporation Operation processing device, system and method having register-to-register addressing
JP2016116059A (en) * 2014-12-15 2016-06-23 メガシス株式会社 IC substrate for FPGA

Similar Documents

Publication Publication Date Title
US5737766A (en) Programmable gate array configuration memory which allows sharing with user memory
US6018559A (en) Chain-connected shift register and programmable logic circuit whose logic function is changeable in real time
US5809281A (en) Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM
JP3471088B2 (en) Improved programmable logic cell array architecture
US20040222817A1 (en) Alterable application specific integrated circuit (ASIC)
JPH0677814A (en) Method and apparatus for programming of cell-shaped programmable logic integrated circuit
US4300234A (en) Address pattern generator for testing a memory
US6115280A (en) Semiconductor memory capable of burst operation
US5230058A (en) IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors
US6029236A (en) Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM
JPH06125067A (en) Semiconductor integrated circuit and designing method therefor
JPH03176681A (en) Ic test circuit and programming method
US6011740A (en) Structure and method for providing additional configuration memories on an FPGA
US5394338A (en) Module cell generating device for a semiconductor integrated circuit
JPS6328129A (en) Writable logic array amd method of programming the array
US5003202A (en) Coincidence extendable programmable logic device
JPH0555907A (en) Programmable logic circuit device
US6870393B2 (en) Field programmable device
JPH03139863A (en) Semiconductor integrated circuit
JPH0563551A (en) Programmable logic circuit device
JPH1117524A (en) Programmable logic circuit system and re-configuration method for programmable logic circuit device
US6900661B2 (en) Repairable finite state machines
US6680871B1 (en) Method and apparatus for testing memory embedded in mask-programmable logic device
US6438058B2 (en) Integrated circuit containing a number of subcircuits
US4152778A (en) Digital computer memory

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees