JPH0561439A - Led dynamic lighting system - Google Patents

Led dynamic lighting system

Info

Publication number
JPH0561439A
JPH0561439A JP3244194A JP24419491A JPH0561439A JP H0561439 A JPH0561439 A JP H0561439A JP 3244194 A JP3244194 A JP 3244194A JP 24419491 A JP24419491 A JP 24419491A JP H0561439 A JPH0561439 A JP H0561439A
Authority
JP
Japan
Prior art keywords
led
dma
circuit
control
dynamic lighting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3244194A
Other languages
Japanese (ja)
Inventor
Yoshiaki Nakamura
義昭 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3244194A priority Critical patent/JPH0561439A/en
Publication of JPH0561439A publication Critical patent/JPH0561439A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PURPOSE:To reduce burden on the of a CPU after the addition of hardware is reduced to a minimum in a method to control a LED matrix by a microcomputer. CONSTITUTION:Dynamic lighting can be realized by setting data to be set on a row address latch circuit 106 and a column data latch circuit 107 which control the LED matrix 105 on LED control information memory 102, and transferring it from a DMA control circuit 101 with the timing generated by a DMA timing generation circuit 104. At this time, the lighting time of a LED can be secured by transferring a row address and column data for one row in a short time, and keeping time interval between the rows by the DMA timing generation circuit 104.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ
制御によって、多数のLEDをダイナミック点灯するL
EDダイナミック点灯方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an L which dynamically lights a large number of LEDs under the control of a microcomputer.
The present invention relates to an ED dynamic lighting system.

【0002】[0002]

【従来の技術】従来、この種のLEDダイナミック点灯
方式においては、マイクロコンピュータが、一定時間毎
にロウアドレス、コラムデータを更新してLEDマトリ
クスを制御し、あるいは、LEDダイナミック点灯専用
のハードウェアを使用してLEDマトリクスを制御して
いた。
2. Description of the Related Art Conventionally, in this type of LED dynamic lighting system, a microcomputer updates a row address and column data at regular time intervals to control an LED matrix, or a dedicated hardware for LED dynamic lighting is provided. Was used to control the LED matrix.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、この従
来の方式のうち、マイクロコンピュータが一定時間毎に
ロウアドレス、コラムデータを書き込む前者の方式で
は、マイクロコンピュータの処理時間が大きくなるとい
う欠点があった。一方、専用のハードウェエアを使用す
る後者の方式では、価格および実装スペースが増加する
欠点があった。
However, of the conventional methods, the former method in which the microcomputer writes row address and column data at regular intervals has a drawback that the processing time of the microcomputer becomes long. .. On the other hand, the latter method using dedicated hardware has a drawback that the price and the mounting space increase.

【0004】本発明は、上記の問題点にかんがみてなさ
れたもので、専用のハードウェエアを使用することな
く、マイクロコンピュータの処理時間を小さくすること
ができるようにしたLEDダイナミック点灯方式の提供
を目的とする。
The present invention has been made in view of the above problems, and provides an LED dynamic lighting system capable of shortening the processing time of a microcomputer without using dedicated hardware. To aim.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明のLEDダイナミック点灯方式は、多数のL
EDで構成されるLEDマトリクスと、LEDをダイナ
ミック点灯するためのロウアドレスを出力するラッチ回
路と、コラムデータを保持する複数のラッチ回路と、マ
イクロコンピュータによって制御されダイナミック点灯
の情報を記憶するLED制御メモリと、マイクロコンピ
ュータによって制御されロウアドレスおよびコラムデー
タのラッチ回路に上記LED制御メモリの情報を転送す
るDMA制御回路と、該DMA制御回路の上記LEDの
点灯時間に対応する所定の間隔を有した転送タイミング
を生成するDMAタイミング生成回路とを備えた構成と
してある。
In order to achieve the above object, the LED dynamic lighting system of the present invention uses a large number of LEDs.
An LED matrix composed of EDs, a latch circuit for outputting a row address for dynamically lighting the LEDs, a plurality of latch circuits for holding column data, and an LED control for storing dynamic lighting information controlled by a microcomputer A DMA control circuit for transferring information of the LED control memory to a memory, a latch circuit for row address and column data controlled by a microcomputer, and a predetermined interval corresponding to a lighting time of the LED of the DMA control circuit are provided. And a DMA timing generation circuit for generating transfer timing.

【0006】[0006]

【作用】上記構成からなるLEDダイナミック点灯方式
によれば、DMAタイミング生成回路で生成されるタイ
ミングにしたがって、DMA制御回路によってロウアド
レス、コラムデータのラッチ回路に、マイクロコンピュ
ータによって制御されるLED制御メモリ上に記憶した
ダイナミック点灯の情報が転送され、これによってLE
Dマトリクスが制御され、LEDが点灯される。
According to the LED dynamic lighting system having the above structure, the DMA control circuit controls the row address and column data latch circuits by the microcomputer according to the timing generated by the DMA timing generation circuit, and the LED control memory controlled by the microcomputer. The dynamic lighting information stored above is transferred, which allows LE
The D matrix is controlled and the LEDs are turned on.

【0007】[0007]

【実施例】以下、本発明の実施例について図面を用いて
説明する。図1は本発明の実施例に係るLEDダイナミ
ック点灯システムの構成図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of an LED dynamic lighting system according to an embodiment of the present invention.

【0008】図において、100はCPUであり、DM
A制御回路101および、LED制御メモリ102を制
御する。LED制御メモリ102にはLEDの制御情報
が設定され、その制御情報がDMA制御回路101によ
って定期的に繰り返しLED制御ボード103に転送さ
れる。このDMAのタイミングはDMAタイミング生成
回路104によって生成される。この転送タイミングは
LEDの点灯時間に対応する所定の間隔を有している。
105は多数のLEDで構成されるLEDマトリクスで
ある。
In the figure, 100 is a CPU, and DM
It controls the A control circuit 101 and the LED control memory 102. LED control information is set in the LED control memory 102, and the control information is periodically and repeatedly transferred to the LED control board 103 by the DMA control circuit 101. The DMA timing is generated by the DMA timing generation circuit 104. This transfer timing has a predetermined interval corresponding to the lighting time of the LED.
Reference numeral 105 is an LED matrix including a large number of LEDs.

【0009】LED制御ポート103には、LEDマト
リクス105のロウアドレスラッチ106とコラムデー
タラッチ107とが接続されており、転送情報の上位に
よってどのラッチが選択されるか決定される。ここで
は、上位が1111のときロウアドレスラッチ106が
選択され、0000、0001、0010のときコラム
データラッチが選択されるものとし、転送情報の下位
が、そのラッチに設定される。ここで、LEDマトリク
ス105では、ロウアドレスラッチ106が0、コラム
データラッチ107が1のマトリクスに位置するLED
108が点灯するものとする。
The row address latch 106 and the column data latch 107 of the LED matrix 105 are connected to the LED control port 103, and which latch is selected is determined by the higher order of the transfer information. Here, it is assumed that the row address latch 106 is selected when the higher order is 1111 and the column data latch is selected when the higher order is 0000, 0001, and 0010, and the lower order of the transfer information is set to the latch. Here, in the LED matrix 105, the LEDs in which the row address latch 106 is 0 and the column data latch 107 is 1
108 is illuminated.

【0010】図2は、LED制御メモリ102上に設定
される制御情報のフォーマット図である。ここでロウブ
ロック200は、一つのロウの制御情報であり、ロウの
数と同じ個数がある。個々のロウブロック200では、
最初の1バイトの上位にロウアドレスラッチ106指定
のデータ、下位にロウアドレスラッチ106に設定され
るデータが固定的に設定されており、これによってその
ロウブロック200で制御するロウが決定される。2バ
イト目以降は各コラムデータラッチ107のデータであ
り、上位でコラムデータラッチ107指定、下位でコラ
ムデータラッチ107に設定されるデータが設定され
る。ここで、1を設定されている場合、対応するLED
が点灯、0の時滅灯となる。
FIG. 2 is a format diagram of control information set on the LED control memory 102. Here, the row block 200 is control information for one row and has the same number as the number of rows. In each row block 200,
The data designated by the row address latch 106 is fixedly set in the upper part of the first 1 byte, and the data set in the row address latch 106 is fixedly set in the lower part thereof, whereby the row to be controlled by the row block 200 is determined. The second and subsequent bytes are the data of each column data latch 107, and the column data latch 107 is designated by the higher order and the data set in the column data latch 107 is set by the lower order. Here, when 1 is set, the corresponding LED
Is lit, and it goes out when 0.

【0011】したがって、この実施例によれば、DMA
タイミング生成回路104で生成されるタイミングにし
たがって、DMA制御回路101によってロウアドレ
ス、コラムデータのラッチ回路106,107に、マイ
クロコンピュータ100によって制御されるLED制御
メモリ102上に記憶したダイナミック点灯の情報が転
送され、これによってLEDマトリクス105が制御さ
れ、LEDが点灯される。
Therefore, according to this embodiment, the DMA
In accordance with the timing generated by the timing generation circuit 104, the DMA control circuit 101 supplies the row address and column data latch circuits 106 and 107 with the dynamic lighting information stored in the LED control memory 102 controlled by the microcomputer 100. Transferred, which controls the LED matrix 105 and illuminates the LEDs.

【0012】図3は図1のDMAタイミング生成回路1
04で生成される、DMAの実行タイミングである。こ
こで示されるように、一つのロウブロック200に含ま
れるデータはロウブロック転送時間300の間に送出さ
れ、ロウブロック転送時間300とロウブロック転送時
間300の間に時間間隔301が長くとられる。この時
間間隔301が、直前のロウブロック転送時間300で
設定されたロウの点灯期間となる。
FIG. 3 shows the DMA timing generation circuit 1 of FIG.
It is the DMA execution timing generated in 04. As shown here, the data included in one row block 200 is transmitted during the row block transfer time 300, and the time interval 301 is set to be long between the row block transfer time 300 and the row block transfer time 300. This time interval 301 is the row lighting period set in the immediately preceding row block transfer time 300.

【0013】[0013]

【発明の効果】以上説明したように本発明のLEDダイ
ナミック点灯方式によれば、DMAによってLEDマト
リクスを制御し、ダイナミック点灯を行なうので、マイ
クロコンピュータの処理時間が小さくて済み、また専用
のハードウェアを必要としないので、安価かつ小さな実
装スペースですむという効果を有する。
As described above, according to the LED dynamic lighting system of the present invention, the LED matrix is controlled by the DMA to perform the dynamic lighting, so that the processing time of the microcomputer is short and the dedicated hardware is used. Since it is not necessary, it has an effect that it is inexpensive and requires a small mounting space.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るLEDダイナミック点灯
システムの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an LED dynamic lighting system according to an embodiment of the present invention.

【図2】LED制御メモリのフォーマットの一例を示す
図である。
FIG. 2 is a diagram showing an example of a format of an LED control memory.

【図3】DMAの実行タイミング図である。FIG. 3 is an execution timing diagram of DMA.

【符号の説明】[Explanation of symbols]

100 CPU 101 DMA制御回路 102 LED制御メモリ 103 LED制御ポート 104 DMAタイミング生成回路 105 LEDマトリクス 106 ロウアドレスラッチ 107 コラムデータラッチ 200 ロウブロック 300 ロウブロック転送時間 301 時間間隔 100 CPU 101 DMA Control Circuit 102 LED Control Memory 103 LED Control Port 104 DMA Timing Generation Circuit 105 LED Matrix 106 Row Address Latch 107 Column Data Latch 200 Row Block 300 Row Block Transfer Time 301 Time Interval

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 多数のLEDで構成されるLEDマトリ
クスと、LEDをダイナミック点灯するためのロウアド
レスを出力するラッチ回路と、コラムデータを保持する
複数のラッチ回路と、マイクロコンピュータによって制
御されダイナミック点灯の情報を記憶するLED制御メ
モリと、マイクロコンピュータによって制御されロウア
ドレスおよびコラムデータのラッチ回路に上記LED制
御メモリの情報を転送するDMA制御回路と、該DMA
制御回路の上記LEDの点灯時間に対応する所定の間隔
を有した転送タイミングを生成するDMAタイミング生
成回路とを備えたことを特徴とするLEDダイナミック
点灯方式。
1. An LED matrix composed of a large number of LEDs, a latch circuit for outputting a row address for dynamically lighting the LEDs, a plurality of latch circuits for holding column data, and a dynamic lighting controlled by a microcomputer. An LED control memory for storing information of the LED control memory, a DMA control circuit for transferring the information of the LED control memory to a row address and column data latch circuit controlled by a microcomputer, and the DMA control circuit.
An LED dynamic lighting system comprising: a DMA timing generation circuit that generates a transfer timing having a predetermined interval corresponding to the lighting time of the LED of the control circuit.
JP3244194A 1991-08-30 1991-08-30 Led dynamic lighting system Pending JPH0561439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3244194A JPH0561439A (en) 1991-08-30 1991-08-30 Led dynamic lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3244194A JPH0561439A (en) 1991-08-30 1991-08-30 Led dynamic lighting system

Publications (1)

Publication Number Publication Date
JPH0561439A true JPH0561439A (en) 1993-03-12

Family

ID=17115177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244194A Pending JPH0561439A (en) 1991-08-30 1991-08-30 Led dynamic lighting system

Country Status (1)

Country Link
JP (1) JPH0561439A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789549B1 (en) * 2006-06-14 2007-12-28 이동옥 Method for controlling LED

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789549B1 (en) * 2006-06-14 2007-12-28 이동옥 Method for controlling LED

Similar Documents

Publication Publication Date Title
US4839856A (en) Memory access control circuit
US5526513A (en) Memory addressing device
JPH0561439A (en) Led dynamic lighting system
KR920005283B1 (en) Dram controller
JPH0561438A (en) Led dynamic lighting system
US4422070A (en) Circuit for controlling character attributes in a word processing system having a display
JP3061810B2 (en) Dynamic RAM refresh control method
JPH03177953A (en) Data transfer system
JPH01287767A (en) Control circuit for ram
EP0766181B1 (en) Bust mode data transfer in a data processing system
JP2552287B2 (en) System bus method
JPS59189432A (en) Memory storing system by direct memory access
JPS62171065A (en) Data transfer system
JP2579003B2 (en) Data transfer device between memories
JPH0237425A (en) Digital signal processor
KR940007480B1 (en) Brank line treatment method and circuit led printer
JPS6466721A (en) Resetting circuit
JPS62135257U (en)
JPS649561A (en) Computer
JPH01298428A (en) Control system for shared printer
JPH0279290A (en) Memory refreshing circuit
JPH11110310A (en) Data bus monitor device
JPS60174947U (en) input/output control device
JPS6015757A (en) Memory control circuit
JPH0247688U (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20110313

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 15

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 16

EXPY Cancellation because of completion of term