JPH0559977U - A/dコンバータ - Google Patents
A/dコンバータInfo
- Publication number
- JPH0559977U JPH0559977U JP98692U JP98692U JPH0559977U JP H0559977 U JPH0559977 U JP H0559977U JP 98692 U JP98692 U JP 98692U JP 98692 U JP98692 U JP 98692U JP H0559977 U JPH0559977 U JP H0559977U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- input
- output
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 製造コストを低くすることができ、測定時間
を短くすることのできるA/Dコンバータを実現するこ
と。 【構成】 高速、または安定な測定を行うために大電流
を供給するための規準電圧と微小電流を供給するための
規準電圧とがそれぞれ設けられ、入力電圧の積分出力状
態に応じて前記規準電圧の積分動作を行う二重積分型の
A/Dコンバータにおいて、入力電圧の積分動作が接地
電圧を規準にして行われ、前記大電流を供給するための
規準電圧として異なる極性のものが二つ設けられ、規準
電圧の積分動作は入力電圧の積分出力と異符号のものに
対して行われる。
を短くすることのできるA/Dコンバータを実現するこ
と。 【構成】 高速、または安定な測定を行うために大電流
を供給するための規準電圧と微小電流を供給するための
規準電圧とがそれぞれ設けられ、入力電圧の積分出力状
態に応じて前記規準電圧の積分動作を行う二重積分型の
A/Dコンバータにおいて、入力電圧の積分動作が接地
電圧を規準にして行われ、前記大電流を供給するための
規準電圧として異なる極性のものが二つ設けられ、規準
電圧の積分動作は入力電圧の積分出力と異符号のものに
対して行われる。
Description
【0001】
本考案は二重積分型のA/Dコンバータに関し、特に、ノイズ除去率を高くし 、測定目的に応じて高速、または安定な測定を行うために大電流を供給するため の規準電圧と微小電流を供給するための規準電圧とをそれぞれ備えたA/Dコン バータに関する。
【0002】
図3はこの種のA/Dコンバータの従来例の要部構成を示す回路図、図4は図 3に示したA/Dコンバータの動作を示すタイムチャートである。
【0003】 本従来例は入力電圧Vin、−8Vおよび接地電圧にそれぞれ保たれた各規準電 圧が負入力端子へ供給可能に接続され、正入力端子には−4Vが供給される積分 器IC31と、該積分器IC31の出力状態を判定する比較器IC32とを備え ている。各規準電圧のうち、−8Vに保たれた規準電圧は大電流を供給して高速 な測定を行うために設けられ、接地電圧に保たれる規準電圧は小電流を供給して 分解能の高い高精度な測定を行うために設けられている。
【0004】 入力電圧VinはスイッチS31と抵抗R31を介して積分器IC31に入力さ れ、−8Vおよび接地電圧に保たれた各規準電圧は、スイッチS32、抵抗R3 2およびスイッチS33、抵抗R33をそれぞれ介して積分器IC31に入力さ れている。積分器IC31の入出力間には容量C31が設けられ、積分器IC3 1の入力と比較器IC32の出力間には容量C31を放電させるためのスイッチ S34と抵抗R34とが設けられている。上記の各スイッチS31〜S34の開 閉動作は比較器IC32の判定状態に応じて不図示の制御装置によって制御され ている。
【0005】 次に、本従来例における変換動作について説明する。
【0006】 変換動作開始時に制御装置はスイッチS31をオン状態とし、これにより入力 電圧Vinが抵抗R31を介して積分器IC31の負入力端子に供給されて各入力 端子間の電圧差が積分される。続いて制御装置は所定時間毎に比較器IC32の 出力を監視し、該出力が積分器IC31の出力値をマイナスであることを示す場 合には、スイッチS32をオン状態として−8Vに保たれた規準電圧の積分も同 時に行わせる。この規準電圧の積分動作は積分器U31の出力がプラスに反転す るまで行われ、プラスに反転した後には入力電圧Vinのみの積分動作が再度行わ れる。
【0007】 上記の動作は予め定められた入力積分時間の間繰り返し行われるもので、制御 装置は、該入力積分時間経過後にはスイッチS31をオフ状態とし、スイッチS 32をオン状態として積分器IC31の出力がプラスに反転するまで−8Vに保 たれた規準電圧の積分動作を行わせる。
【0008】 入力電圧Vinを示すディジタルデータは規準電圧を積分する際のスイッチとな るスイッチS32がオン状態とされた合計時間に基づいて算出されるもので、キ ャリブレーション時に設定されるゼロ、フル・スケール入力時の規準値によって 校正されて表示値または演算データとして外部へ出力される。
【0009】 接地電圧に保たれた規準電圧は、A/Dコンバータの分解能を向上するために 設けられている。制御装置は測定に高分解能が要求される場合には、入力積分時 間終了時に行われる−8Vに保たれた規準電圧の積分動作を積分器IC31の出 力がプラスに反転した後にも所定時間行わせ、続いて、スイッチS32をオフ状 態とし、スイッチS33をオン状態として接地電圧に保たれた規準電圧による積 分動作を行わせる。この接地電圧に保たれた規準電圧による供給電流は、−8V に保たれた規準電圧による供給電流の所定倍率(例えば1/100)となるよう に抵抗R32、R33によって定められている。制御装置は、この状態を積分器 IC31の出力がマイナスに反転するまで維持させ、出力が反転するとスイッチ S33がオン状態とされた時間を上記の所定倍率によって補正し、スイッチS3 2がオン状態とされた時間から該補正された時間を差し引いた時間に基づいて入 力電圧値のディジタルデータを算出する。
【0010】 上記の積分動作が終了すると制御装置はスイッチS34をオン状態として積分 器IC31を初期状態として次に入力される入力電圧の積分動作に備える。
【0011】
上述した従来のA/Dコンバータは、入力電圧が0V(接地電圧)のときにも 規準電圧の積分動作が行われ、規準電圧が変化すると入力値自体が0Vのままで も出力が変化してしまうので、変換処理を行う場合には、入力電圧を0Vとした 測定を予め行う必要がある。このため、規準電圧を高精度とする必要があり、製 造コストが高いものになってしまうという問題点がある。また、上記のように0 V調整用の測定を行う必要があるので、測定に時間がかかるという問題点がある 。
【0012】 本考案は上述したような従来の技術が有する問題点に鑑みてなされたものであ って、製造コストを低くすることができ、測定時間を短くすることのできるA/ Dコンバータを実現することを目的とする。
【0013】
本考案のA/Dコンバータは、高速、または安定な測定を行うために大電流を 供給するための規準電圧と微小電流を供給するための規準電圧とがそれぞれ設け られ、入力電圧の積分出力状態に応じて前記規準電圧の積分動作を行う二重積分 型のA/Dコンバータにおいて、 入力電圧の積分動作が接地電圧を規準にして行われ、前記大電流を供給するた めの規準電圧として異なる極性のものが二つ設けられ、規準電圧の積分動作は入 力電圧の積分出力と異符号のものに対して行われる。
【0014】
入力電圧の積分動作が接地電圧を規準にして行われるので、0V調整を行うこ となく測定することができる。また、入力電圧が0Vであれば規準電圧の変動に 関わらずに積分出力は一定に保たれる。
【0015】
次に、本考案の実施例について説明する。
【0016】 図1は本考案の一実施例の構成を示す回路図、図2は図1に示した回路の動作 を示すタイムチャートである。
【0017】 本実施例は入力電圧Vin,+0.04V,+0.4Vおよび−4Vにそれぞれ 保たれた各規準電圧が供給可能に負入力端子へ接続され、正入力端子には接地電 圧が供給される積分器IC11と、該積分器IC11の出力状態を判定する比較 器IC12とを備えている。各規準電圧のうち、+4Vおよび−4Vに保たれた 規準電圧は大電流を供給して高速な測定を行うために設けられ、+0.04Vに 保たれる規準電圧は微小電流を供給して分解能の高い高精度な測定を行うために 設けられている。
【0018】 入力電圧VinはスイッチS11と抵抗R11を介して積分器IC11に入力さ れ、+0.04V,+4Vおよび−4Vに保たれた各規準電圧は、スイッチS1 2〜S14をそれぞれ通り、抵抗R12をさらに介して積分器IC11に入力さ れている。積分器IC11の入出力間には容量C11が設けられ、積分器IC1 1の入力と比較器IC12の出力間には容量C11を放電させるためのスイッチ S15と抵抗R13とが設けられている。上記の各スイッチS11〜S15の開 閉動作は比較器IC12の判定状態に応じて不図示の制御装置によって制御され ている。
【0019】 次に、本実施例の変換動作について説明する。
【0020】 変換動作開始時に制御装置はスイッチS11をオン状態とし、これにより入力 電圧Vinが抵抗R11を介して積分器IC11に入力されて積分される。続いて 制御装置は所定時間毎に規準電圧の供給を開始するが、このときに比較器IC1 2の出力が積分器IC11出力がマイナスであることを示す場合にはスイッチS 13をオン状態として+4Vの規準電圧を供給させ、比較器IC12の出力が積 分器IC11出力がプラスを示すものである場合にはスイッチS14をオン状態 として−4Vの規準電圧を供給させる。これらの規準電圧の供給動作は、比較器 IC12の出力が積分器IC11の出力が反転したことを示すまで行われ、この 間の時間が計測される。
【0021】 制御装置は上記の動作を予め定められた入力積分時間の間繰り返し行い、入力 積分時間が終了するとスイッチS11をオフ状態とする。この終了時に比較器I C12の出力が積分器IC11出力がマイナスを示すものである場合にはスイッ チS13をオン状態として+4Vの規準電圧を供給させ、比較器IC12の出力 が、積分器IC11出力がプラスであることを示す場合にはスイッチS14をオ ン状態として−4Vの規準電圧を比較器IC12の出力が積分器IC11の出力 が反転したことを示すまで供給させ、その時間を計測する。
【0022】 入力電圧Vinを示すディジタルデータは規準電圧を積分する際のスイッチとな るスイッチS13とS14とがオン状態とされた時間に基づいて算出されるもの で、キャリブレーション時に設定されるゼロ、フル・スケール入力時の規準値に よって校正されて表示値または演算データとして外部へ出力される。
【0023】 +0.04Vに保たれた規準電圧は、A/Dコンバータの分解能を向上するた めに設けられている。制御装置は測定に高分解能が要求される場合には、入力積 分時間終了時に行われる−4Vに保たれた規準電圧の積分動作を積分器IC11 の出力が反転した後にも所定時間行わせ、続いて、スイッチS14をオフ状態と し、スイッチS12をオン状態として+0.04Vに保たれた規準電圧による積 分動作を行わせる。+0.04Vに保たれた規準電圧による供給電流は、−4V に保たれた規準電圧による供給電流の所定倍率(1/100)となるように設定 されており、制御装置は、この状態を積分器IC11の出力がマイナスに反転す るまで維持させ、出力が反転するとスイッチS12がオン状態とされた時間を上 記の所定倍率によって補正し、スイッチS14がオン状態とされた時間から該補 正された時間を差し引いた時間に基づいて入力電圧値のディジタルデータを算出 する。
【0024】 上記の積分動作が終了すると制御装置はスイッチS15をオン状態として積分 器IC11を初期状態として次に入力される入力電圧の積分動作に備える。
【0025】 本実施例においては、積分器IC11の正入力端子に接地電圧が供給されてい るので、入力電圧が0Vのときには積分動作が行われず、出力変動も生じないも のとなった。また、測定時に0V調整を行う必要もなくなり、測定時間が短くな った。
【0026】
本考案は以上説明したように入力電圧の積分動作を接地電圧を規準として行い 、また、規準電圧として異なる極性のものを設けたことにより、0V調整を行う ことなく測定することができ測定時間を短くすることができる効果がある。また 、入力電圧が0Vであるときの積分出力が規準電圧の変動に関わらないものとな るので、規準電圧に要求される精度を低いものとすることができ、製造コストを 低くすることができる効果がある。
【図1】本考案の一実施例の要部構成を示す回路図であ
る。
る。
【図2】図1に示した実施例の動作を示すタイムチャー
トである。
トである。
【図3】従来例の要部構成を示す回路図である。
【図4】図3に示した従来例の動作を示すタイムチャー
トである。
トである。
Vin 入力電圧 S11〜S15 スイッチ R11〜R13 抵抗 C11 容量 IC11 積分器 IC12 比較器
Claims (1)
- 【請求項1】 高速、または安定な測定を行うために大
電流を供給するための規準電圧と微小電流を供給するた
めの規準電圧とがそれぞれ設けられ、入力電圧の積分出
力状態に応じて前記規準電圧の積分動作を行う二重積分
型のA/Dコンバータにおいて、 入力電圧の積分動作が接地電圧を規準にして行われ、前
記大電流を供給するための規準電圧として異なる極性の
ものが二つ設けられ、規準電圧の積分動作は入力電圧の
積分出力と異符号のものに対して行われることを特徴と
するA/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP98692U JPH0559977U (ja) | 1992-01-14 | 1992-01-14 | A/dコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP98692U JPH0559977U (ja) | 1992-01-14 | 1992-01-14 | A/dコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0559977U true JPH0559977U (ja) | 1993-08-06 |
Family
ID=11488928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP98692U Pending JPH0559977U (ja) | 1992-01-14 | 1992-01-14 | A/dコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0559977U (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50130350A (ja) * | 1974-04-01 | 1975-10-15 | ||
JPS5632827A (en) * | 1979-08-27 | 1981-04-02 | Advantest Corp | Analog-digital converter |
JPS56112120A (en) * | 1980-02-12 | 1981-09-04 | Advantest Corp | Analog-digital converter |
JPH02278920A (ja) * | 1989-04-19 | 1990-11-15 | Seiko Epson Corp | アナログディジタル変換回路 |
-
1992
- 1992-01-14 JP JP98692U patent/JPH0559977U/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50130350A (ja) * | 1974-04-01 | 1975-10-15 | ||
JPS5632827A (en) * | 1979-08-27 | 1981-04-02 | Advantest Corp | Analog-digital converter |
JPS56112120A (en) * | 1980-02-12 | 1981-09-04 | Advantest Corp | Analog-digital converter |
JPH02278920A (ja) * | 1989-04-19 | 1990-11-15 | Seiko Epson Corp | アナログディジタル変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7656164B2 (en) | Method of voltage measurement and apparatus for same | |
US4357600A (en) | Multislope converter and conversion technique | |
US6577114B1 (en) | Calibration circuit | |
US9852860B2 (en) | Parameter setting circuit of a power conversion apparatus and a method for generating a current | |
JP4451731B2 (ja) | 集積回路のrc時定数と目標値の比率を求める方法および装置 | |
JPH0559977U (ja) | A/dコンバータ | |
US6756699B2 (en) | Device and method for calibrating the pulse duration of a signal source | |
JPH08101074A (ja) | 温度測定回路 | |
JPH05149905A (ja) | 測定装置 | |
JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
JPH06241860A (ja) | 電子式メータ | |
JPH04370769A (ja) | A/d変換器を用いた電圧・電流信号の補正方法 | |
JPH04305168A (ja) | 電気量を誤差補正して測定する方法 | |
JP3097868B2 (ja) | 微分器 | |
JPH0546090Y2 (ja) | ||
JPH0635195Y2 (ja) | 時間間隔計測回路 | |
JPH0530774U (ja) | 静電容量測定器 | |
JP2576281B2 (ja) | レンジ切換方法 | |
KR100335136B1 (ko) | 신호 변환 장치 | |
JP3825565B2 (ja) | 積分型a/d変換校正方法及び積分型a/d変換器 | |
JPH0972790A (ja) | 温度計測装置 | |
JP2948633B2 (ja) | 半導体装置の電圧測定方法 | |
JPH0365626A (ja) | 温度計測装置 | |
JPH01151818A (ja) | 同期信号発生回路 | |
JPS5829006B2 (ja) | デイジタル↓−アナログ変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981117 |