JPH0557842U - 半導体基板のラッピング用キャリア - Google Patents

半導体基板のラッピング用キャリア

Info

Publication number
JPH0557842U
JPH0557842U JP1427891U JP1427891U JPH0557842U JP H0557842 U JPH0557842 U JP H0557842U JP 1427891 U JP1427891 U JP 1427891U JP 1427891 U JP1427891 U JP 1427891U JP H0557842 U JPH0557842 U JP H0557842U
Authority
JP
Japan
Prior art keywords
carrier
lapping
semiconductor substrate
substrate
inner frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1427891U
Other languages
English (en)
Inventor
重徳 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp filed Critical Sumitomo Sitix Corp
Priority to JP1427891U priority Critical patent/JPH0557842U/ja
Publication of JPH0557842U publication Critical patent/JPH0557842U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ラッピング時における基板端面の変形、磨耗
を防止できる半導体基板のラッピング用キャリア。 【構成】 キャリア1のホール2内に、OF部を有する
半導体基板4の外形と相似形の内周部を有する内枠3を
回転可能に設ける。 【効果】 ラッピングの後の半導体基板の製造工程での
割れの発生などの欠陥発生を著しく低減できる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、半導体基板(シリコン、ガリウム、ヒ素等)のラッピングに使用 するキャリアの改良に係り、キャリアのホール内にエポキシ樹脂等からなる内枠 を設け、ラッピング時における基板端面の変形、磨耗を防止して、その後の半導 体基板の製造工程での割れの発生などの欠陥発生を著しく低減できる半導体基板 のラッピング用キャリアに関する。
【0002】
【従来の技術】
一般的な遊星歯車式の両面ラップ盤は、昇降自在の上定盤10と該上定盤に対 向する固定の下定盤11を有し、上下定盤10,11間にワークたる半導体基板 4を保持するための4個のホール2を有する図11に示す如きキャリア1を複数 枚配置し、各キャリア1が外側のインターナルギヤ(図示せず)と中心側の太陽 ギヤ12と噛合して、図10及び図12に示す如く自転公転可能となし、また、 上下の定盤も所要回転数で回転し、キャリア1内のワークは所要圧で加圧される 上定盤10と下定盤11間で、所要砥粒の懸濁液にてラッピングする構成からな る。
【0003】 キャリア1は通常ステンレススチールを加工しているが、ホール2と半導体基 板4間が2mm程度の隙間があるため、ラッピング加工中には図11に示す通り キャリアホール2内で半導体基板4が回転している。
【0004】
【考案が解決しようとする課題】
加工中に半導体基板4が回転しているため、キャリアホール2端面と半導体基 板4端面が接触して半導体基板4端面が変形及び摩耗する問題点がある。 かかる問題は、単に端面形状が劣化するだけでなく、変形及び摩耗が後の半導 体基板の製造工程での割れの発生を招来し、歩留りの低下となる。
【0005】 この考案は、ラッピング時における基板端面の変形、磨耗を防止して、その後 の半導体基板の製造工程での割れの発生などの欠陥発生を著しく低減できる半導 体基板のラッピング用キャリアの提供を目的としている。
【0006】
【課題を解決するための手段】
この考案は、 上下定盤間にキャリアを装着してラッピング加工を行うラップピング装置におい て、 ラップキャリアの各ホール内に、半導体基板外形と相似形の内周部をする内枠を 回転自在に配置したことを特徴とする半導体基板のラッピング用キャリアである 。
【0007】
【作用】
この考案は、ラッピング時における基板端面の変形、磨耗を防止するため、ラ ップキャリアの各ホール内に、半導体基板外形と相似形の内周部をする内枠を回 転自在に配置し、半導体基板は内枠内では回転できずに内枠とともにホール内を 回転できるように構成したことを特徴とし、加工中に半導体基板は回転するが内 枠で保護されているため、基板端面の変形、磨耗が防止されて後の製造工程での 割れの発生などの欠陥発生を著しく低減できる。
【0008】 この考案において、内枠は実施例で示すエポキシ樹脂などの合成樹脂、ステン レススチール等の金属、ガラス、セラミックスなど公知の種々の材料から、懸濁 液などのラッピング加工条件に応じて、耐ラッピング液性、強度、硬度、粗度な どを考慮して適宜選定すればよい。
【0009】 図面に基づく考案の開示 図1に示す如く、ステンレススチール製のキャリア1の各キャリアホール2に 内枠3が装着される。 内枠3はエポキシ樹脂製リング状部材であり、外周部は所要直径でキャリアホ ール2内で回転可能になっており、内周部は切り欠いたOF部を有する半導体基 板4の外形と相似形であり、このホールに収納された半導体基板4は回転不可能 である。 ラッピングに際しては、キャリア1の各キャリアホール2にエポキシ樹脂製内 枠3が装着され、さらに内枠3のホールに半導体基板4を装着する。 ラッピング加工中に、キャリアホール2内で自由に回転する従来とは全く異な り、半導体基板4は内枠3に内包されたまま、内枠3が回転しキャリアホール2 に接触するため、半導体基板4の端面は保護される。したがって、半導体基板4 の端面の変形及び摩耗が防止される。
【0010】
【実施例】
実施例1 半導体基板のラッピングに従来のキャリアを使用した場合とこの考案によるキ ャリアを使用した場合の半導体基板の端面の形状変化と面状態、荒さを測定し比 較を行った。 加工条件を以下に示す。 半導体基板には6インチSiウェーハ、結晶軸(100)、タイプP型、粗度 60Sのものを使用した。 スライスは805μmカットであり、面取りは22° 0.2R 面取り幅4 50μm #2000仕上げで行った。 ラッピングは60μm/両面ラッピングであり、従来キャリアの粗度は30S 、この考案キャリアの粗度も30Sで厚みは745μmである。 ラッピングを終了し洗浄した後、半導体基板の端面形状を比較したところ、従 来キャリアを用いた基板の端面は、図4に示す如く面取り部の形状性が劣化して いるのに対し、この考案のキャリアを用いた基板の端面は図3に示す如く形状性 が劣化していないことがわかる。 その後さらに、表面を40μm厚みで両面エッチングして705μmに仕上げ た。洗浄後の面状態、荒さを比較したところ、従来キャリアを用いた基板の端面 は、図6に示す如く面粗度が劣化しているのに対し、この考案のキャリアを用い た基板の端面は図5に示す如くすぐれた表面性状を有していることがわかる。
【0011】 実施例2 次に、実施例1のラッピングを終了した半導体基板の落下試験を実施した。 試験方法は、図7、図8に示す如く、板20の一方に外径12mmのSiCセ ラミックス製ピン21を固着し、板の他方にラッピングを終了した半導体基板4 を置き、この板を30°傾斜させた後、該基板を30cm滑走させてピンに衝突 させ、基板端面が壊れるまでこの衝突を繰り返し、その衝突回数を数えた。 試験結果は図9に示す如く、従来キャリアを用いた基板の場合は4回以下で端 面が破損するのに対して、この考案のキャリアを用いた基板の場合は10回以上 の衝突に耐えることがわかる。
【0012】
【考案の効果】
この考案によるラッピング用キャリアは、実施例から明らかなように、ラッピ ング後の半導体基板の端面の摩耗、荒さ変化がなく、半導体基板の端面の保護が できる。 また、この考案によるラッピング用キャリアは、ラッピング後の半導体基板の 製造工程での割れの発生などの欠陥発生を著しく低減でき、従来キャリアを用い た半導体基板の場合に比較して、欠陥発生件数が1/5以下に低減できた。
【図面の簡単な説明】
【図1】この考案によるラッピング用キャリアの上面説
明図である。
【図2】この考案によるラッピング用キャリアの縦断説
明図である。
【図3】この考案によるラッピング用キャリアで研磨し
た後の基板端面の説明図である。
【図4】従来のラッピング用キャリアで研磨した後の基
板端面の説明図である。
【図5】基板端面の表面粗さを測定した結果を示すグラ
フであり、この考案による場合。
【図6】基板端面の表面粗さを測定した結果を示すグラ
フであり、従来の場合。
【図7】半導体基板の落下試験を示す装置の側面説明図
である。
【図8】半導体基板の落下試験を示す装置の上面説明図
である。
【図9】半導体基板の落下試験結果を衝突回数で示すグ
ラフである。
【図10】両面ラップ盤のキャリアの回転状態を示すラ
ップ盤の上面説明図である。
【図11】従来のラッピング用キャリアの上面説明図で
ある。
【図12】両面ラップ盤におけるキャリアの状態を示す
縦断説明図である。
【符号の説明】
1 キャリア 2 キャリアホール 3 内枠 4 半導体基板 10 上定盤 11 下定盤 12 太陽ギヤ 20 板 21 セラミックス製ピン

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 上下定盤間にキャリアを装着してラッピ
    ング加工を行うラップピング装置において、ラップキャ
    リアの各ホール内に、半導体基板外形と相似形の内周部
    をする内枠を回転自在に配置したことを特徴とする半導
    体基板のラッピング用キャリア。
JP1427891U 1991-02-19 1991-02-19 半導体基板のラッピング用キャリア Pending JPH0557842U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1427891U JPH0557842U (ja) 1991-02-19 1991-02-19 半導体基板のラッピング用キャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1427891U JPH0557842U (ja) 1991-02-19 1991-02-19 半導体基板のラッピング用キャリア

Publications (1)

Publication Number Publication Date
JPH0557842U true JPH0557842U (ja) 1993-07-30

Family

ID=11856629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1427891U Pending JPH0557842U (ja) 1991-02-19 1991-02-19 半導体基板のラッピング用キャリア

Country Status (1)

Country Link
JP (1) JPH0557842U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076955A1 (ja) * 2012-11-16 2014-05-22 株式会社デンソー 半導体ウェハの両面研磨装置および半導体ウェハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249568A (ja) * 1984-05-21 1985-12-10 Sumitomo Electric Ind Ltd 半導体ウエハの研磨方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249568A (ja) * 1984-05-21 1985-12-10 Sumitomo Electric Ind Ltd 半導体ウエハの研磨方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076955A1 (ja) * 2012-11-16 2014-05-22 株式会社デンソー 半導体ウェハの両面研磨装置および半導体ウェハの製造方法

Similar Documents

Publication Publication Date Title
TWI418439B (zh) A double-sided grinding apparatus, a double-sided polishing apparatus using the same, and a double-sided polishing method
EP1852900B1 (en) Carrier for double side polishing machine and double side polishing machine employing it, and double side polishing method
EP1808887B1 (en) Production method of semiconductor wafer
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
TWI509679B (zh) 半導體晶圓之製造方法
JP5233888B2 (ja) 両面研磨装置用キャリアの製造方法、両面研磨装置用キャリア及びウェーハの両面研磨方法
US20080166952A1 (en) Carrier For Double-Side Polishing Apparatus, Double-Side Polishing Apparatus And Double-Side Polishing Method Using The Same
TWI353633B (ja)
US6753256B2 (en) Method of manufacturing semiconductor wafer
GB2335619A (en) Method and apparatus for lapping or polishing semiconductor silicon single crystal wafer.
JP5648623B2 (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
TW201351494A (zh) 晶圓的雙面研磨方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
JPH10180624A (ja) ラッピング装置及び方法
US11453098B2 (en) Carrier for double-side polishing apparatus, double-side polishing apparatus, and double-side polishing method
JP2002217149A (ja) ウエーハの研磨装置及び研磨方法
JPH0557842U (ja) 半導体基板のラッピング用キャリア
JP3664691B2 (ja) Cmp加工用ドレッサ
JPH0713964Y2 (ja) 平面研磨装置用キャリヤ
JP2640422B2 (ja) 半導体基板のラッピング用キャリア
JP4290295B2 (ja) 両面研磨用テンプレートおよびこれを用いた両面研磨方法
JP4241164B2 (ja) 半導体ウェハ研磨機
JPH04261768A (ja) 両面ラップ加工装置
KR101050089B1 (ko) 웨이퍼의 양면 가공장치
JPH09193002A (ja) ウェーハ用ラップ機の定盤修正キャリヤ