JPH0555587A - Mos device and its manufacture - Google Patents

Mos device and its manufacture

Info

Publication number
JPH0555587A
JPH0555587A JP20970191A JP20970191A JPH0555587A JP H0555587 A JPH0555587 A JP H0555587A JP 20970191 A JP20970191 A JP 20970191A JP 20970191 A JP20970191 A JP 20970191A JP H0555587 A JPH0555587 A JP H0555587A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
silicon
film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20970191A
Other languages
Japanese (ja)
Inventor
Shuichi Oya
秀市 大屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20970191A priority Critical patent/JPH0555587A/en
Publication of JPH0555587A publication Critical patent/JPH0555587A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a MOS device which consists of a silicon nitride film with an improved insulation breakdown voltage and a gate insulation film where an interface state with a silicon substrate is stable and its manufacturing method. CONSTITUTION:A double-layered gate insulation film is formed by depositing a first silicon nitride film 2 and a second silicon nitride film 3, are on the other, by direct nitriding on a silicon substrate 1. The first silicon nitride film 2 is formed by heating the silicon substrate rapidly and in a short time within ammonium environment and the second silicon nitride film 3 is formed by a normal vapor growth method. An interface between silicon and silicon nitride film can be stabilized by direct nitriding and a sufficient gate insulation breakdown voltage can be obtained by the deposited second silicon nitride film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置とその製造方
法に関し、特にMOS型電界効果型トランジスタとその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a MOS field effect transistor and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来のシリコンMOSトランジスタのゲ
ート絶縁膜には、酸化シリコン膜が使用されてきた。ト
ランジスタの高性能化,微細化にともなってゲート絶縁
膜は薄膜化されてきている。絶縁膜厚が10nm以下の
レベルになってくると、通常の熱酸化法で形成された酸
化シリコン膜では、ピンホールその他の欠陥によってゲ
ート絶縁膜の絶縁耐圧を保障することが困難になりつつ
ある。
2. Description of the Related Art A silicon oxide film has been used as a gate insulating film of a conventional silicon MOS transistor. The gate insulating film is becoming thinner with the performance and miniaturization of transistors. When the insulating film thickness reaches a level of 10 nm or less, it is becoming difficult to guarantee the withstand voltage of the gate insulating film due to defects such as pinholes in a silicon oxide film formed by a normal thermal oxidation method. ..

【0003】この問題に対処するためにゲート絶縁膜と
して窒化シリコン膜系の材料を利用した技術が提案され
ている。窒化シリコン膜は、誘電率が酸化シリコン膜の
約2倍であるから、MOSトランジスタのゲート絶縁膜
として用いる場合に、物理的に同じ膜厚であれば、電気
的には酸化シリコン膜の約1/2の薄膜化ができること
になる。すなわち、電気的に同一の膜厚のゲート絶縁膜
を酸化シリコン膜よりも物理的に厚い膜で実現できるか
らピンホール等の欠陥の少い膜を形成し易い。窒化シリ
コン膜を利用したゲート絶縁膜としては、酸化シリコン
膜上に気相成長法で窒化シリコン膜を形成したMNOS
(メタル/ナイトライド/オキサイド/セミコンダク
タ)構造がよく知られている。また最近では酸化シリコ
ン膜表面に直接窒化によって窒化シリコン膜を形成した
ナイトライディドオキサイド構造が1980年発行ジャ
ーナル・オブ・エレクトロケミカル・ソサイティー,第
127巻,2053〜2057ページ(J.Elect
rochem.Soc.,Vol.127,pp.20
53−2057,(1980)),あるいは1989年
開催第21回エス・エシ・ディー・エム会議予稿集19
7〜200ページ(Extended Abstrac
ts of the 21st Conf.SSDM,
pp.197−200,1989)等に提案されてい
る。
In order to deal with this problem, a technique using a silicon nitride film-based material as a gate insulating film has been proposed. Since the silicon nitride film has a dielectric constant about twice that of the silicon oxide film, when it is used as a gate insulating film of a MOS transistor, if it has a physically same film thickness, it is electrically about 1 times as thick as the silicon oxide film. It is possible to reduce the thickness to 1/2. That is, since the electrically insulating gate insulating film can be realized by a film physically thicker than the silicon oxide film, it is easy to form a film having few defects such as pinholes. As a gate insulating film using a silicon nitride film, MNOS in which a silicon nitride film is formed on a silicon oxide film by vapor phase epitaxy
The (metal / nitride / oxide / semiconductor) structure is well known. Recently, a nitridide oxide structure in which a silicon nitride film is directly formed on the surface of a silicon oxide film by a nitriding method is published in 1980, Journal of Electrochemical Society, 127, 2053-2057 (J. Select).
rochem. Soc. , Vol. 127, pp. 20
53-2057, (1980)), or the 21st SDC Conference held in 1989, Proceedings 19
7-200 pages (Extended Abstract)
ts of the 21st Conf. SSDM,
pp. 197-200, 1989) and the like.

【0004】[0004]

【発明が解決しようとする課題】従来の窒化シリコン膜
を利用した技術は、酸化シリコン膜との積層構造となっ
ているので、以下のような問題点がある。
The conventional technique using a silicon nitride film has the following problems because it has a laminated structure with a silicon oxide film.

【0005】(1)MNOS構造の場合、酸化シリコン
膜と窒化シリコン膜との界面に電荷トラップが多量に形
成され、MOS型トランジスタのゲート絶縁膜として使
用した場合に電荷注入型のスレショルド電圧不安定性を
引き起こす。すなわち不安定な界面状態を呈する。
(1) In the case of the MNOS structure, a large amount of charge traps are formed at the interface between the silicon oxide film and the silicon nitride film, and the charge injection type threshold voltage instability when used as a gate insulating film of a MOS type transistor. cause. That is, it exhibits an unstable interface state.

【0006】(2)ナイトライディドオキサイド構造
は、実質的には酸化シリコン膜であり、誘電率が大きい
窒化シリコン膜の有利さを活かしきってはいない。
(2) The nitridide oxide structure is essentially a silicon oxide film, and the advantages of a silicon nitride film having a large dielectric constant are not fully utilized.

【0007】本発明は、窒化シリコン膜のみで構成され
たゲート絶縁膜を用いることによって上述の(1),
(2)の問題点を解決しようとするものである。ただ
し、窒化シリコン膜のみでゲート絶縁膜を構成する場合
にも次のような解決すべき問題がある。
The present invention uses the gate insulating film composed only of the silicon nitride film to realize the above (1),
It is intended to solve the problem of (2). However, even when the gate insulating film is composed of only the silicon nitride film, there are the following problems to be solved.

【0008】(1)通常の気相成長法によってシリコン
基板上に窒化シリコン膜を堆積すると、窒化シリコン膜
が成長する前に薄い自然酸化膜が形成され、結局MNO
S構造になってしまい、シリコン基板との界面は不安定
な状態となり、スレショルド電圧な変動を引き起こす。
(1) When a silicon nitride film is deposited on a silicon substrate by a normal vapor phase growth method, a thin natural oxide film is formed before the silicon nitride film grows, and eventually the MNO is formed.
The S structure is formed, the interface with the silicon substrate becomes unstable, and the threshold voltage fluctuates.

【0009】(2)シリコンの直接窒化技術を用いれ
ば、シリコン上に直接窒化シリコン膜を形成できるが、
実用的な温度と時間の範囲では非常に薄い窒化シリコン
膜しか形成できず、ゲート絶縁膜としては利用できな
い。
(2) The silicon nitriding technique can be used to directly form a silicon nitride film on silicon.
Only a very thin silicon nitride film can be formed within a practical temperature and time range, and it cannot be used as a gate insulating film.

【0010】したがって、本発明の主な目的は、絶縁耐
圧に優れた窒化シリコン膜から成りかつシリコン基板と
の界面状態が安定なゲート絶縁膜の構造を提供するこ
と、およびその製造方法を提供することである。
Therefore, a main object of the present invention is to provide a structure of a gate insulating film which is made of a silicon nitride film having an excellent withstand voltage and has a stable interface with a silicon substrate, and a method for manufacturing the same. That is.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置は、
一導電型シリコン基体上に、シリコンを直接窒化して形
成された第1の窒化シリコン膜と、その上に物理的ある
いは化学的方法によって堆積された第2の窒化シリコン
膜とが少なくとも積層されてなるゲート絶縁膜を備えて
いる。また、そのような構造を実現するための製造方法
であって、シリコン基体表面をアンモニア雰囲気中で急
速短時間加熱することによって第1の窒化シリコン膜を
形成する工程と、その上に第2の窒化シリコン膜を堆積
させる工程を含む。また、上述のような製造方法であっ
て、特に第2の窒化シリコン膜表面に酸化シリコン膜を
形成する工程を含む。また、上述のような製造方法であ
って、特に第2の窒化シリコン膜を低圧の化学気相成長
法によって堆積する工程を含む。
The semiconductor device of the present invention comprises:
At least a first silicon nitride film formed by directly nitriding silicon and a second silicon nitride film deposited by a physical or chemical method on the first conductivity type silicon substrate are laminated. It has a gate insulating film. Further, in a manufacturing method for realizing such a structure, a step of forming a first silicon nitride film by rapidly heating a surface of a silicon substrate in an ammonia atmosphere for a short time, and a step of forming a second silicon nitride film thereon. The step of depositing a silicon nitride film is included. Further, the manufacturing method as described above particularly includes a step of forming a silicon oxide film on the surface of the second silicon nitride film. Further, the manufacturing method as described above particularly includes a step of depositing the second silicon nitride film by a low pressure chemical vapor deposition method.

【0012】[0012]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の第1の実施例の半導体装置の断面図
である。p型シリコン基板1をアンモニア雰囲気中でハ
ロゲンランプを用いた急速加熱によって1000℃,3
0秒間加熱すると、約2nmの厚さの第1の窒化シリコ
ン膜2が形成される。次いで、シランガスとアンモニア
を用い通常の化学気相成長法によって10nmの厚さの
第2の窒化シリコン膜3を堆積させる。次いで、n型不
純物であるリンを含んだ多結晶シリコンのゲート電極5
を形成する。以降、通常のMOSトランジスタの製造方
法によってn型のソース,ドレイン6,層間絶縁膜7,
アルミニウムのソース,ドレイン電極8を形成する。
The present invention will be described below with reference to the drawings. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. The p-type silicon substrate 1 is heated at 1000 ° C. for 3 hours in an ammonia atmosphere by rapid heating using a halogen lamp.
When heated for 0 seconds, the first silicon nitride film 2 having a thickness of about 2 nm is formed. Then, a second silicon nitride film 3 having a thickness of 10 nm is deposited by a normal chemical vapor deposition method using silane gas and ammonia. Next, a gate electrode 5 made of polycrystalline silicon containing phosphorus, which is an n-type impurity.
To form. After that, the n-type source and drain 6, the interlayer insulating film 7,
Aluminum source and drain electrodes 8 are formed.

【0013】完成した装置のゲート絶縁膜は、シリコン
を直接窒化した第1の窒化シリコン膜2と化学気相成長
法で堆積された第2の窒化シリコン膜3との積層構造と
なっており、その全体の酸化シリコン膜に換算した膜厚
は約7nmとなった。本実施例における第1,第2の窒
化シリコン膜の形成方法はこれに限定されない。第1の
窒化シリコン膜を形成するためのシリコンの直接窒化の
目的は、シリコン上に自然酸化膜が無いあるいは極力少
い状態を実現することであるから、他の要請との関連で
適宜変更できる。例えば、直接窒化処理前に存在する自
然酸化膜を窒化シリコン膜に変換する観点からは、でき
るだけ高温の加熱が望ましく、またそのような自然酸化
膜を除去する観点からは真空あるいは減圧雰囲気中での
高温処理が効果がある。ただし極端な高温処理はシリコ
ン気体中への熱歪の発生,基体表面の荒れ等悪影響も引
き起こす。本実施例の条件は、上述の問題を考慮した最
適条件の一つである。第2の窒化シリコン膜の堆積は化
学気相成長法以外にスパッタリング法等も使用できる。
また本実施例はnチャネル型MOSトランジスタについ
て説明したが、pチャネル型MOSトランジスタにおい
ても導電型を変更することによって同様に適用できる。
The gate insulating film of the completed device has a laminated structure of a first silicon nitride film 2 obtained by directly nitriding silicon and a second silicon nitride film 3 deposited by chemical vapor deposition, The film thickness converted to the entire silicon oxide film was about 7 nm. The method for forming the first and second silicon nitride films in this embodiment is not limited to this. The purpose of the direct nitridation of silicon for forming the first silicon nitride film is to realize a state in which there is no natural oxide film on silicon or a state where it is as small as possible, and can be appropriately changed in relation to other requirements. .. For example, from the viewpoint of directly converting the natural oxide film existing before the nitriding treatment into a silicon nitride film, heating at the highest temperature is desirable, and from the viewpoint of removing such a natural oxide film, it is preferable to use a vacuum or reduced pressure atmosphere. High temperature treatment is effective. However, extreme high-temperature treatment causes adverse effects such as thermal strain in the silicon gas and roughening of the substrate surface. The condition of this embodiment is one of the optimum conditions in consideration of the above problems. For depositing the second silicon nitride film, a sputtering method or the like can be used in addition to the chemical vapor deposition method.
Although the present embodiment has been described with reference to the n-channel type MOS transistor, it can be similarly applied to the p-channel type MOS transistor by changing the conductivity type.

【0014】図2は、本発明の第2の実施例の半導体装
置の断面図である。第1の実施例と同様に第2の窒化シ
リコン膜3の堆積を行った後に900℃のスチーム雰囲
気中で酸化処理を行い表面に約2nmの酸化シリコン膜
4を形成した。他は第1の実施例と同じである。この工
程の追加によって、窒化シリコン膜の一部が酸化シリコ
ン膜4に変換されたために、酸化シリコン膜に換算した
ゲート絶縁膜の厚さは約8nmに増加した。ただし、酸
化処理によって窒化シリコン膜のピンホール的な欠陥を
埋めることができて絶縁耐圧を向上できる。
FIG. 2 is a sectional view of a semiconductor device according to the second embodiment of the present invention. After depositing the second silicon nitride film 3 as in the first embodiment, an oxidation treatment was performed in a steam atmosphere at 900 ° C. to form a silicon oxide film 4 of about 2 nm on the surface. Others are the same as those in the first embodiment. With the addition of this step, a part of the silicon nitride film was converted into the silicon oxide film 4, so that the thickness of the gate insulating film converted into the silicon oxide film was increased to about 8 nm. However, a pinhole-like defect of the silicon nitride film can be filled by the oxidation treatment, and the withstand voltage can be improved.

【0015】図3は本発明の第3の実施例の半導体装置
の断面図である。p型シリコン基板1の表面に垂直に堀
られた溝9の中に縦方向にMOSトランジスタを製造し
た。本実施例においては、第1の実施例と同様に約2n
mの第1の窒化シリコン膜2を形成した後に、1/10
00気圧程度の低圧の化学気相成長法によって10nm
の厚さの第2の窒化シリコン膜3を堆積させた。本実施
例のように狭い溝9中へ窒化シリコン膜3を堆積させる
場合には、溝9底部,側壁等での膜の被覆率が問題とな
る。低圧での気相成長を用いることによって大幅に改善
可能である。
FIG. 3 is a sectional view of a semiconductor device according to the third embodiment of the present invention. A MOS transistor was manufactured in a vertical direction in a groove 9 that was dug vertically to the surface of the p-type silicon substrate 1. In this embodiment, as in the first embodiment, about 2n
m of the first silicon nitride film 2 is formed, and then 1/10
10 nm by low pressure chemical vapor deposition method of about 00 atm
The second silicon nitride film 3 having a thickness of 1 was deposited. When the silicon nitride film 3 is deposited in the narrow groove 9 as in this embodiment, the film coverage on the bottom and side walls of the groove 9 becomes a problem. It can be greatly improved by using vapor deposition at low pressure.

【0016】[0016]

【発明の効果】以上説明したように本発明は、シリコン
の直接窒化による窒化シリコン膜と物理的あるいは化学
的な方法による堆積型の成長方法による窒化シリコン膜
との積層のゲート絶縁膜を用いることによって次のよう
な効果を有する。
As described above, the present invention uses a gate insulating film which is a stack of a silicon nitride film formed by direct nitriding of silicon and a silicon nitride film formed by a deposition type growth method by a physical or chemical method. Has the following effects.

【0017】(1)シリコンと窒化シリコン膜界面にほ
とんど酸化シリコン膜が存在しないのでMOSトランジ
スタの電荷注入型のスレショルド電圧の不安定性を抑制
できる。この現像はMOS構造のC−V特性を調べるこ
とによって評価できる。図4に、第1の実施例と同時に
製造された12nmの窒化シリコン膜をゲート絶縁膜と
するMOSダイオードと、通常の気相成長法で12nm
の窒化シリコン膜をゲート絶縁膜として形成したMOS
ダイオードのC−V特性を示す。通常の気相成長法で製
造したものがゲート電圧印加に対してヒステリシスを示
すのに対して第1の実施例のダイオードは安定な特性を
示す。これは電荷注入によるスレッショルド電圧変動に
対して本発明が優れた耐性を有することを示している。
(1) Since there is almost no silicon oxide film at the interface between the silicon and silicon nitride films, the instability of the charge injection type threshold voltage of the MOS transistor can be suppressed. This development can be evaluated by examining the CV characteristics of the MOS structure. FIG. 4 shows a MOS diode using a 12 nm silicon nitride film as a gate insulating film, which was manufactured at the same time as the first embodiment, and a 12 nm film formed by a normal vapor phase growth method.
MOS formed by using the above silicon nitride film as a gate insulating film
The CV characteristic of a diode is shown. The diode manufactured in the ordinary vapor phase growth method exhibits hysteresis when a gate voltage is applied, whereas the diode of the first embodiment exhibits stable characteristics. This indicates that the present invention has excellent resistance to threshold voltage fluctuations due to charge injection.

【0018】(2)シリコンの直接窒化による2nm程
度の薄い第1の窒化シリコン膜の上に通常の方法で第2
の窒化シリコン膜を任意の厚さだけ堆積できるから、所
望の膜厚すなわち通常のMOSトランジスタに要求され
る8〜15nm程度の膜厚を容易に実現できる。この程
度の膜厚をシリコンの直接窒化によって達成するのはほ
とんど不可能に近い。
(2) A second silicon layer is formed on the first silicon nitride thin film having a thickness of about 2 nm by direct nitriding of silicon by an ordinary method.
Since the silicon nitride film can be deposited to an arbitrary thickness, a desired film thickness, that is, a film thickness of about 8 to 15 nm required for a normal MOS transistor can be easily realized. It is almost impossible to achieve such a film thickness by direct nitriding of silicon.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を説明するための断面図
である。
FIG. 1 is a sectional view for explaining a first embodiment of the present invention.

【図2】本発明の第2の実施例を説明するための断面図
である。
FIG. 2 is a sectional view for explaining a second embodiment of the present invention.

【図3】本発明の第3の実施例を説明するための断面図
である。
FIG. 3 is a sectional view for explaining a third embodiment of the present invention.

【図4】従来技術との比較により本発明の効果を説明す
るための図であり、MOSダイオードのC−V特性を示
すグラフである。
FIG. 4 is a diagram for explaining the effect of the present invention by comparison with the prior art and is a graph showing the CV characteristic of a MOS diode.

【符号の説明】[Explanation of symbols]

1 p型シリコン基板 2 第1の窒化シリコン膜 3 第2の窒化シリコン膜 4 酸化シリコン膜 5 ゲート電極 6 n型ソース,ドレイン 7 層間絶縁膜 8 アルミニウムのソース,ドレイン電極 9 溝 1 p-type silicon substrate 2 first silicon nitride film 3 second silicon nitride film 4 silicon oxide film 5 gate electrode 6 n-type source / drain 7 interlayer insulating film 8 aluminum source / drain electrode 9 groove

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一導電型シリコン基体上に、前記シリコ
ン基体を直接窒化して形成された第1の窒化シリコン膜
と前記第1の窒化シリコン膜上に物理的あるいは化学的
な方法によって堆積された第2の窒化シリコン膜とを少
なくとも構成要素として有するゲート絶縁膜を備えるこ
とを特徴とするMOS型半導体装置。
1. A first conductivity type silicon substrate, a first silicon nitride film formed by directly nitriding the silicon substrate, and a physical or chemical method for depositing on the first silicon nitride film. A MOS type semiconductor device comprising a gate insulating film having at least a second silicon nitride film as a constituent element.
【請求項2】 シリコン基体表面をアンモニア雰囲気中
で急速短時間加熱することによって第1の窒化シリコン
膜を形成し、物理的あるいは化学的な方法によって第2
の窒化シリコン膜を堆積することを含む工程によりゲー
ト絶縁膜を形成することを特徴とする半導体装置の製造
方法。
2. A first silicon nitride film is formed by heating the surface of a silicon substrate in an ammonia atmosphere for a short period of time, and a second silicon film is formed by a physical or chemical method.
A method of manufacturing a semiconductor device, comprising forming a gate insulating film by a process including depositing a silicon nitride film.
【請求項3】 前記第2の窒化シリコン膜の表面に酸化
シリコン膜を形成する工程を含むことを特徴とする請求
項2記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, further comprising the step of forming a silicon oxide film on the surface of the second silicon nitride film.
【請求項4】 前記第2の窒化シリコン膜を低圧の化学
気相成長法によって堆積することを特徴とする請求項
2,または請求項3記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 2, wherein the second silicon nitride film is deposited by a low pressure chemical vapor deposition method.
JP20970191A 1991-08-22 1991-08-22 Mos device and its manufacture Pending JPH0555587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20970191A JPH0555587A (en) 1991-08-22 1991-08-22 Mos device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20970191A JPH0555587A (en) 1991-08-22 1991-08-22 Mos device and its manufacture

Publications (1)

Publication Number Publication Date
JPH0555587A true JPH0555587A (en) 1993-03-05

Family

ID=16577207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20970191A Pending JPH0555587A (en) 1991-08-22 1991-08-22 Mos device and its manufacture

Country Status (1)

Country Link
JP (1) JPH0555587A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178483A (en) * 2011-02-28 2012-09-13 Hitachi Ltd Silicon-carbide semiconductor apparatus and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387772A (en) * 1987-08-05 1988-04-19 Hitachi Ltd Metal insulator semiconductor (mis) type capacitance
JPS63146471A (en) * 1987-11-20 1988-06-18 Agency Of Ind Science & Technol Manufacture of mis element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387772A (en) * 1987-08-05 1988-04-19 Hitachi Ltd Metal insulator semiconductor (mis) type capacitance
JPS63146471A (en) * 1987-11-20 1988-06-18 Agency Of Ind Science & Technol Manufacture of mis element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178483A (en) * 2011-02-28 2012-09-13 Hitachi Ltd Silicon-carbide semiconductor apparatus and manufacturing method thereof
US9117836B2 (en) 2011-02-28 2015-08-25 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6171900B1 (en) CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
US6300215B1 (en) Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein
US5756404A (en) Two-step nitride deposition
US6734068B2 (en) Method to form silicates as high dielectric constant materials
US6420742B1 (en) Ferroelectric memory transistor with high-k gate insulator and method of fabrication
US6037205A (en) Method of forming capacitor for semiconductor device using N2 O gas
JPS6010773A (en) Method of forming 1-element fet-memory capacitor circuit
JPS6410107B2 (en)
JPWO2003019643A1 (en) Semiconductor device having high dielectric constant insulating film and method of manufacturing the same
EP0077200B1 (en) Producing insulating layers in semiconductor devices
CN112349775A (en) Ultra-steep sub-threshold swing device and preparation method thereof
US6323114B1 (en) Stacked/composite gate dielectric which incorporates nitrogen at an interface
KR100247884B1 (en) Nonvolatile semiconductor memory utilizing polarization of ferroelectric material
JPH0555587A (en) Mos device and its manufacture
US20190296029A1 (en) Semiconductor device and manufacturing method of semiconductor device
JPS61172339A (en) Manufacture of semiconductor device
JPH0376272A (en) Insulated gate type field effect transistor
JPH0888286A (en) Manufacture of semiconductor memory device
JPH06140627A (en) Field-effect transistor and manufacture thereof
JP2612098B2 (en) Manufacturing method of insulating film
JPH05235265A (en) Manufacture of semiconductor device
JPS61295644A (en) Manufacture of semiconductor device
JP2004006455A (en) Semiconductor device and its manufacturing method
JPS6059779A (en) Manufacture of semiconductor memory
JP5232035B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980414