JPH0553306B2 - - Google Patents
Info
- Publication number
- JPH0553306B2 JPH0553306B2 JP62038335A JP3833587A JPH0553306B2 JP H0553306 B2 JPH0553306 B2 JP H0553306B2 JP 62038335 A JP62038335 A JP 62038335A JP 3833587 A JP3833587 A JP 3833587A JP H0553306 B2 JPH0553306 B2 JP H0553306B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- cathode
- electrostatic induction
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 39
- 230000006698 induction Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000003068 static effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/12—Improving ICE efficiencies
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 この発明は静電誘導サイリスタに関する。[Detailed description of the invention] 〔Technical field〕 This invention relates to electrostatic induction thyristors.
第２図は、従来の静電誘導サイリスタの断面を
あらわしたものである。
FIG. 2 shows a cross section of a conventional electrostatic induction thyristor.
静電誘導サイリスタ１０は、P+アノード領域
（不純物高濃度Ｐ層）１１、N-ベース領域（不純
物低濃度Ｎ層）１２、N+カソード領域（不純物
高濃度Ｎ層）１３、および、P+ゲート領域（不
純物高濃度Ｐ層）１４，１４を備えている。アノ
ード領域１１にはアノード電極１８が、カソード
領域１３にはカソード電極１６が、ゲート領域１
４にはゲート電極１７が、それぞれ設けられてい
る。 The electrostatic induction thyristor 10 includes a P + anode region (high impurity concentration P layer) 11, an N - base region (low impurity concentration N layer) 12, an N + cathode region (high impurity concentration N layer) 13, and a P + It includes gate regions (high impurity concentration P layer) 14, 14. An anode electrode 18 is provided in the anode region 11, a cathode electrode 16 is provided in the cathode region 13, and a cathode electrode 16 is provided in the gate region 1.
4 is provided with a gate electrode 17, respectively.
静電誘導サイリスタは、静電誘導作用を利用し
ているため、ターンオン時間を容易に1μs以下に
することができる。通常のサイリスタは、電流制
御作用を利用しているため、ターンオン時間を
1μs以下にするのが容易でないことを考えると、
静電誘導サイリスタの利用価値は大いにある。 Since electrostatic induction thyristors utilize electrostatic induction, the turn-on time can easily be reduced to 1 μs or less. Ordinary thyristors use current control action, so the turn-on time is
Considering that it is not easy to reduce the time to 1 μs or less,
Electrostatic induction thyristors have great utility.
しかし、静電誘導サイリスタでは、ターンオフ
時間の方は比較的長く、例えば1μs以下にするこ
とは困難である。 However, in electrostatic induction thyristors, the turn-off time is relatively long, and it is difficult to reduce the turn-off time to 1 μs or less, for example.
静電誘導サイリスタにおけるターンオフ機構は
つぎの通りである。 The turn-off mechanism in the electrostatic induction thyristor is as follows.
ターンオフに際しては、まずゲート電極１７と
カソード電極１６の間に逆バイアス電圧が印加さ
れる。逆バイアス状態となると、ベース領域１２
内の正孔はゲート領域１４へ吸い出され、電子は
カソード領域１３へと吸い出される。そのため、
ベース領域１２内に急速に空乏層が拡がり、空乏
層の端が最終的に第１図に一点鎖線で示された位
置に達する。しかるのちベース領域１２内におけ
る空乏層とアノード領域１１の間に挟まれた領域
の残留正孔の消滅にしたがい主電流が減少するこ
ととなるわけであるが、この正孔の消滅時間が長
いため、ターンオフ時間を短くすることができな
いのである。 At turn-off, a reverse bias voltage is first applied between the gate electrode 17 and the cathode electrode 16. In the reverse bias state, the base region 12
The holes inside are sucked out to the gate region 14, and the electrons are sucked out to the cathode region 13. Therefore,
The depletion layer rapidly expands within the base region 12, and the end of the depletion layer finally reaches the position indicated by the dashed line in FIG. After that, the main current decreases as the remaining holes in the region sandwiched between the depletion layer and the anode region 11 in the base region 12 disappear, but since the time for these holes to disappear is long, , it is not possible to shorten the turn-off time.
ターンオフ時間を短くするために、ベース領域
１２全体にキヤリヤの寿命を縮めることができる
不純物（ライフタイムキラー）を導入する方法が
ある。この方法では、ターンオフ時間は短くでき
るが、順方向電圧降下が増大したり、高温時の耐
圧特性が劣化するという問題がある。 In order to shorten the turn-off time, there is a method of introducing impurities (lifetime killers) into the entire base region 12 that can shorten the lifetime of the carrier. Although this method can shorten the turn-off time, there are problems in that the forward voltage drop increases and the withstand voltage characteristics at high temperatures deteriorate.
さらに、蛍光灯の点滅制御に用いられる静電誘
導サイリスタは、通常のスイツチング時のアノー
ド・カソード電極間電圧が、例えば、500V程度
の場合、過渡的には1500V程度の電圧が加わるこ
とを予期しなければならない。そのため、この静
電誘導サイリスタでは、ベース領域１２の厚みを
厚くしなければならない。そのため、一層ターン
オフ時間が長くなり、順方向電圧降下も増加する
こととなる。 Furthermore, when the voltage between the anode and cathode electrodes during normal switching is, for example, about 500V, a static induction thyristor used to control the flashing of fluorescent lamps is expected to receive a transient voltage of about 1500V. There must be. Therefore, in this electrostatic induction thyristor, the thickness of the base region 12 must be increased. Therefore, the turn-off time becomes longer and the forward voltage drop also increases.
この発明は、上のような事情に鑑み、順方向電
圧降下を抑えつつ、短いターンオフ時間を有し、
しかも、高耐電圧用としても好適な静電誘導サイ
リスタを提供することを目的とする。
In view of the above circumstances, this invention has a short turn-off time while suppressing forward voltage drop,
Moreover, it is an object of the present invention to provide an electrostatic induction thyristor suitable for use with high withstand voltage.
前記目的を達成するため、この発明にかかる静
電誘導サイリスタは、半導体基板一側にアノード
領域を備え、この基板他側にカソード領域とゲー
ト領域を備えているとともに、アーノド・カソー
ド領域間に電流通路となるベース領域を備えてい
る構成において、前記ベース領域が、通常の遮断
動作時において形成される空乏層が達する位置に
不純物高濃度領域を備えるとともに、この領域と
前記アノード領域の間、および、前記不純物高濃
度領域と前記カソード領域・ゲート領域の両領域
との間に、それぞれ、不純物低濃度領域を備えて
いることを特徴としている。
In order to achieve the above object, the electrostatic induction thyristor according to the present invention includes an anode region on one side of a semiconductor substrate, a cathode region and a gate region on the other side of the substrate, and a current flow between the anode and cathode regions. In a configuration including a base region serving as a passage, the base region includes a high impurity concentration region at a position reached by a depletion layer formed during normal cutoff operation, and between this region and the anode region, and , a low impurity concentration region is provided between the high impurity concentration region and both the cathode region and the gate region.
以下、この発明にかかる静電誘導サイリスタ
を、その一実施例をあらわす図面を参照しながら
詳しく説明する。 EMBODIMENT OF THE INVENTION Hereinafter, the electrostatic induction thyristor according to the present invention will be explained in detail with reference to the drawings showing one embodiment thereof.
第１図は、この発明にかかる静電誘導サイリス
タの一実施例の断面構造をあらわす。 FIG. 1 shows a cross-sectional structure of an embodiment of an electrostatic induction thyristor according to the present invention.
静電誘導サイリスタ１は、半導体基板２の裏面
（半導体基板一側）にP+アノード領域（不純物高
濃度Ｐ層）３を備え、この基板２の表面（半導体
基板他側）にN+カソード領域（不純物高濃度Ｎ
層）４とP+ゲート領域（不純物高濃度Ｐ層）５，
５を備えている。静電誘導サイリスタ１のベース
領域はアノード領域３のとカソード領域４の間に
設けられていて、カソード領域４側のN-領域
（不純物低濃度Ｎ層）６、中間のN+領域（不純物
高濃度Ｎ層）７、および、アノード領域３側の
N-領域８からなる。サイリスタ１のベース領域
では遮断動作時に空乏層が到達するN+領域７の
上方にはN-領域６が下方にはN-領域８があつて
N+領域７は上下両側が不純物低濃度領域で挟ま
れた形となつているのである。アノード領域３に
はアノード電極３′が、カソード領域４にはカソ
ード電極４′が、ケード領域５，５にはゲート電
極５′，５′が、それぞれ設けられている。９は酸
化絶縁膜（SiO2膜）である。 The electrostatic induction thyristor 1 includes a P + anode region (P layer with high impurity concentration) 3 on the back surface of a semiconductor substrate 2 (one side of the semiconductor substrate), and an N + cathode region on the front surface of this substrate 2 (the other side of the semiconductor substrate). (High impurity concentration N
layer) 4 and P + gate region (high impurity concentration P layer) 5,
5. The base region of the electrostatic induction thyristor 1 is provided between the anode region 3 and the cathode region 4, with an N - region (low impurity concentration N layer) 6 on the cathode region 4 side and an intermediate N + region (high impurity concentration N layer) 6 on the side of the cathode region 4. concentration N layer) 7 and the anode region 3 side
N - Consists of 8 regions. In the base region of the thyristor 1, there is an N - region 6 above the N + region 7, which the depletion layer reaches during cutoff operation, and an N - region 8 below.
The N + region 7 is sandwiched between upper and lower impurity low concentration regions. An anode electrode 3' is provided in the anode region 3, a cathode electrode 4' is provided in the cathode region 4, and gate electrodes 5', 5' are provided in the cade regions 5, 5, respectively. 9 is an oxide insulating film (SiO 2 film).
N+領域７は、サイリスタ１の通常の遮断動作
（常用されるアノード・カソード電極間の電圧を
印加し、所定の逆バイアス電圧をゲート電極・カ
ソード電極間に印加する）時において形成される
空乏層が達する位置に形成されている。丁度空乏
層がN+領域７に達するように、N-領域６の不純
物濃度（比抵抗）と厚みが調整されているのであ
る。また、N+領域７とN-領域８は、予測される
過渡的な高電圧（例えば、蛍光灯の点灯時のラツ
シユ電圧）に耐える様に厚みと不純物濃度の調整
がなされている。 The N + region 7 is a depletion formed during the normal cut-off operation of the thyristor 1 (applying a commonly used voltage between the anode and cathode electrodes and applying a predetermined reverse bias voltage between the gate electrode and the cathode electrode). It is formed at the position where the layer reaches. The impurity concentration (specific resistance) and thickness of the N - region 6 are adjusted so that the depletion layer just reaches the N + region 7. Further, the thickness and impurity concentration of the N + region 7 and the N - region 8 are adjusted so as to withstand expected transient high voltage (for example, rush voltage when lighting a fluorescent lamp).
そのため、逆バイアス電圧印加時に、N-領域
６内のキヤリヤは、直ちに放出・消滅させられ、
第１図に二点鎖線で示されているように空乏層の
縁が、N+領域７に達しており、領域６内は、ほ
ぼ完全に空乏層で占められる。N+領域７内に残
留する正孔はこの領域内で電子と再結合などして
消滅する。そして、N-領域８は、通常の遮断動
作時には空乏層が形成される領域を外れたところ
に設けられているため、この領域８の残留正孔
は、本来なら自然消滅的に消えてゆくしかない
が、この静電誘導サイリスタ１では、このN-領
域８の上にN+領域７があるため、残留正孔のう
ちの相当数のものは、N+領域７へ拡散してゆき
電子と再結合して消滅する。そのため、N-領域
８内の正孔の消滅時間が早められる。また、従来
の静電誘導サイリスタ１０では、第１図にみるよ
うに、空乏層が形成されない突出領域口があり、
この個所の正孔は消滅し難かつたが、静電誘導サ
イリスタ１ではこのような突出領域口が殆どな
く、消滅し難い正孔が局所的に残留するようなこ
ともないのである。 Therefore, when a reverse bias voltage is applied, carriers in the N - region 6 are immediately released and annihilated.
As shown by the two-dot chain line in FIG. 1, the edge of the depletion layer reaches the N + region 7, and the inside of the region 6 is almost completely occupied by the depletion layer. The holes remaining in the N + region 7 are recombined with electrons in this region and disappear. Since the N - region 8 is provided outside the region where a depletion layer is formed during normal cut-off operation, the remaining holes in this region 8 would otherwise disappear naturally. However, in this electrostatic induction thyristor 1, there is an N + region 7 above this N - region 8, so a considerable number of the remaining holes diffuse into the N + region 7 and become electrons. Recombine and disappear. Therefore, the time for the holes in the N - region 8 to disappear is accelerated. Further, in the conventional electrostatic induction thyristor 10, as shown in FIG. 1, there is a protruding region opening in which a depletion layer is not formed.
The holes at this location were difficult to annihilate, but in the electrostatic induction thyristor 1, there are almost no such protruding regions, and holes that are difficult to annihilate do not remain locally.
このように、静電誘導サイリスタ１では、残留
正孔の消滅時間が早い。それだけでなく耐電圧向
上のために設けたN-領域８の残留正孔の消滅時
間も早いから、ターンオフ時間が長くなるのを抑
制しつつ耐電圧の向上をはかることができる。ま
た、ターンオフ時間を短縮させる構成が、キヤリ
ヤキラーを導入するといつた順方向電圧降下を招
く方法ではなく、比抵抗の小さい不純物高濃度層
をベース領域の一部に形成するというものである
から、順方向電圧降下の上昇も抑えられる。 As described above, in the electrostatic induction thyristor 1, residual holes disappear quickly. In addition, since the residual holes in the N - region 8 provided for improving the withstand voltage disappear quickly, it is possible to improve the withstand voltage while suppressing an increase in the turn-off time. In addition, the structure that shortens the turn-off time is not a method that causes a forward voltage drop as would be the case with the introduction of a carrier killer, but rather a structure that forms a highly doped layer with low resistivity in a part of the base region. An increase in directional voltage drop can also be suppressed.
次に、静電誘導サイリスタ１のベース領域の形
成工程例の説明を行う。 Next, an example of a process for forming the base region of the electrostatic induction thyristor 1 will be explained.
N-型のシリコンウエハ（不純物密度５×
1013／cm3、厚み100μｍ）の裏面に不純物を拡散
（熱拡散、あるいはイオン注入・熱拡散）し、N+
領域（比抵抗60Ω／□、厚み3μｍ）７を形成した
後、このN+領域７の上に、N-領域８のための基
板と同じ導電型の半導体層を形成する。ウエハと
同じ程度の不純物濃度（５×1013／cm3）の半導体
層（厚み60μｍ）をエピタキシヤル成長させるの
である。この成長層の不純物濃度や厚みは、主と
して所望する耐電圧の値に応じて決定される。 N - type silicon wafer (impurity density 5×
10 13 /cm 3 , thickness 100 μm) by diffusing impurities (thermal diffusion or ion implantation/thermal diffusion) on the back surface of the N +
After forming the region 7 (specific resistance 60Ω/□, thickness 3 μm), a semiconductor layer of the same conductivity type as the substrate for the N − region 8 is formed on the N + region 7 . A semiconductor layer (thickness: 60 μm) with an impurity concentration (5×10 13 /cm 3 ) similar to that of the wafer is epitaxially grown. The impurity concentration and thickness of this grown layer are determined mainly depending on the desired withstand voltage value.
その後、アノード領域３、カソード領域４、お
よび、ゲート領域５と各電極３′，４′，５′等を
通常の方法により形成する。 Thereafter, an anode region 3, a cathode region 4, a gate region 5, and each electrode 3', 4', 5', etc. are formed by a conventional method.
この発明は上記の実施例に限らない。第１図に
示した静電誘導サイリスタでは、カソード領域を
囲むゲート領域が一組みだけである構成であつた
が、カソード領域とゲート領域の組み合わせが複
数組設けられている構成であつてもよい。静電誘
導サイリスタが、いわゆるノーマリイ・オン型、
または、ノーマリイ・オフ型のいずれであつても
よい。静電誘導サイリスタの構成が、実施例にお
いてＮ型とＰ型が逆になつたものでもよい。 This invention is not limited to the above embodiments. Although the electrostatic induction thyristor shown in FIG. 1 has a configuration in which there is only one set of gate regions surrounding the cathode region, it may also have a configuration in which multiple combinations of cathode regions and gate regions are provided. . The electrostatic induction thyristor is a so-called normally-on type.
Alternatively, it may be of a normally off type. The configuration of the electrostatic induction thyristor may be such that the N-type and P-type are reversed in the embodiment.
〔発明の効果〕
以上に述べた構成を有するこの発明の静電誘導
サイリスタは、順方向電圧降下を抑えつつ、短い
ターンオフ時間を有し、しかも、高耐電圧用とし
て好適な有用性の高いサイリスタとなる。[Effects of the Invention] The electrostatic induction thyristor of the present invention having the configuration described above has a short turn-off time while suppressing forward voltage drop, and is a highly useful thyristor suitable for high withstand voltage applications. becomes.
順方向電圧降下が抑制されるのは、ベース領
域への不純物高濃度領域は全面的でなく部分的
に設けられているだけだからである。不純物高
濃度領域は通常の遮断動作時において形成され
る空乏層が達する位置のあたりに選択形成され
ているのである。 The reason why the forward voltage drop is suppressed is that the high impurity concentration region in the base region is not provided entirely but only partially. The high impurity concentration region is selectively formed around the position reached by the depletion layer formed during normal cut-off operation.
短いターンオフ時間であるのは、遮断動作
時、不純物高濃度領域の上方（不純物高濃度領
域とゲート領域とカソード領域の両領域との
間）の不純物低濃度領域のキヤリアは空乏層の
生成に伴い不純物高濃度領域に追い込まれ速や
か消滅し、不純物高濃度領域の下方（不純物高
濃度領域とアノード領域との間）の不純物低濃
度領域のキヤリアも不純物高濃度領域に拡散流
入し速やか消滅するからである。 The reason for the short turn-off time is that during cut-off operation, carriers in the low impurity concentration region above the high impurity concentration region (between the high impurity concentration region and both the gate region and the cathode region) are generated as a depletion layer is generated. This is because carriers in the low impurity concentration region below the high impurity concentration region (between the high impurity concentration region and the anode region) are also diffused into the high impurity concentration region and disappear quickly. be.
高耐電圧であるのは、ベース領域への不純物
高濃度領域は全面的でなく部分的に設けられて
いるだけであるのに加え、不純物高濃度領域の
下に不純物低濃度領域のままであり、十分な耐
電圧がもたせられるからである。 The reason for the high withstand voltage is that the high impurity concentration region in the base region is not provided entirely but only partially, and the low impurity concentration region remains below the high impurity concentration region. This is because sufficient withstand voltage can be provided.
第１図は、この発明にかかる静電誘導サイリス
タの一実施例の断面図、第２図は、従来の静電誘
導サイリスタの断面図である。
１……静電誘導サイリスタ、２……半導体基
板、３……アノード領域、４……カソード領域、
５……ゲート領域、７……不純物高濃度Ｎ層（不
純物高濃度領域）、８……不純物低濃度Ｎ層（不
純物低濃度領域）。
FIG. 1 is a sectional view of an embodiment of the electrostatic induction thyristor according to the present invention, and FIG. 2 is a sectional view of a conventional electrostatic induction thyristor. 1... Electrostatic induction thyristor, 2... Semiconductor substrate, 3... Anode region, 4... Cathode region,
5... Gate region, 7... High impurity concentration N layer (high impurity concentration region), 8... Low impurity concentration N layer (low impurity concentration region).
Claims (1)
基板他側にカソード領域とゲート領域を備えてい
るとともに、アノード・カソード領域間に電流通
路となるベース領域を備えている静電誘導サイリ
スタにおいて、前記ベース領域が、通常の遮断動
作時において形成される空乏層が達する位置に不
純物高濃度領域を備えるとともに、この領域と前
記アノード領域の間、および、前記不純物高濃度
領域と前記カソード領域・ゲート領域の両領域と
の間に、それぞれ、不純物低濃度領域を備えてい
ることを特徴とする静電誘導サイリスタ。1. A static induction thyristor comprising an anode region on one side of a semiconductor substrate, a cathode region and a gate region on the other side of the semiconductor substrate, and a base region serving as a current path between the anode and cathode regions. The base region includes a high impurity concentration region at a position reached by a depletion layer formed during normal cut-off operation, and between this region and the anode region, and between the high impurity concentration region and the cathode/gate region. A static induction thyristor comprising a low impurity concentration region between both regions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038335A JPS63205957A (en) | 1987-02-21 | 1987-02-21 | Electrostatic induction thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038335A JPS63205957A (en) | 1987-02-21 | 1987-02-21 | Electrostatic induction thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205957A JPS63205957A (en) | 1988-08-25 |
| JPH0553306B2 true JPH0553306B2 (en) | 1993-08-09 |
Family
ID=12522410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62038335A Granted JPS63205957A (en) | 1987-02-21 | 1987-02-21 | Electrostatic induction thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63205957A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2526653B2 (en) * | 1989-01-25 | 1996-08-21 | 富士電機株式会社 | Conductivity modulation type MOSFET |
| US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615071A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Electrostatic induction type thyristor |
| JPS61214470A (en) * | 1985-03-20 | 1986-09-24 | Toshiba Corp | Semiconductor device |
-
1987
- 1987-02-21 JP JP62038335A patent/JPS63205957A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615071A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Electrostatic induction type thyristor |
| JPS61214470A (en) * | 1985-03-20 | 1986-09-24 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205957A (en) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (en) | Manufacture of semiconductor device | |
| JPH0221661A (en) | Mos gate control type turn-off thyristor containing short life region | |
| JPS6046551B2 (en) | Semiconductor switching device and its manufacturing method | |
| JPH06268227A (en) | Insulated gate bipolar transistor | |
| JP3165480B2 (en) | Turn-off thyristor | |
| JPH0691263B2 (en) | Method for manufacturing semiconductor device | |
| JPH043113B2 (en) | ||
| JPH0682833B2 (en) | Thyristor manufacturing method | |
| US5360983A (en) | Insulated gate bipolar transistor having a specific buffer layer resistance | |
| JPH0465552B2 (en) | ||
| JPH0553306B2 (en) | ||
| JP2557818B2 (en) | Reverse conduction gate turn-off thyristor device | |
| US5894141A (en) | Bipolar semiconductor power controlling devices with heterojunction | |
| JPH0669093B2 (en) | Method for manufacturing semiconductor device | |
| JPH0982955A (en) | Manufacture of semiconductor device | |
| JPS60198778A (en) | Switching element | |
| JPH0136711B2 (en) | ||
| JPH08241987A (en) | Insulated gate semiconductor device and its manufacture | |
| KR100320676B1 (en) | Thyristor device | |
| JPS6123667B2 (en) | ||
| JPS62147769A (en) | Gto thyristor | |
| JP3126868B2 (en) | Electrostatic induction thyristor | |
| JPH04338678A (en) | Semiconductor device | |
| JPS621261B2 (en) | ||
| JPH06342903A (en) | Lateral conductivity modulation mosfet |