JPH0550913B2 - - Google Patents

Description

【発明の詳細な説明】 ＜発明の分野＞ この発明は、ビデオ信号のルミナンス成分を処
理するための装置、特に、例えばデジタル・テレ
ビジヨン受像機におけるルミナンス成分の所望の
振幅対周波数応答特性を設定するための装置に関
するものである。映像のシヤープさ、細部解像度
を改善するためには、ルミナンス・チヤンネルの
高周波応答性を増大させることによつてルミナン
ス・チヤンネルのトランジユント応答性を改善す
ることが望ましい。 ＜発明の背景＞ ビデオ信号の振幅変化の急峻さを大きくするこ
とによつてビデオ信号処理装置の応答性を相当に
改善することができ、また変化の直前にプリシユ
ートを、変化の直後にオーバシユートを発生させ
ることによつて上記応答性を改善することができ
る。周波数の関数としての所望の振幅あるいは位
相特性（またはその両方）は、実質的に、遅延線
あるいは同様な装置に沿う端子（通常、タツプと
称される）に発生される遅延信号を予め定められ
た態様で合成する装置によつて位相の非直線性や
位相歪を導入することなく形成することができる
ことが知られている。“トランスバーサル・イコ
ライザ”あるいは“トランスバーザル・フイル
タ”と称されるこのような装置については、ブラ
ムライン氏（A.D.Blumlein）他の米国特許第
2263376号明細書中に示されている。 複合信号を処理して所定の信号伝達特性、例え
ば選択された周波数の強調を行なうためのテレビ
ジヨン装置またはこれに類似の装置では、ルミナ
ンス信号チヤンネル中に、ビデオ信号のルミナン
ス信号成分の高周波成分を制御する（例えば、相
対的に強調またはピークを与える）ために容易に
適用することのできるピーキング回路を含ませる
ことが望ましい。例えば、受信テレビジヨン信号
の質によつてルミナンス信号の比較的高いある周
波数部分の振幅を制御可能に強調することが望ま
しい場合がある。 第１図は、ルミナンス信号に与えられると、主
観的に極めて改善された再生映像を生成すること
のできる伝達関数を示す。この発明は、デジタ
ル・ビデオ信号処理装置のルミナンス・チヤンネ
ルにおいて、この伝達関数に概略的に類似させる
ための装置に関するものである。デジタル・テレ
ビジヨン受像機の分野では、このような装置はコ
ストの点で有利な受像機を生産するために最少の
部品点数で実現する必要がある。 比較的簡単なデジタル処理機能でさえも、それ
を実行するには相当な数の装置を必要とする。例
えば、２個の８ビツト信号を加算するために200
個以上のトランジスタを必要とする。取扱い易く
しかもコスト的に有利な少数の装置を使つてデジ
タル・ハードウエアにおけるテレビジヨン装置の
必要な処理機能を実現するためには、各機能成分
は所望の応答特性に比例した最も簡単な構成に設
計されなければならない。この制約を考慮して、
次に述べる好ましい実施例によるピーキング回路
は、僅か１個の逓倍回路を必要とするにすぎな
い。 ＜発明の概要＞ この発明による装置は、第１の余弦有限インパ
ルス応答（FIR）フイルタを、並列接続された第
２および第３のFIRフイルタと縦続接続してなる
FIRフイルタによつて実現されたデジタル・ルミ
ナンス処理回路を含んでいる。第２のFIRフイル
タは低域通過フイルタ応答性を示す。第３のFIR
フイルタは高周波部分を低周波部分よりも少なく
減衰させる応答性を示す。第３のFIRフイルタは
可変スケーリング装置を有し、その出力ポートは
合成手段の１つの入力ポートに接続されている。
第２のFIRフイルタの出力ポートは合成手段の第
２の入力ポートに接続されており、その出力ポー
トは処理回路の出力ポートとなつている。 この発明による装置は、デジタル・ビデオ・プ
ロセツサ用のピーキング回路として使用すること
ができる。ピーキング回路の高周波応答性は、可
変スケーリング装置に与えられるスケール・フア
クタを変えることによつて調整される。すべての
フイルタ重み付け素子は、必要とするフイルタの
ハードウエアを最少にするために各サンプルをビ
ツト・シフトすることによつて実現される。 ＜実施例の詳細な説明＞ 各図において、細線はアナログあるいは単一ビ
ツト・デジタル（例えばクロツク）信号用の信号
伝送路を示し、太線は多数ビツト・デジタル信号
（例えばパルス・コード変調２進信号）用の信号
路を示す。 テレビジヨン受像機におけるルミナンス・ピー
キング回路は、表示された映像の垂直線の変化を
主観的に強調するために使用される。比較的鋭い
変化を表わす信号は一般に高い周波数信号成分を
含んでいる。この変化は、低周波成分に対するル
ミナンス信号の高周波成分の振幅応答性を増加す
ることによつて選択的に増強することができる。
しかしながら、ルミナンス信号の高周波のピーキ
ングによつて、これらの高周波成分にリンギング
が導入されないように注意する必要がある。従つ
て、全体のピーキング応答性はスペクトルの高域
端で徐々にロール・オフ（減衰）し、音声信号成
分の範囲の周波数の減衰が確実に大きくなるよう
に適合されていなければならない。さらにピーキ
ング応答性は直線的に位相特性を持つことが最も
望ましい。従来、第１図に示すような一般的な周
波数応答曲線は、直線的な位相成分をもつて発生
されるとき所望のピーキング特性を生成するとい
うことが判つた。 第２図は、ルミナンス・ピーキング回路を含む
主信号処理回路を示すデジタル・テレビヨン受像
機の一部のブロツク図である。図において、放送
テレビジヨン信号はアンテナ１０で受信され、通
常のチユーナおよび中間周波数（IF）回路１２
に供給される。回路１２からのベースバンド・ア
ナログ複合ビデオ信号はアナログ−デジタル変換
器（ADC）１４に供給され、ADC１４は例えば
色副搬送波周波数の４倍の周波数で信号をサンプ
ルし、アナログ信号のデジタル化された信号を発
生する。ADC１４はクロツク発生器１６によつ
て供給されるサンプリング信号によつて制御され
る。クロツク発生器１６は複合信号のデジタル化
カラー・バースト基準成分に応答する位相ロツク
ド・ループ回路とすることができる。ADC１４
からの出力サンプルはくし形フイルタ１８に供給
され、該くし形フイルタは複合ビデオ信号のルミ
ナンス成分とクロミナンス成分とを選択的に抽出
する。クロミナンス成分はクロミナンス処理回路
２０に供給される。クロミナンス処理回路２０は
利得制御機能、フイルタ回路、およびカラー混合
信号復調回路を含んでいる。こゝで、クロミナン
ス信号はカラー・マトリツクス回路２６に供給す
るのに適した状態になるように処理される。 くし形フイルタ１８からのルミナンス成分は、
輝度制御、垂直細部強調機能等を含むルミナンス
処理回路２２に供給される。処理回路２２で処理
されたルミナンス信号はルミナンスピーキング回
路２４に供給され、ルミナンス信号の高周波成分
の振幅応答性を選択的に強調する。回路２４から
のピーク特性の与えられたルミナンス信号はカラ
ーマトリツクス２６に供給され、こゝで処理され
たクロミナンス信号と適当に合成されて、映像管
駆動用のＲ、Ｇ、Ｂカラー信号が発生される。 第３図は遅延段、加算器、１個の逓倍素子４７
からなるピーキング回路である。逓倍素子４７は
供給された信号を一定の係数で逓倍（スケーリン
グ）する形式のものである。逓倍素子４７は、そ
の制御入力ポート５０に供給される制御信号によ
つてその逓倍係数（スケーリング・フアクタ）Ｋ
が電気的に変化する形式のものであることが望ま
しく、それによつてピーキング機能を供給された
ルミナンス信号の状態に適合するようにすること
ができる。理想的には逓倍係数Ｋは、適合範囲を
広くするために直線的に変化するべきである。 第３図において、ルミナンス・サンプルは入力
ポート３０に供給され、ピークの付与されたサン
プルは加算器４８の出力ポート４９から得られ
る。ルミナンス・サンプルは加算回路５１に直列
的に結合された遅延素子３１の入力ポートに供給
される。ルミナンス・サンプルはまた加算器５１
の第２の入力ポートにも供給される。遅延素子３
１と加算回路５１は第１のFIRフイルタを形成し
ている。入力ポート３０に供給される入力サンプ
ルに対して加算器５１の出力に現われる伝達関数
は余弦応答特性をもつている。従つて、上記第１
のFIRフイルタは余弦形式の低域通過応答特性を
与える。“Ｚ”変換表記法では、伝達関数は式 S51／SIN＝１＋Z^-1 …(1) によつて表わされ、S51とSINはそれぞれ加算器
５１の出力ポートにおける信号サンプルと、入力
ポート３０における信号サンプルの値である。 加算器５１からの出力サンプルは回路素子３
２，３３，３４，３５，３８，４１，４２を含む
第２のFIRフイルタ、および回路素子３３，３
５，３６，３７，３９，４０，４３，４４，４
５，４６，４７を含む第３のFIRフイルタに供給
される。回路素子３３，３５，４２，４３，４５
は信号サンプルを１サンプル期間だけ遅延させる
遅延素子であり、またサンプリング率で同期して
クロツクされる例えばラツチである。回路素子３
４，３６，３９は２逓倍器である。サンプルがｎ
ビツト・パルス・コード変調（PCM）２進コー
ドであると仮定すると、２逓倍器には各サンプル
のビツト位置の位を１ビツト位置左へ変更または
シフトする接続構成とすることができる（PCM
コードの最左端ビツトは最上位ビツトである）。
回路素子３２，３７，３８，４０は２進加算器で
あり、素子４４，４６は例えば２の補数の信号の
形と適合するように設計された２進減算器であ
る。回路素子４１はサンプルを係数４で割算する
スケーリング回路である。２進PCMサンプルに
対しては、素子４１はサンプルのビツトの位を２
ビツト位置だけ右の方へ変位させる接続構成とす
ることができる。 問題となる周波数範囲にある第２のフイルタは
一定の利得係数をもつた一般に低域通過応答性を
与える。問題となる周波数範囲の第３のフイルタ
は可変利得係数をもつた一般に高周波または帯域
通過応答性を持つている。すなわち第３のフイル
タはルミナンス信号の比較的低い周波数成分を比
較的高い周波数成分よりも大きく減衰させる。第
２および第３のフイルタからの出力信号は直線的
に加算されてピークの付与されたルミナンス信号
を生成する。こゝで、第２のフイルタは低周波ル
ミナンス成分を分担し、第３のフイルタは高周波
成分を分担する。第３のフイルタは可変利得係数
を持つているので、ルミナンス信号の高周波成分
の振幅は、最も好ましい複合応答性を生成し得る
ように低周波成分に対する係数を定めることがで
きる。 第３図において、第２のフイルタは図示の回路
の上側信号路であり、第３のフイルタは下側信号
路である。初めに上側信号路について考えると、
加算器５１からのサンプルは回算回路３２の第１
の入力ポートに供給され且つ遅延素子３３の入力
ポートに供給される。遅延素子３３からの出力サ
ンプルは遅延素子３５の入力ポートおよび２逓倍
回路３４に供給される。２逓倍回路３４からの重
みの付けられたサンプルは加算器３２の第２の入
力ポートに供給され、その出力ポートは加算器３
８の第１の入力ポートに供給される。遅延素子３
５からの出力サンプルは加算器３８の第２の入力
ポートに供給される。加算器３８からの出力サン
プルは素子４１において４で割られる。素子４１
からのサンプルは遅延素子４２に供給され、合成
され、重みの付けられたサンプルを１サンプル期
間だけ遅延させる。“Ｚ”変換表記法では、加算
器５１と遅延素子４２の出力ポートとの間の素子
によつて与えられる伝達関数は、式 S42／S51＝１／４（１＋2Z^-1＋Z^-2）Z^-1 …(2) によつて表わされ、これは第２のフイルタの伝達
関数に相当し、一般に低域通過応答性を示す。入
力ポート３０と遅延素子４２の出力ポートとの間
の全体の伝達関数は、 S42／SIN＝１／４（Z^-1＋3Z^-2＋3Z^-3＋Z^-4） …(3) によつて表わされる。 加算器５１の出力ポートからのサンプルは２逓
倍回路３６に供給され、２逓倍回路３６の出力は
加算器３７の第１の入力ポートに結合されてい
る。遅延素子３３からのサンプルは加算器３７の
第２の入力ポートに結合されており、その出力は
加算器４０の第１の入力ポートに結合されてい
る。遅延素子３５からのサンプルは素子３９で２
逓倍され、その後加算器４０の第２の入力ポート
に供給される。加算器５１と加算器４０の出力ポ
ートの間の素子によつて与えられる伝達関数は、 S40／S51＝２＋Z^-1＋2Z^-2 …(4) によつて与えられ、これは一般に低域通過応答性
を示す。 加算器４０からのサンプルは遅延素子４３に供
給され、加算回路４４に被減数として供給され
る。遅延素子４３からの出力サンプルは減算回路
４４に減数として供給される。加算器４０と減算
回路４４の出力ポートとの間の素子によつて与え
られる伝達関数は式 S44／S40＝１−Z^-1 …(5) によつて与えられる。 減算回路４４からのサンプルは遅延素子４４の
入力ポートに供給され、減数として減算素子４６
に供給される。遅延素子４５からの遅延された出
力サンプルは被減数として減算回路４６に供給さ
れる。減算回路４４の出力と減算回路４６の出力
ポートとの間の回路素子によつて与えられる伝達
関数は、式 S46／S44＝Z^-1−１ …(6) によつて与えられる。 減算回路４６からの出力サンプルは、サンプル
を可変係数Ｋで逓倍する可変利得逓倍器４７の入
力ポートに供給される。入力ポート３０と逓倍器
４７の出力ポートとの間の総合の伝達関数は、式 S47／SIN＝−2K＋KZ^-1＋KZ^-2＋KZ^-3 ＋KZ^-4−2KZ^-5 …(7) によつて表わされ、一般に低域通過応答性を示
す。 遅延素子４２および可変利得逓倍器４７からの
サンプルは加算器４８で合成され、出力ポート４
９におけるピーキング回路からの出力サンプルを
供給する。ピーキング回路の伝達関数Ｔ(Z)は、式 Ｔ(Z)＝−2K＋（Ｋ＋１／４）Z^-1＋（Ｋ＋３／４
）Z^-2＋（Ｋ＋３／４）Z^-3＋（Ｋ＋１／４）Z^-4−2KZ^{-5
によつて表わされる。 ピーキング回路の伝達関数は一般に第５図によ
つて表わされる。応答特性は、DC近傍でほゞ平
担であり、それから上昇し、2.2MHz乃至2.5MHz
の間でピークに達し、それからロールオフ（減
衰）して4.05MHz付近で０軸と交わる。前述のよ
うに第１のFIRフイルタは余弦形式の低域通過応
答特性を呈し、該第１のFIRフイルタは並列接続
された第２のFIRフイルタおよび第３のFRIフイ
ルタの縦続接続されていて、第５図に示すピーキ
ング回路全体の特性におけるルミナンス信号帯域
の高周波端において上記のような好ましいロール
オフを与えるように作用する。応答曲線は約
4.2MHzで約−40dBの最小値を示す。それから応
答曲線は再び上昇し、5.7MHz近くでピークに達
する。この後者のピークは好ましくない。しかし
ながら、アナログ−デジタルの変換前に濾波する
ことによつて周波数スペクトルのこの部分のすべ
ての信号成分を実質的に除去することができると
考えられる。 第５図において、実線はＫ＝１の応答曲線を示
す。点線および破線の曲線は、それぞれＫ＞１、
Ｋ＜１のＫの係数に対する応答曲線を示す。０の
係数Ｋに対しては、高周波ルミナンス成分はDC
応答性に比して著しく減衰される。係数Ｋを適当
に選択することによつて、ルミナンス信号はピー
クを示したり、逆ピークを示したりする。なお、
第５図に示されている応答曲線は、NTSC複合カ
ラー・ビデオ信号の色副搬送波周波数の４倍のサ
ンプリング率で発生すると仮定する。 第４図は、第３図の回路素子４７用として構成
することのできる可変逓倍回路の論理回路構成を
示す。この回路は２の冪乗の和および／または２
の逆数の冪乗の和である係数によつてサンプルに
重み付けすることのできるプログラム可能シフト
および加算形式の重み付け回路である。図示の回
路は４ビツト・シフタと３個の加算器とを含み、
４ビツト制御信号に対して16段の直線的応答性を
示す。図示の回路は４ビツトの２進制御信号
C₁C₂C₃C₄に対応する10進数の値の1/8に等しい係
数Ｋで逓倍する。例えば、C₁C₂C₃C₄が10進数の
５に等しい0101であれば、係数Ｋは5/8になる。 逓倍されるべき信号は入力端子８０に供給され
る。サンプルはビツト・シフタ６０乃至６３に供
給され、供給されたPCMサンプルのビツトを、
それぞれ１、1/2、1/4、1/8によるスケーリング
に対応して０、１、２、３位のビツト位置だけ右
方へシフトさせる。符号ビツト線は２の補数用に
接続されており、これはビツト・シフトされた
PCM信号中の空席になつたより上位にあるビツ
ト位置が符号ビツトを複製することが必要にな
る。ビツト・シフトされたサンプル、すなわち逓
倍されたサンプルは、各々制御線C₁，C₂，C₃，
C₄によつて制御されるゲート回路６４乃至６７
に供給される。制御線の論理０に応答して、対応
するゲート回路は０の値のサンプルの出力を発生
する。制御線の論理１に応答して、対応するゲー
ト回路は供給されて逓倍されたサンプルを発生す
る。ゲート回路６４乃至６７からの逓倍された出
力サンプルまたは０値は加算回路６８，６９，７
０を含む加算ツリー中で加算され、出力ポート７
１に逓倍係数Ｋで重み付けられた入力サンプルを
発生する。 C₁C₂C₃C₄が0101に等しく、10進数16の入力サ
ンプルの例に戻つて考えると、ビツト・シフト６
０乃至６３によつてゲート回路６４乃至６７に供
給された10進数はそれぞれ16、８、４、２にな
る。論理値０の制御信号に応答するゲート回路６
４，６６は０の出力値を発生し、論値値１の制御
信号に応答するゲート回路６５および６７はそれ
ぞれ出力値８、２を発生し、加算されて10進数の
10になる。制御信号の２進値0101は10進数５に等
しく、係数Ｋは5/8になる。16の5/8は10に等し
く、これは加算ツリーによつて出力端子７１に発
生する出力値となる。 第４図の回路は、ビツト・シフタ６０乃至６３
と並列に追加のビツト・シフタを設け、またハー
ドワイヤードよりもむしろプログラム可能なビツ
ト・シフターを作ることによつて、より大きな数
値の逓倍係数を発生するように拡張することがで
きる。 回路を実現するために使用される技術に基づい
て、例えば第３図および第４図におけるように２
個の加算回路が縦属接続される場合に、回路中の
遅延を適合させるためのパイプラインを使用する
必要がある。当業者にとつては、そのような条件
従つてそれらの回路の設計については充分に認識
している所である。 第６図は２つの伝達関数の間で切換可能なピー
キング回路である。伝達関数の１つは第３図の装
置の伝達関数に類似している。第２の伝達関数
は、NTSCサンプリング率に対しては7.2MHzで
ナル（谷間）をもつた一般に広帯域特性である。
さらに第６図の回路は適合型のコアリング回路を
含んでいる。第３図の素子と同じ参照番号で示さ
れた第６図中の素子は同じような動作をする。 素子８２および８１は適合型コアリング回路を
構成しており、これは大きな信号に対しては１の
伝達関数、すなわちこれらは信号に影響を与えな
いと仮定することができる。これが事実であると
仮定すると、スイツチ８３の接点が端子AA′に接
続されているとき、入力ポート３０と出力ポート
４９との間の伝達関数は第３図の回路の伝達関数
と同じてある。スイツチ８３の左側の回路は、第
３図の対応する回路よりも僅かに有効であるが、
同じ機能を持つていると見ることができる。 次に端子Ｂに接続されたスイツチ８３の双方の
接点について考察する。この状態では、入力ポー
ト３０と出力ポート４９との間の伝達関数F_Bは
式 F_B＝−KZ-1＋（Ｋ＋１）Z-2 ＋（Ｋ＋１）Z-3−KZ-4 …(9) によつて示され、一般に約7.2MHzでナル（谷間）
を有する余弦状の周波数応答性を有している。回
路は、例えばテキスト材料を表示させるためのよ
うな最大可能水平細部を再生することが望ましい
ときにこのモードで動作する。スイツチ８３は手
動スイツチであつてもよいし、また例えばそのと
きの信号スペクトル内容に応答する電子スイツチ
手段であつてもよい。関数F_Bはまたピークの付
与された関数である。 ピーキング関数は信号スペクトルのより高い周
波成分を強調し、また強調された成分を低周波成
分に戻して加えることによつて得られる。しかし
ながら、ビデオ信号では、より高い周波数は通常
より低い周波数に比して大きく減衰される。この
減衰は不充分な帯域幅をもつて放送されたビデオ
信号によつて生ずる。そのため、より高い周波数
成分は信号対雑音比（Ｓ／Ｎ比）が小さくなり、
特にアナログ−デジタル変換処理による量子化雑
音を受け易い。受信信号が弱いときは、より高い
周波数成分の信号対雑音比は著しく低下する傾向
があり、ピーキング回路は、増強された雑音を信
号に戻して加えることになる。この好ましくない
結果は、それを他の周波数成分に戻して加える前
に増強された信号をコアリング（芯抜き）するこ
とによつて防止することができる。 コアリングは信号から低レベルの信号変化を除
去して全体の信号対雑音比を改善するための信号
処理動作である。一定の閾値レベルを越えない定
レベル信号変化を取除く一定閾値コアリングは一
般にはテレビジヨン受像機では不充分である。と
いうのは、視聴者は明るい場面（すなわち明るい
背景中の暗いスポツト）よりも暗い場面（暗い背
景中の明るいスポツト）で生ずる雑音に対してよ
り敏感であるからである。従つて、低ルミナンス
信号レベルすなわち暗い場面に対しては比較的高
いコアリング閾値を与え、明るい場面に対しては
比較的低いコアリング閾値を与えることが望まし
い。 再び第６図を参照すると、素子８２はコアリン
グ回路で、その一例が第７図に示されている。素
子８１はコアリングア回路８２に特定の閾値を出
力するようにプログラムアされたメモリ素子であ
る。逓倍器４７からのルミナンス信号はコアリン
グ素子８２の信号入力端子に供給され、そこでそ
のルミナンス信号はメモリ素子８１からの閾値と
比較される。もし信号の値が閾値よりも大であれ
ば、信号は加算器４８に送られる。もし信号の値
が閾値よりも小さければ、所定の値、例えば０が
スイツチ８３によつて加算器４８に供給される。 閾値メモリ８１をアドレスする信号は、一般に
映像の平均的明るさを示す低周波ルミナンス信号
である。低周波ルミナンス信号は加算回路７７の
出力端子に結合された遅延素子７８および加算器
７９を経て取出される。信号入力端子３０と加算
器７９の出力端子との間に結合された素子によつ
て与えられるフイルタの伝達関数S₇₉/S₃₀は次式
によつて与えられる。 S₇₉／S₃₀＝（１＋Z-1）（１＋Z-2）-2 …(10) このフイルタ関数は低域通過応答性で、約
1.2MHzで3dB点を有し、これは僅かのハードウ
エアを付加するだけで、この発明の目的の範囲内
で得ることができる。 加算器７９からの信号サンプルは、例えばこれ
をメモリ素子８１のアドレス入力ポートに供給す
る前に６位のビツト位置だけ右方向にシフトする
ことによつて係数64で割られる。２つの理由から
信号は割算される。第１に、閾値は高解像度をも
つ必要はない。すなわち32の異つた閾値は７ピツ
トと符号ビツト・ルミナンス信号とに対して充分
である。第２に、入力ポート３０における入力サ
ンプルが８ビツトの広さであれば、加算回路５
１，７７，７９によつて計数後、それらは11ビツ
トの幅に増加される。低次のビツトは公称コアリ
ング閾値に関して重要ではなく、従つて有効な制
御情報を含んでいない。割算は遅延素子７８およ
び加算器７９の前に行なわれ、ハードウエアの必
要性をさらに減ずることができる。さらに別の変
形例として、割算を遅延素子７８の前の部分と、
加算器７９の後の部分に分割してもよい。例え
ば、素子７８の前で４ビツトの右方向へのシフト
を行ない、素子７９の後で２ビツトの右方向への
シフトを行つてもよい。この方法によると、加算
器７９の寸法を10ビツト装置から６ビツト装置に
減ずることができ、ハードウエアをかなり節約す
ることができる。この最後の例は、ハードウエア
の節約と、ビツトのシフト（および切断）による
割算によつて生ずるラウンド・オフ（round off）
エラーとの間の良好な妥協を与えるものである。 第７図は第６図の素子８２として実施すること
のできる１つのコアリング回路を示す。この回路
は、逓倍器４７からの入力信号およびメモリ８１
からの閾値が供給されるデジタル比較器１３０か
らなる。逓倍器４７からのサンプルの大きさが閾
値を越えると、比較器１３０は論理的に高いゲー
ト信号GSを出し、閾値以下のときは比較器１３
０は出力に論理的に低レベルのゲート信号GSを
発生する。ゲート信号GSは並列して設けられた
アンド・ゲート１２２乃至１２８の各１の入力端
子に供給される。逓倍器４７からの信号サンプル
の各ビツトはアンド・ゲート１２２乃至１２８の
各第２の入力端子に供給される。ゲート信号GS
が高レベルであるときは、アンド・ゲート１２２
乃至１２８は入力信号を非変形コアリング回路の
出力ポート２００に通過させる。逆にゲート信号
GSが低レベルであるときは、アンド・ゲート１
２２乃至１２８は論理的に低い値を出力ポート２
００に供給する。比較器１３０は、入力信号が供
給された閾値よりも大であるか、あるいは負の閾
値よりも小さいときは常に論理的に高い出力信号
を発生し、それ以外のときは論理的に低レベルの
出力を発生するように構成された窓比較器とする
こともできる。}

【図面の簡単な説明】

第１図は、再生された映像を主観的に強調する
テレビジヨン受像機におけるビデオ信号のルミナ
ンス成分に対するピークの与えられた振幅対周波
数応答曲線を示す図、第２図はデジタル・ピーキ
ング回路を含むデジタル・テレビジヨン受像機の
一部を示すブロツク図、第３図と第６図は第１図
の伝達応答曲線に概略的に近似させるためのFIR
フイルタ回路の論理的な概略構成図、第４図は第
３図および第６図の回路中で使用される可変スケ
ーリング回路のブロツク図、第５図は第３図の構
成によつて示される相対的な振幅対周波数伝達関
数を、可変スケーリング回路の係数Ｋが１に等し
い場合、１より小さい場合、１より大の場合の
各々について示した図、第７図は単純化したコア
リング回路の概略的なブロツク図である。 ３０……デジタル・ビデオ・ルミナンス信号
源、３１，５１……第１のFIRフイルタ、３２，
３３，３４，３５，３８，４１，４２……第２の
FIRフイルタ、３３，３５，３６，３７，３９，
４０，４３，４４，４５，４６，４７……第３の
FIRフイルタ、４７……可変スケーリング回路、
４８……合成手段、５０……利得制御信号。

Claims (1)

1. 【特許請求の範囲】 １ デジタル・ビデオ・ルミナンス信号源と、 上記信号源に結合された入力ポートと、出力ポ
   ートとを有し、余弦伝達関数を示す第１のFIRフ
   イルタと、 上記第１のFIRフイルタの出力ポートに結合さ
   れた入力ポートと、出力ポートとを有し、概して
   低域通過周波数応答性を示す第２のFIRフイルタ
   と、 上記第１のFIRフイルタの出力ポートに結合さ
   れた入力ポートと、出力ポートとを有し、且つ利
   得制御信号に応答する可変スケーリング回路を含
   み、ルミナンス信号の比較的低い周波数スペクト
   ルよりもルミナンス信号の比較的高い周波数スペ
   クトルの減衰量が少なくなる周波数応答性を示す
   第３のFIRフイルタと、 上記第２および第３のFIRフイルタの出力ポー
   トに結合されており、それによつて供給される濾
   波された信号サンプルを合成する合成手段とから
   なり、 上記合成された濾波サンプルは処理されたデジ
   タル・ビデオ・ルミナンス信号に相当するもので
   ある、デジタル・ビデオ信号処理回路。