JPH0550029B2 - - Google Patents

Info

Publication number
JPH0550029B2
JPH0550029B2 JP62223890A JP22389087A JPH0550029B2 JP H0550029 B2 JPH0550029 B2 JP H0550029B2 JP 62223890 A JP62223890 A JP 62223890A JP 22389087 A JP22389087 A JP 22389087A JP H0550029 B2 JPH0550029 B2 JP H0550029B2
Authority
JP
Japan
Prior art keywords
wiring
length
relay point
pattern
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62223890A
Other languages
Japanese (ja)
Other versions
JPS6467685A (en
Inventor
Kazuhiko Iijima
Jiro Kusuhara
Yasuyuki Fujiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62223890A priority Critical patent/JPS6467685A/en
Publication of JPS6467685A publication Critical patent/JPS6467685A/en
Publication of JPH0550029B2 publication Critical patent/JPH0550029B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント基板、集積回路等の配線の
ための配線パターンを決定する方法に係り、特
に、信号遅延と回路動作特性を配慮した配線パタ
ーンを決定するために用いて好適な配線長指定配
線方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for determining wiring patterns for wiring of printed circuit boards, integrated circuits, etc. The present invention relates to a wiring method for specifying wiring length suitable for use in determining a pattern.

〔従来の技術〕[Conventional technology]

配線長が指定された配線区間に対する配線を行
う配線方法に関する従来技術として、例えば、特
開昭61−90491号公報等に記載された技術が知ら
れている。この種従来技術は、2点間を配線する
場合に、中継点を1点だけ設け、この中継点によ
つて分割された2区間に対し、個別に配線パター
ンの決定を行うものである。
As a prior art related to a wiring method for wiring a wiring section with a designated wiring length, for example, a technique described in Japanese Patent Application Laid-Open No. 61-90491 is known. In this type of conventional technology, when wiring is made between two points, only one relay point is provided, and wiring patterns are individually determined for two sections divided by this relay point.

以下、従来技術による配線方法を図面により説
明する。
Hereinafter, a wiring method according to the prior art will be explained with reference to the drawings.

第5図は従来技術による配線パターンの決定方
法を説明する図である。第5図において、8は最
短直交パターン、9は中継点、10はA−9間最
短直交パターン、11は9−B間最短直交パター
ンである。
FIG. 5 is a diagram illustrating a method of determining a wiring pattern according to the prior art. In FIG. 5, 8 is the shortest orthogonal pattern, 9 is a relay point, 10 is the shortest orthogonal pattern between A and 9, and 11 is the shortest orthogonal pattern between 9 and B.

第5図において、配線を行おうとする2個の部
品ピンをA,Bとし、このとき指定された配線長
Lと、ピンA−B間のマンハツタン長、すなわち
最短直交距離Mとの間に、L>Mの関係が成立し
ているものとする。そして、さらに実際の配線長
lに対して以下の条件が課せられるものとする。
In FIG. 5, the two component pins to be wired are A and B, and between the specified wiring length L and the Manhattan length between pins A and B, that is, the shortest orthogonal distance M, It is assumed that the relationship L>M holds true. Further, it is assumed that the following conditions are imposed on the actual wiring length l.

L−ΔLlL+ΔL ……(1) 但し、(1)式において、ΔLは配線長Lに対する
公差である。
L-ΔLlL+ΔL (1) However, in equation (1), ΔL is the tolerance for the wiring length L.

前述のような条件が与えられた場合、従来技術
による配線方法は、まず、ピンA−B間の配線区
間に対し、最短直交配線パターンの1つであるA
−B間最短直交パータン8から距離(L−M)/
2だけ離れた点の1つであるC点9を中継点とし
て決定し、A−C,C−B間の2配線区間に対
し、最短直交経路10,11を求めることによつ
て、前述した条件を満足する配線パターンを決定
している。
When the above-mentioned conditions are given, the wiring method according to the prior art first uses A, which is one of the shortest orthogonal line patterns, for the wiring section between pins A and B.
- Distance from shortest orthogonal pattern 8 between B (L-M)/
By determining point C 9, which is one of the points separated by 2, as a relay point, and finding the shortest orthogonal routes 10 and 11 for the two wiring sections between A-C and C-B, the above-mentioned A wiring pattern that satisfies the conditions has been determined.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前記従来技術は、中継点を1点のみ設定するた
め、作成される配線パターンが中継点位置によつ
て限定され、高密度のプリント基板、集積回路等
では、経路発見不能(未配線)となる可能性が高
いという問題点を有し、また、経路探索の過程で
配線長に誤差を生じた場合、その誤差を吸収する
方策を持たないため、精度の高い配線パターンを
求めることができないという問題点を有してい
た。
In the conventional technology, only one relay point is set, so the wiring pattern created is limited by the relay point position, and routes cannot be found (unwired) in high-density printed circuit boards, integrated circuits, etc. In addition, if an error occurs in the wiring length during the route search process, there is no method to absorb the error, so it is impossible to obtain a highly accurate wiring pattern. It had a point.

すでに説明した第5図により、前述の問題点を
さらに詳述する。いま、中継点Cが設定された場
合、区間A−C,C−Bに対して、障害物等の存
在のため、最短直交経路10,11が同時に求め
られなかつた場合、前記従来技術は、他の経路を
発見する手段をもたないため、A−B間の配線を
未配線としてしまう。また、前記従来技術は、経
路10,11を求める過程で求められた経路の配
線長に誤差が生じた場合、この誤差を補正する手
段をもたないため、A−B間の配線の配線誤差が
これらを累積したものとなり、累積誤差が公差
ΔLを越える場合が生じ、精度の高い配線長指定
を行うことができなかつた。
The above-mentioned problem will be explained in more detail with reference to FIG. 5, which has already been explained. Now, when the relay point C is set and the shortest orthogonal routes 10 and 11 cannot be found at the same time for the sections A-C and C-B due to the presence of obstacles, etc., the conventional technique Since there is no means to discover other routes, the wiring between A and B is left unwired. Further, in the prior art, if an error occurs in the wiring length of the route determined in the process of determining routes 10 and 11, there is no means to correct this error, so the wiring error of the route between A and B is not provided. is the accumulation of these errors, and the cumulative error sometimes exceeds the tolerance ΔL, making it impossible to specify the wiring length with high precision.

本発明の目的は、前述した従来技術の問題点を
解決し、高精度のプリント基板、集積回路におけ
る配線を高精度な配線長で行うことを可能とした
配線長指定配線方法を提供することにある。
An object of the present invention is to solve the problems of the prior art described above and to provide a wiring method for specifying a wiring length, which makes it possible to perform wiring on a printed circuit board or integrated circuit with a highly accurate wiring length. be.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、前記目的は、指定区間の配線
パターンを求めるに当り、複数の中継点の使用を
可能とし、順次中継点を決定しながら、区間毎の
経路探索と、区間の指定配線長の再計算とを、次
の手順に従つて繰返し実行することにより達成さ
れる。
According to the present invention, the above object is to enable the use of a plurality of relay points when determining a wiring pattern for a specified section, to search for a route for each section while sequentially determining the relay points, and to perform a specified wiring length for the section. This is accomplished by repeatedly performing the recalculation of , according to the following steps.

(1) 配線長が指定された配線区間に対し、中継点
領域を設定し、この中から中継点を1点選択
し、その中継点を経由する配線長が、指定配線
長以下であり、かつ、誤差が許容範囲内となる
ように、中継点を選択決定する。
(1) Set a relay point area for a wiring section with a specified wiring length, select one relay point from this area, and confirm that the wiring length passing through that relay point is less than or equal to the specified wiring length, and , the relay points are selected and determined so that the error is within an allowable range.

(2) 指定された配線区間の両端の一方を始点とし
て、前記(1)で決定された中継点までの配線経路
を決定する。
(2) Determine a wiring route starting from one of both ends of the designated wiring section to the relay point determined in (1) above.

(3) 前記(2)で決定された配線経路のパターン長を
求め、前記(1)において中継点決定に用いられた
指定配線長より、既決パターン長を差し引くこ
とにより、パターン未決定区間に対する指定配
線長を求める。
(3) Determine the pattern length of the wiring route determined in (2) above, and subtract the determined pattern length from the designated wiring length used to determine the relay point in (1) above to determine the designation for the undetermined pattern section. Find the wiring length.

(4) パターン未決定区間に対して、前記(1)〜(3)の
処理を、配線長誤差許容範囲を低減させながら
繰返し実行し、全配線区間の配線経路を決定す
る。
(4) The processes (1) to (3) above are repeatedly executed for the undetermined pattern section while reducing the wiring length error tolerance range, and the wiring routes for all the wiring sections are determined.

〔作用〕[Effect]

本発明による配線方法は、中継点を順次求めな
がら、既作成パターンの経路長を用いて指定配線
長の再計算を行うため、個々の配線区間に対する
配線経路長の誤差を吸収することが可能であり、
しかも、経路長誤差に対する許容値を徐々に低減
させることにより、高精度の経路長制御を行うこ
とが可能となる。また、中継点を複数設けること
により、探索される配線パターンの図形的な自由
度が増加するため、高密度なプリント基板、集積
回路等において、配線パターンに対する障害物が
多く存在する場合にも、指定配線長の条件を満足
する配線パターンを発見できる可能性を高くする
ことができる。
The wiring method according to the present invention recalculates the designated wiring length using the route length of the already created pattern while sequentially finding the relay points, so it is possible to absorb errors in the wiring route length for each wiring section. can be,
Moreover, by gradually reducing the allowable value for the path length error, it becomes possible to perform highly accurate path length control. In addition, by providing multiple relay points, the degree of graphical freedom of the wiring pattern to be searched increases, so even when there are many obstacles to the wiring pattern in high-density printed circuit boards, integrated circuits, etc. The possibility of finding a wiring pattern that satisfies the specified wiring length conditions can be increased.

〔実施例〕〔Example〕

以下、本発明による配線長指定配線方法の一実
施例を図面により詳細に説明する。
Hereinafter, one embodiment of the wiring length specified wiring method according to the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例の方法を説明するフ
ローチヤート、第2図は本発明の一実施例の方法
を実行する処理システムの構成を示すブロツク
図、第3図、第4図は本発明の一実施例の方法を
説明する図である。第2図において、12はコン
ピユータ、13はネツト情報フアイル、14はパ
ターン情報フアイル、15はコンソールデイスプ
レイ装置、16はリスト出力装置である。
FIG. 1 is a flowchart illustrating a method according to an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a processing system that executes a method according to an embodiment of the present invention, and FIGS. 3 and 4 are FIG. 3 is a diagram illustrating a method according to an embodiment of the present invention. In FIG. 2, 12 is a computer, 13 is a network information file, 14 is a pattern information file, 15 is a console display device, and 16 is a list output device.

本発明の一実施例による配線方法は、第2図に
示すような処理システムにより、第1図に示すフ
ローチヤートに従つて実行される。本発明の方法
を実行する処理システムは、第2図に示すよう
に、自動配線処理とシステム全体の制御を行うコ
ンピユータ12と、部品ピンの座標、属性等の情
報とともに、配線区間及びその指定配線長等の情
報が格納されているネツト情報フアイル13と、
配線パターンの線幅、座標等の情報である自動配
線結果を格納するパターン情報フアイル14と、
コンピユータ12において実行される配線プログ
ラムに対し、入出力するデイスクフアイル名等の
パラメータを与えるために使用するコンソールデ
イスプレイ装置15と、自動配線実行後の未配線
情報、統計情報等の各種情報を出力するリスト出
力装置とにより構成されている。
A wiring method according to an embodiment of the present invention is executed by a processing system as shown in FIG. 2 according to the flowchart shown in FIG. As shown in FIG. 2, the processing system that executes the method of the present invention includes a computer 12 that performs automatic wiring processing and control of the entire system, and information such as the coordinates and attributes of component pins as well as wiring sections and their designated wiring. a net information file 13 in which information such as length is stored;
a pattern information file 14 that stores automatic wiring results, which are information such as line widths and coordinates of wiring patterns;
A console display device 15 is used to give parameters such as input/output disk file names to the wiring program executed on the computer 12, and outputs various information such as unwired information and statistical information after automatic wiring is executed. It consists of a list output device.

このように構成された処理システムによる配線
方法の具体例を、第1図のフローチヤートと、第
3図、第4図とにより以下に説明する。
A specific example of the wiring method using the processing system configured as described above will be described below with reference to the flowchart of FIG. 1, and FIGS. 3 and 4.

(1) ネツト情報フアイル13より、配線区間及び
指定配線長に関する情報を取出し、配線区間の
始端及び終端を夫々、第3図に示すA点,B点
として定める。このとき、指定された配線長
L1と、A−B点間のマンハツタン長M1との間
には、L1>M1の関係が成立しているものとす
る(フローS1)。
(1) Information regarding the wiring section and designated wiring length is retrieved from the net information file 13, and the starting and ending ends of the wiring section are determined as points A and B shown in FIG. 3, respectively. At this time, the specified wiring length
It is assumed that the relationship L 1 >M 1 holds between L 1 and the Manhattan distance M 1 between points A and B (flow S1).

(2) A−B点間のパターン長l1が次の条件を満足
するように、第3図に示すような中継点領域1
7を設定する。
(2) Connect the relay point area 1 as shown in Figure 3 so that the pattern length l 1 between points A and B satisfies the following conditions.
Set 7.

L1−ΔL1l1L1 ……(2) 但し、この式において、ΔL1は、配線長に対
する公差であり、プログラム上適切な値、例え
ばプリント基板の場合5mm程度に設定される。
L 1 −ΔL 1 l 1 L 1 (2) However, in this equation, ΔL 1 is a tolerance for the wiring length, and is set to an appropriate value on the program, for example, about 5 mm in the case of a printed circuit board.

中継点領域17は、その領域内のいずれの点
が中継点として選択された場合にも、前記(2)式
の条件を満足する必要があり、次のように定め
られる。
The relay point area 17 must satisfy the condition of equation (2), no matter which point within the area is selected as a relay point, and is determined as follows.

すなわち、中継点領域17は、A,B点を囲
む長方形の一辺に沿つて、その長方形の外側
に、その辺の長さを持ち、その幅をΔL1/2と
する短冊状の領域として、第3図に示す位置に
定められる。この中継点領域17の前記長方形
の辺から遠い辺は、前記長方形の辺から(L1
−M1)/2の距離に設定される。この領域1
7内のA,B点より最も遠い線上、すなわち前
記長方形の辺から遠い辺の上に、例えば中継点
18を選択し、区間A−18,18−Bに対し
て最短直交配線を行うことが可能であれば、A
−B点間の配線パターン長は、前記(2)式による
配線長条件の上界値L1となる。同様に、中継
点領域17内のA,B点より最も近い線上、す
なわち、第3図に示す領域17の下辺上に、例
えば中継点19を選択し、区間A−18,18
−Bに対して最短直交配線を行うことが可能で
あれば、A−B点間の配線パターン長は、前記
(2)式による配線長条件の下界値L1−ΔL1となる
(フローS2)。
That is, the relay point region 17 is a strip-shaped region along one side of a rectangle surrounding points A and B, and outside the rectangle, having the length of that side and a width of ΔL 1 /2. It is set in the position shown in FIG. The side of this relay point area 17 that is far from the side of the rectangle is (L 1
−M 1 )/2 distance. This area 1
For example, the relay point 18 can be selected on the line farthest from points A and B in 7, that is, on the side farthest from the side of the rectangle, and the shortest orthogonal line can be drawn for the sections A-18 and 18-B. If possible, A
The wiring pattern length between points -B becomes the upper limit value L1 of the wiring length condition according to equation (2) above. Similarly, for example, the relay point 19 is selected on the line closest to points A and B in the relay point area 17, that is, on the lower side of the area 17 shown in FIG.
- If it is possible to perform the shortest orthogonal line to B, the wiring pattern length between A and B points is
The lower limit value L 1 −ΔL 1 of the wiring length condition according to equation (2) is obtained (Flow S2).

(3) 前記フローS2の処理で設定された中継点領
域17内に中継点を1点選択する。この中継点
の選択は、中継点領域17内の任意の1点でよ
いが、一般に、プリント基板等においては、配
線を通すことが可能な通路が予め格子状に定め
られているので、中継点領域17に含まれる配
線可能な通路の格子点の1つを選択することに
より行われる。この場合、配線区間の始端であ
るA点と、選択された中継点との間の距離を最
短化し、経路探索の成功率を高めるため、中継
点は、中継点領域17内でA点に最も近い配線
可能な点が選択される。この処理における中継
点の選択は、中継点領域17内の複数の配線可
能点から1個の点の選択して行われるので、従
来技術の場合のように、中継点を1点だけに固
定する配線方法に比較して、配線成功率を高め
るように作用する。この処理により、第4図に
示す点20が中継点として選択されたものとす
る(フローS3)。
(3) Select one relay point within the relay point area 17 set in the process of flow S2. The relay point may be selected from any one point within the relay point area 17, but generally, in printed circuit boards, etc., paths through which wiring can pass are predetermined in a grid pattern, so the relay point This is done by selecting one of the lattice points of the routeable path included in region 17. In this case, in order to minimize the distance between point A, which is the starting point of the wiring section, and the selected relay point and increase the success rate of route searching, the relay point is located closest to point A within the relay point area 17. Nearest routable points are selected. The selection of the relay point in this process is performed by selecting one point from a plurality of possible wiring points in the relay point area 17, so the relay point is fixed to only one point as in the case of the prior art. This works to increase the wiring success rate compared to the wiring method. As a result of this process, point 20 shown in FIG. 4 is selected as a relay point (flow S3).

(4) 配線区間の始端であるA点と中継点20との
間の配線経路を、迷路法等既知の最短経路探索
アルゴリズムを用いて求める。これにより、高
速に配線パターンを探索することができ、第4
図に示す配線パターン21を得る(フロー
S4)。
(4) A wiring route between point A, which is the starting end of the wiring section, and relay point 20 is determined using a known shortest route search algorithm such as the maze method. This makes it possible to search for wiring patterns at high speed, and
Obtain the wiring pattern 21 shown in the figure (flow
S4).

(5) A点と中継点20との間に決定された第4図
に示す配線パターン21のパターン長P1とし
て、次式により、中継点20と配線区間の終端
であるB点との間の指定配線長L2及び公差ΔL2
を計算する。
(5) Assuming that the pattern length P 1 of the wiring pattern 21 shown in FIG. Specified wiring length L 2 and tolerance ΔL 2
Calculate.

L2=L1−P1 ……(3) ΔL2=αΔL1 ……(4) 但し、(4)式において、αは、0<α<1を満
たす経験によつて求められる定数である。この
定数αは、パターン長の許容範囲を縮小する作
用を持ち、一般に、その値が0に近ければパタ
ーン長精度を良くすることができ、1は近けれ
ばパターン長精度を悪くすることになる。従つ
て定数αは、これらの点を考慮して、適宜決定
すれば良い。
L 2 = L 1 − P 1 ...(3) ΔL 2 = αΔL 1 ...(4) However, in equation (4), α is a constant determined by experience that satisfies 0<α<1. . This constant α has the effect of reducing the allowable range of the pattern length, and generally, if the value is close to 0, the pattern length accuracy can be improved, and if the value is close to 1, the pattern length accuracy will be deteriorated. Therefore, the constant α may be appropriately determined in consideration of these points.

このように、定数α設定することにより、中
継点20とB点との間の指定配線長に対して、
中継点20とは異なる他の中継点を設定して前
記経路を探索する場合に、高精度の自動配線を
可能とすることができる(フローS5)。
In this way, by setting the constant α, for the specified wiring length between the relay point 20 and the point B,
When searching for the route by setting another relay point different from the relay point 20, highly accurate automatic wiring can be achieved (Flow S5).

(6) 中継点20と配線区間の終端であるB点との
間のマンハツタン長M2と、指定配線長L2と、
公差ΔL2との間で次式の条件が成立するか否か
チエツクする。
(6) Manhattan length M2 between relay point 20 and point B, which is the end of the wiring section, and specified wiring length L2 ,
Check whether the condition of the following equation is satisfied with the tolerance ΔL 2 .

L2−ΔL2M2L2 ……(5) この(5)式の条件が成立しない場合、フロー
S2の中継点領域の設定に戻り、フローS2にお
ける配線区間の始端であるA点を中継点20に
置き換え、指定配線長L1、公差ΔL1、マンハツ
タン長M1を、夫々中継点20と配線区間の終
端であるB点間における指定配線長L2、公差
ΔL2、マンハツタン長M2と置き換え、中継点
領域22を設定し、以後、フローS3〜S5の処
理を、前記(5)式で示す条件が成立するまで繰返
し実行する。このように、本発明の実施例で
は、中継点の設定を繰返し複数回行い、順次配
線パターンを決定していくことが可能なため、
最初に設定される公差は、信号遅延及び回路動
作特性上必要とされる配線長公差ΔLよりも大
きく設定することが可能であり、配線可能性の
向上が図れる(フローS6、S2、S3……)。
L 2 −ΔL 2 M 2 L 2 ……(5) If the condition of equation (5) is not satisfied, the flow
Returning to the setting of the relay point area in S2, replace the point A, which is the starting end of the wiring section in flow S2, with the relay point 20, and set the designated wiring length L 1 , tolerance ΔL 1 , and Manhattan length M 1 to the relay point 20 and the wiring, respectively. The relay point area 22 is set by replacing the designated wiring length L 2 , tolerance ΔL 2 , and Manhattan length M 2 between point B, which is the end of the section, and thereafter, the processing of flows S3 to S5 is performed using the above equation (5). Execute repeatedly until the condition shown is satisfied. In this way, in the embodiment of the present invention, it is possible to repeatedly set the relay points multiple times and sequentially determine the wiring pattern.
The initially set tolerance can be set larger than the wiring length tolerance ΔL required for signal delay and circuit operation characteristics, improving wiring possibilities (Flow S6, S2, S3... ).

(7) 最後に求められた中継点と、配線区間の終端
であるB点との間の配線経路を、迷路法等の既
知の最短経路探索アルゴリズムを用いて決定
し、配線区間のA,B点間の全配線処理を終了
し、得られた配線パターンに関する情報をパタ
ーン情報フアイル14に格納するとともに、未
配線が生じたときは、その情報をリスト出力装
置16にプリントさせる(フローS7、S7′)。
(7) Determine the wiring route between the last determined relay point and point B, which is the end of the wiring section, using a known shortest route search algorithm such as the maze method, and After all wiring processing between points is completed, information regarding the obtained wiring pattern is stored in the pattern information file 14, and when unwired areas occur, the information is printed on the list output device 16 (Flow S7, S7 ').

前述した本発明の実施例によれば、ネツト情
報フアイルより与えられた、配線区間、指定配
線長、配線長公差に対し、高精度な自動配線が
可能である。
According to the embodiment of the present invention described above, highly accurate automatic wiring is possible based on the wiring section, specified wiring length, and wiring length tolerance given from the network information file.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、経路探
索の段階で生じた配線長の誤差を吸収することが
可能であるため、配線長が指定された配線区間を
高精度で配線することが可能であり、また、中継
点を順次求める過程において、配線に対する障害
物を回避することが可能であるため、高密度のプ
リント基板、集積回路等に対する配線においても
高い配線成功率を達成することができる。
As explained above, according to the present invention, it is possible to absorb the error in the wiring length that occurs during the route search stage, so it is possible to route the wiring section with a specified wiring length with high accuracy. In addition, in the process of sequentially finding relay points, it is possible to avoid obstacles to the wiring, so it is possible to achieve a high wiring success rate even when wiring high-density printed circuit boards, integrated circuits, etc. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の方法を説明するフ
ローチヤート、第2図は本発明の一実施例の方法
を実行する処理システムの構成を示すブロツク
図、第3図、第4図は本発明の一実施例の方法を
説明する図、第5図は従来技術による配線パター
ンの決定方法を説明する図である。 12……コンピユータ、13……ネツト情報フ
アイル、14……パターン情報フアイル、15…
…コンソールデイスプレイ装置、16……リスト
出力装置。
FIG. 1 is a flowchart illustrating a method according to an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a processing system that executes a method according to an embodiment of the present invention, and FIGS. 3 and 4 are FIG. 5 is a diagram illustrating a method according to an embodiment of the present invention, and FIG. 5 is a diagram illustrating a method for determining a wiring pattern according to the prior art. 12... Computer, 13... Net information file, 14... Pattern information file, 15...
...Console display device, 16...List output device.

Claims (1)

【特許請求の範囲】 1 プリント基板、集積回路等における2つの接
続点間を接続するための配線パターンを決定する
配線方法において、求められる配線パターン長が
指定されたパターン長を越えることなく、かつ、
一定の許容範囲内となるように中継点を設定する
処理と、該中継点と前記接続点間あるいは前記中
継点と中継点間の配線区間に対し、最短直交経路
による配線パターンを決定する処理と、すでに求
められた配線パターン長と指定されたパターン長
とから、未配線区間の指定配線パターン長の再計
算を行い、パターン長の許容範囲を縮小する処理
とを繰返し実行することにより、パターン長の自
己補正を行いながら前記2つの接続点間の配線パ
ターンを決定することを特徴とする配線長指定配
線方法。 2 前記中継点を設定する処理は、中継点領域を
設定し、該中継点領域内の配線可能な任意の点を
選択することにより実行されることを特徴とする
前記特許請求の範囲第1項記載の配線長指定配線
方法。
[Claims] 1. A wiring method for determining a wiring pattern for connecting two connection points on a printed circuit board, integrated circuit, etc., in which the required wiring pattern length does not exceed a specified pattern length, and ,
A process of setting a relay point so that it falls within a certain tolerance range, and a process of determining a wiring pattern using the shortest orthogonal route for a wiring section between the relay point and the connection point or between the relay point and the relay point. , recalculate the specified wiring pattern length in the unwired section from the already determined wiring pattern length and the specified pattern length, and repeatedly execute the process of reducing the allowable range of pattern length. A wiring length specified wiring method, characterized in that a wiring pattern between the two connection points is determined while performing self-correction. 2. The process of setting the relay point is performed by setting a relay point area and selecting any point where wiring is possible within the relay point area. Wiring method with specified wiring length.
JP62223890A 1987-09-09 1987-09-09 Wiring method for wiring length designation Granted JPS6467685A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62223890A JPS6467685A (en) 1987-09-09 1987-09-09 Wiring method for wiring length designation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62223890A JPS6467685A (en) 1987-09-09 1987-09-09 Wiring method for wiring length designation

Publications (2)

Publication Number Publication Date
JPS6467685A JPS6467685A (en) 1989-03-14
JPH0550029B2 true JPH0550029B2 (en) 1993-07-27

Family

ID=16805311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62223890A Granted JPS6467685A (en) 1987-09-09 1987-09-09 Wiring method for wiring length designation

Country Status (1)

Country Link
JP (1) JPS6467685A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5689026B2 (en) 2010-06-17 2015-03-25 株式会社 資生堂 Oil-in-water emulsified skin cosmetic

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123388A (en) * 1984-07-11 1986-01-31 日本電気株式会社 Wiring route searching device
JPS6155780A (en) * 1984-08-28 1986-03-20 Nec Corp Path search system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123388A (en) * 1984-07-11 1986-01-31 日本電気株式会社 Wiring route searching device
JPS6155780A (en) * 1984-08-28 1986-03-20 Nec Corp Path search system

Also Published As

Publication number Publication date
JPS6467685A (en) 1989-03-14

Similar Documents

Publication Publication Date Title
KR0153392B1 (en) Lsi connector design method
EP3172007B1 (en) Method of determining a sequence of drilling holes using a two level traveling salesman problem (tsp)
JPH08235237A (en) Automatic wiring method and automatic wiring device
JP2001306640A (en) Method and device for automatic arrangement and wiring and semiconductor integrated circuit
JP3279034B2 (en) Operation management control apparatus and method
CN111125993B (en) Wiring method meeting minimum Cut number constraint
JPH0550029B2 (en)
JP2005267302A (en) Wiring path determination method and system
Cha et al. A simple and effective greedy multilayer router for MCMs
JP4663473B2 (en) Semiconductor device design support apparatus, semiconductor device design support method, program capable of executing the method by computer, and recording medium recording the program
JPH1065007A (en) Apparatus and method for designing semiconductor integrated circuit
JPH05159025A (en) Area division wiring system
US7617465B1 (en) Method and mechanism for performing latch-up check on an IC design
JP4628296B2 (en) Wiring design support device
JPH08221458A (en) Bundled wiring design device
JPS63271661A (en) Search device for wiring path
JPH0962725A (en) Automatic wiring method for semiconductor device, and semiconductor device
JP3178905B2 (en) Automatic wiring method
JPH04290171A (en) Automatic wiring system
JPH0754532B2 (en) Multi-layer simultaneous wiring method
JPS61245280A (en) Automatic wiring method for logic circuit diagram
JP2508227B2 (en) Method for determining general wiring route of semiconductor integrated circuit
JP3111970B2 (en) Automatic wiring method of semiconductor integrated circuit
JP2914025B2 (en) LSI automatic placement and routing processing method
JPH05216963A (en) Wiring method