JPH05500121A - デジタル信号ブロックの変換装置およびその使用方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル信号ブロックの変換装置およびその使用方法本発明は、特許請求の範囲 第１項に記載のように、第１のデジタル信号ブロックをｘ２のデジタルブロック 信号にブロック毎に変換する装置に関するものである。また、本発明は、本明細 書の他の独立特許請求の範囲（特許請求の範囲第１４項）に２．載の如く、この 変換装置の使用方法に関するものである。

通信ネットワークにおいて、標準データ暗号化方法（Ｄａ　ｔ　ａ　Ｅｎｃ　ｒ ｙｐｔｉｏｎ　５ｔａｎｄａｒｄ、ＤＥＳ）が、世界中で幅広く一般的に使用さ れている。この標準データ暗号化方法は、米国ａ！準局（Ａｍｅｒｉｃａｎ　Ｎ ａｔｉｏｎａｌ　Ｂｕｒｅａｕ　ｏｆ　５ｔａｎｄａｒｄ、　ＮＢＳ）によって 定められたもので、個別に選択可能なキーを使用して暗号化されている。（シー クレットキーブロック暗号化方法） 各々の平文のブロックは、暗号文のブロックと同様に６４ビツトの長さを有して いる。６４ビツトのシーケンスは、そのうち５６ビツトは自由に選択でき、キー （シークレットキー）として機能する。そして、暗号文のブロックは、公衆通信 回線を通じて送信されるのである。

一般的に言って、この標準データ暗号化方法は、暗号化の手法としてなかなが良 いものである。しかしながら、この方法が、ここしばらくも安全確実な暗号化方 法と言えるかは疑問の残るところである。この方法においては、短いシークレッ トキーが非常に重要な機能を有している。

本願発明の目的は、前述の！！Ａ準データ暗号化方法より優れたデータ暗号化方 法を提供するもので、また、このデータ暗号化方法は、ヨーロッパにおける標準 データ暗号化方法として導入される可能性のあるものである。このデータ暗号化 方法は、すべての複雑で、冗長性を有する公知の暗号化方法を利用し、さらに、 従来の暗号化方法と比べて比較的長いキーを使用するものである。

本願発明の目的は、本願明細書の特許請求の範囲の独立項に記載された手段によ って達成されるのである。さらに、特許請求の範囲の従属項は、本発明のさらな る発展部分を示すものである。

本願発明は、添付の１４枚の図面に示される実施例に基づいてさらに詳細に説明 されるのである。

第１図は、暗号文のブロックを送受信する場合の暗号送受信装置の基本的なブロ ックダイアグラムを示すものである。

第２図は、暗号化装置のブロックダイアグラムを示すものである。

第３図は、第１次の暗号化ロジックを示すブロックダイグラムである。

第４図は、第１種の真理値表を示すものである。

第５図は、第２ＷＩの真理値表を示すものである。

第６図は、拡張暗号化ロジックを示すブロックダイグラムである。

第７図は、第３種の真理値表を示すものである。

第８図は、補充的暗号化のロジックを示すブロックダイグラムである。

第９図は、暗号化ステージのブロックダイアグラムを示すものである。

第４０図は、暗号化におけるキーサブブロックおよび暗号復号のサブブロックの 表を示したものである。

′Ｍ１１図は、第２の補充的暗号化のロジックを示すブロックダイグラムである 。

第１２図は、第２の暗号化ステージのブロックダイアグラムを示すものである。

第１３図は、第２暗号化装置のブロックダイアグラムを示すものである。

第１４図は、第２の暗号化におけるキーサブブロックおよび暗号復号のサブブロ ックの表を示したものである。

第１図は、暗号化されたデータのブロックを送受信する場合の暗号送受信装置の 基本的なブロックダイアグラムを示すものである。送信されるべきデータ（平文 （Ｘ））は、原文供給装置（１１）　、すなわち、コンピュータによって平文が 作成され、暗号化装置ｔ（１２）に送り込まれる。次に、このデータは、暗号化 装置（１２）によって暗号文に変換され、この暗号文（′Ｌ）は、公衆通信回１ １（１３）を通じて送信される。そして、受信側の暗号復号装置（１４）に到達 し、復号され、その復号された信号は、受信側のコンピュータ（１５）に復号さ れた平文の状態で供給される。

データの暗号化と暗号復号の段階において、暗号化装！（１２）および暗号復号 装置Ｚ（１４）は、暗号化および復号のためのキーソース（１６）から取り出さ れるキーブロック（Ｚ）が使用され、かつ、これは２つの装置（１２）、（１４ ）を結ぶ安全保証チャネル（１７）を通じて供給される。

公衆通信回線（１３）を流れている暗号化された暗号文（′Ｌ）は、回線途中で 、傍受者が暗号文を傍受しようとする危険に曝されており、傍受者は、キーブロ ッなアクセスに対して原理的にある一定期間は、復号されないように抵抗力を有 していなければならない。

第２図は、暗号化装置（１２）のブロックダイアグラムであり、暗号化がステッ プ毎に暗号化される場合を示したものである。暗号化される原文（Ｘ）は、原文 供給袋２？　（１１）で生成され、連続的に暗号化装置（１２）の入力装置（２ １）に到達する。データが直列のビットストリームの場合には、この装置は直列 ／並列変換器である。ステップごとの暗号化方法では、まず、原文のブロックＸ をＮ＝６４ビットの（第１長さ）ブロックに組み立てる。このブロックは、さら に各長さが１６ビツト（第２長さ）の４つのサブブロックｘ、、ｘ、、ｘ、、ｘ 。

に分割されている。原文ブロックＸに対応するサブブロックは、まず１６本のパ ラレルラインで構成される入力部（２５〜２８）から第１暗号化ステージ（６１ ゜１）に到達する。このステージ（６１，１）において、サブブロック（Ｘ、　 −Ｘ４）は、適当なロジックに従って、６つの異なる制御ブロックと共にグルー プ化される。暗号化の過程において、（一般的な）制御ブロックは、（特殊な） キーサブブロック（Ｚ＋〜Ｚ、）であり、暗号復号過程においてはキーブロック （Ｚ）から供給される復号サブブロック（Ｕ□〜Ｕｌ）である。以下にさらに詳 しくこの過程を説明する。サブブロック暗号化の過程を第一に説明する。

キーサブブロック（Ｚ、−Ｚ、’Ｉは、第１暗号化ステージ（６１，１）の第２ 人力部（２９，３０，３２，３３，４９，５２）に接続されている。これらは、 付加的なキーサブブロック（Ｚｙ〜Ｚｏ）と同様にキーサブブロック発生器（６ ３）によって生成され、送り込まれる。このキーサブブロック発生器（６３）は 、安全保障チャネル（１７）を介して必要なキーブロックＺを受け取る。このキ ーサブロックは、ｋ＝１２８ビツトのシーケンスを形成するのが好ましい。

キーブロックＺからキーサブブロック２．−２．を得る方法は、次の通りで、ま ず、キーブロック２を８つの等しい１６ビツトの長さのサブブロックに分割する ことである。そこで、１２８ビツトのキーブロックは一方向に２５ビツトづつ循 環的にシフト（循環的に交換）され、すなわち左側にシフトされる。そして、こ のようにして出来上がった新たな１２８ビツトのシーケンスは、８つの同じ部分 に分割され、キーサブブロックＺ、〜Ｚ４が得られる。同様な操作を繰り返しお こない、キーサブブロックＺｒ、、が得られるまで行う。各々のキーサブブロッ クＺ□〜Ｚｏは、言うまでもないが、１６ビツトの第２＆さｍを有しており、明 確な手順に従ってキーブロックＺから得られたものであり、そして、キーサブブ ロック同士は、区別がつくようになっている。

キーサブブロック２．−２．は、前述の第４暗号化ステージ（６１，１）の６つ の第２人力部（２９，３０，３２，３３，４９，５２）に接続されている。この 第１暗号化ステージ（６１，１）におけるグルービングの結果は、４つの出力部 、または、接ａ！ｇ５（３５〜３８）に出力される。、具体的には、ｍ−１６ビ ツトの第１中間サブブロックＷｒ　１４　Ｗ　ｒ　ｘ　ｒ　Ｗ　＋　３．　Ｗ　 ｔ　ａが出力され、これらは、一体化され第１の長さの６４ビツトを有する第１ 中間ブロックＷｔを生成する。

第１中間サブブロックのＷ　ｒ　ｌ　）　Ｗ　ｒ　！＋　Ｗ　ｌｆｆ、　Ｗ　ｒ 　ａは、第２の暗号化ステップとして第２暗号化ステージ６１．２の接続部また は入力部３５〜３８（前のステージの出力部、または、接続部３５〜３８と同じ ）に接続される。この第２暗号化ステージ６１．２は、第１暗号化ステージ（６ １，１）と同じように作成されている。　さて、ここでキーサブブロックＺ、〜 Ｚ、は、前述の第２暗号化ステージ６１．２の６つの第２人力部に第１ステージ と同様に接続されている。第２中間サブブロックＷ□、Ｗｚｔ、　ＷＨ，Ｗ２４ が出力され、これらは、一体化されｇｔの長さを６４ビツトををする第１中間ブ ロックＷ、を生成し、出力部に出力される。　第２中間サブブロックのＷ□、Ｗ ｚｔ−Ｗａｘ、　Ｗｚイは、図示されていない第３の暗号化ステップとしてのｉ ３３暗化ステージに接続される。第３中間サブブロックＷ３１．　Ｗｓｓ、　Ｗ ３２．　Ｗｓａは、第４暗号化ステージに接続され、次々と接続され第９暗号化 ステージ６９まで続く。そして、この第９暗号化ステージは、それまでの暗号化 ステージとは構成が異なり、がっ、４つの第２人力部１２９．１３０．１３２． １３３を有している。

そして、最後に第２長さｍ＝１６ビツトを何し、全体として暗号文ブロックＹを 構成する４つの暗弓サブブロックＹ、、Ｙ、、Ｙ、、Ｙ、が第９暗号化ステージ の４つの出力部７５．７６．７７．７８に出力される。この暗号文ブロックは、 複雑な形態ではあるが、ある論理に従って初めに入力された平文ブロックＸに対 応しているのである。さらに、この暗号文ブロックＹは、通信回線１３で送信で きるように、出カニニット（直列／並列変換器）７９において、直列信号に変換 される。以上のように、人力された平文の暗号化は、９つの連続した暗号化ステ ージ６１．　１．　６１．　２．　・・・６９、そのうち最初の８つは同じもの である、によって実行される。暗号化ステージにおいて使用される全部で５２の 相互に異なるキーサブブロックＺ１〜Ｚ　＆ｆｆが暗号化のキーとして作用する のである。平文ブロックＸを暗号文ブロックＹに変換する過程（Ｘ−−ｙ）に必 要な暗号化装置６０は、第２図において、点線で囲まれた部分として示されてい る。

暗号化ステージ６１．　１．　６１．　２．　・・・６９の具体例としては、色 々な手段かが考えられる。まず第１に、ソフトウェアを使用する方法で、１つま たは、それ以上のプロセッサーが予め作成したプログラムに従って作動するもの である。

例えば、ｍ−１６の並列入力ラインを直列データの状態で受け入れる各入力部（ 第１人力部２５〜２８）が、一つ一つ独立にプロセッサーを有するようにするこ ともできる。また、ハードウェアによって暗号化ステージを具体化することもで きる。これは、論理を実行する部分を独立した論理回路として構成したものであ る。論理回路は、個別のチップとして構成しても良く、また、いくつかの論理回 路を集積しモジュールとしたもの（高集積回路、ＶＬＳ　Ｉ）とすることも可能 である。ハードウェアで暗号化ステージを構成する場合、すべての入力部のライ ンは、好ましくは、並列に構成される。しかし、部分的に入力ラインを直列に構 成しても良い。例えば、異なる入力部（例２５〜２８）をマルチプレクサ−を介 して一つの中央論理回路に直列に接続するようにすることも可能である。

ハードウェア方式のほうがソフトウェア方式よりも動作速度の点で優れており、 ハードウェア方式ではクロック周波数であるＩＯＭビット／Ｓまた、はそれ以上 の動作速度を得ることが可能である。この理由、および、発明の説明の都合によ って、ハードウェア方式の暗号化ステージ（６１，１）、（６１，２）、・・・ 　（６つ）について以下にさらに詳しく説明することにする。

第３図は、第１暗号化ロジック（４０）を示すダイダラムである。このロジック は、２つの種類のロジックユニット口と■から成る４つのユニット（４１）、（ ４２）、（４３）、（４４）で構成されており、それらは接続部（４５）、（４ ６）、（４７）で相互に接続されている。また、接続部（４７）は、同時に暗号 化ロジック（４０）の出力部を兼ねている。加えて、もう一つの出力部（４８） と、２つの第１人力部（５０，５］）、そして第２人力部（４９，５２）がこの 暗号化ロジックに設けである。

各オペレーションユニット（４１〜４４）には、２つの入力部と１つの出力部が 設けである。各入力部および出力部は、１６ビツトの並列出力部、または入力部 として構成してあり、これらには、１６ビツトのブロックがビットパラレル状態 で接続されている。これに対応する形態で、各オペレーションユニット（４１〜 ４４）は、各ケース共に、２つの入力ＥＬとＥｔを論理的に合成するように構成 されており、かつ、対応する出力ブロックＡを生成するように構成されている。

本発明の方式によれば、オペレーションユニットは、順番に４段階に接続されて おり、これを構成する２つの種類ユニットは置換可能である。

第１のオペレーションユニット１ヨ、すなわち第３図においてユニット（４２） と（４４）は、以下に示す特性を有している。

各人力ブロックＥ、　、Ｅ、を２進数の整数として解釈し、この数を数のセット またはセット（Ｏ１■、２．３、・・・・・、（２”−１）ｌ　、（ｍは、第２ 長さを示し、好ましくは、１Ｇであるが、１６である必要は無く、その他の数、 例えば４または８でも良い。）に従属するものと考える。

オペレーションユニット（４２）、（４４）は、入力ブロックＥ、、Ｅ、、から 会計係数２鶴を計算し、これを出力ブロックＡに送り出す。従って、オペレーシ ョンユニット（４２）、（４４）は、係数２−の加算器である。

第４図は、オペレーションユニット（４２）、（４４）を構成する第１種のオペ レーションユニット田の、特にｍ＝２の場合の真理値表を示すものである。２つ の入力ブロックＥｌ、とＥ、の組合せに対応すると出力ブロックＡを２進表記と １０進表記で各々記したものである。

オペレーションユニット（４１〕、（４３）を構成する第２１１のオペレージジ ンユニット■は、以下に示す特性を有している。

ユニットは、各人力ブロックＥ□、Ｅ７を整数２″ですべてのビットをゼロとし て解釈し、そうでなければ、この数を２進数であって、数のセットまたはセット （Ｏｌｌ、２．３、・・・・・、（２”−１））、（ｍは、第２長さを示し、４ ．８または１６である）に従属するものと考える。

出力ブロックＡは、各入力ブロックＥ、　、Ｅ、の積の係数（２″″＋１）を計 算することになる。これを出力ブロックＡに送り出す。従って、オペレーション ユニット（４１）、（４３）は、係数２１＋１の乗算器である。

第５図は、オペレーションユニット（４１）、（４３）を構成する第２１１のオ ペレーションユニット０の、特にｍ＝２の場合の真理値表を示すものであり、第 ４図の真理値表に対応するものである。

第１暗号化ロジック（４０）によって原文は、非常に良く分散されてしまう。

すなわち、２つの出力ブロックａｒ　ｎ　ａｔは、２つの入力ｅｘ＋ｅ＊と２つ のキーサブブロックＺ＊、Ｚｍによって定まるものであり、１つ１つの入力値に 応じて変化するからである。必要とする原文の分散を得るための最低の演算回数 は、４回であることが証明されている。

２つの相異なるオペレーションユニットを使用することによって、暗号化に必要 な複雑度を得ることが可能である。

第６図は、拡張した暗号化ロジック（１４０）を示すブロックダイグラムである 。この暗号化ロジック（１４０）は、並列の状態で暗号化されるブロック（ｅ、 〜ｅｓ）のための４つの第１人力部（１２５〜１２８）と同じく出力ブロック（ ａｓ〜ａｍ）を出力するための４つの出力部（３５〜３８）、および、既に説明 したように、２つのキーサブブロック（Ｚ、）、（Ｚ、）を人力するための２つ の人力部（４９）、（５２）で構成されている。

拡張暗号化ロジックのコア部分は、既に説明した第１次暗号化ロジック（４ｏ） によって構成されている。そして、今までに説明したものとは別異の第３種の６ つのオペレーションユニット■（Ｌ１５〜１２０）が付加されており、従って、 λカｇ（１２５）は、オペレーションユニット（１１５）と（１１７）に接続さ れており、入力部（１２６）は、オペレーションユニット（１１６）と（１１８ ）に接続されている。そして、人力部（１２７）は、オペレージ３ンユニツト（ １１５）と（１１９）に接続されており、さらに入力部（１２８）は、オペレー ションユニット（１１６）と（１２０）に接続されている。オペレーションユニ ット（１１５）と（１１６）の出力はコア部分のロジック（４０）の入力（５ｏ ）、（５１）となり、ロジック（４０）の出力（４７）と（４８）は、オペレー ションユニット（１１７）、（１１９）および（１１８）と（１２０）の入力と なる。

さらに、オペレーションユニット（１１７）、（１１９）および（１１８）と（ １２０）の出力は、各々出力ブロック（３７）、（３５）、（３８）、（３６〕 となる。拡張暗号化ロジック（１４０）の機能を説明すると、各出力（３５〜３ ８）は、すべての入力（１２５〜１２８）およびキーサブブロック（４９）、（ ５２）入力に従属し、さらに、種類の異なるオペレーションユニット田、■、５ 列の論理操作に従属するのでインボリューション特性を有することになる。この 最後の特性は、拡張暗号化ロジック（１４０）は、入力部（１２５〜１２８）に 入力される入力ブロックｅ、〜ｅ、および、与えられたキーサブブロックのベア テアルＺ　、、　Ｚ　ｓ　＋：対シテ、自己逆関数特性（ＳＥＬＦ−ＩＮＶＥＲ ３Ｅ　ＦＵＮＣＴＩＯＮ）を有するということである。

既に述べたＤＥＳにおいて良く知られているビット毎の排他的論理和、すなわち 、イクスクルーシブ０Ｒ（Ｂｉｔ−Ｂｙ−Ｂｉｔ　Ｅｘｃｌｕｓｉｖｅ−ＯＲ） が、第３種のオペレーションユニットＯ＋（１１５〜１２０）として使用するの が好ましい。

第７図は、ビット毎のイクスクルーシブＯＲ（排他的論理和）、すなわち第３種 のオペレーションユニットにおいて、ｍ−２の場合の真理値表を示すものであり 、第４図および第５図に対応するものであるが、これは、あくまで単にオペレー ションユニットの機能を説明するだけのものである。

第８図は、補充的な暗号化ロジック（２４０）のブロックダイグラムを示すもの である。これは、２つのｉ２Ｍのオペレーションユニット■（１１１）、（１１ ２）　と２つの第１種のオペレーションユニット田によって構成されている。

そして、入力は第１人力部（２２５〜２２６）に対して入力ブロックｅ、が、さ らに、′ｆ４２人力部（２９）、（３０）、（３２）、（３３）に対してキーサ ブブロックＺｎ　（ｎ＝１．、．４）が人力される。暗号化ロジック（２４０） の出力は、オペレーションユニット（１１１〜１１１４）の出力（１３５〜１３ ８）である。

第９図は、ｍ２図に示した初段の同じ８つの暗号化ステージの１つ、すなわち暗 号化ステージ（６１，１）のブロックダイアグラムを示すものである。この暗号 化ステージは、図から見て解るように補充的な暗号化ロジック（２４０）と拡張 した暗号化のロジック（１４０）を結合した形式のものであり、暗号化ロジック （２４０）の出力部（１３５〜１３８）が、拡張暗号化ロジック（１４０）の人 力部に各々直接的（電気的）に接続されたものである。暗号化ステージ（６１゜ １）の入力部（２５〜２８）は、補充的な暗号化ロジック（２４０）の入力部（ ２２５〜２２８）と同じである。拡張暗号化ロジック（１４０）の出力部には暗 号化ステージ（６１，１）の出力（３５〜３８）が順番に出力されるように出力 ラインがクロスさせである。６つのキーサブブロックＺ、〜Ｚ、は、第２の入力 部（２９）、（３０）、（３２）、（３３）、（４９）、および（５２）に接続 され、平文のサブブロックＸ、−Ｘ４と４つのインターサブブロックＷ、□〜Ｗ 、４は、第１人力部（２５〜２８）に接続されている。インターサブブロックＷ ｌｌ〜ＷＩ４、および、Ｗ（，４，ｒ〜Ｗ０゜１１４１４は、各々定められた方 式に従って出力部（３５〜３８）に分配される。（この場合においてとき、ｎ− １，２，３，、、。

７である。） 第９番目の暗号化ステージ（６つ）は、もっばら、補充的暗号化ロジック（２４ ０）に対応している。そして、このロジックの４つの出力部（１３５〜１３８） は、暗号化ステージ（６９）の出力部（７５〜７８）に対応しているものである 。

第２図に示した平文ブロックＸを暗号化するトータルのロジックとして機能する 暗号化ユニット（６０）は、６４ビツトの信号処理に対応でき、以下に示す特性 を有するものである。

・暗号化ユニット（６０）は、人出力部に関しては、４つの第１人力部（２５〜 ２８）、（５２）の第２人力部および、４つの出力部（７５〜７８）で構成され ている。

・暗号化ユニット（６０）は、暗号化ステージに関しては、８つの同一の暗号化 ステージ（６１、ｉ）、（６１，２）と別個の暗号化ステージ（６９）で構成さ れている。

・暗号化ユニット（６０）は、オペレーションユニットに関しては、１１６個の オペレーションユニットで構成され、それらは３ｍ！！ｉのオペレーションユニ ット１三、■および■から成っている。

・３種類のオペレーションユニット１３Ｇおよび■の操作の順番は、一般的に交 換可能であり、論理操作において信号の流れの方向に連続的に操作される。

・暗号化ユニット（６０）は、平文ブロックＸの暗号化の過程においても、また 、暗号文ブロックＹの暗号復号の過程においても良好に使用することが可能であ る。

・出力部（７５〜７８）において、出力は、すべての第１人力部（２５〜２８） の入力に従属しており、かつまた、はとんどすべての第２人力部（２９）、（３ ０）、（３２）、（３３）、（４９）、および（５２）の入力に従属している。

従って、全体として、出力は、５３の入力に従属していることになる。（第９番 目の暗号化ステージ（６９）の１２人力部（１２９）、（１３０）、（１３２） 、（１３３）に接続されている３つの出力ブロックは、従属ではない。）・初段 の暗号化ユニットにおける８つの暗号化ステージ（６１，１）、（６１゜２）の 出力部における各ブロックＷ　（ｍ、ｌｌ　ｒ−ｗ　＋１１４１１の各ビットは 、第１人力部（２５〜２８）における入力ブロックＷ、、〜Ｗ、４および第２人 力部（２９）、（３０）、（３２）、（３３）、（４９）、（５２）におけるキ ーブロック２．の各ビットに従属している。

これまで説明した特性によって、暗号化ユニット（６０）は、平文ブロックＸも 良好に使用することが可能であることが理解されるのである。従って、暗号化ユ ニット（６０）は、暗号化の過程ｘ−−ｙと同様に暗号復号の過程Ｙ−−Ｘにも 適用することが可能である。

暗号化の過程において使用されるキーブロック２およびキーブロックＺから派生 する５２個のキーサブブロックＺ、〜Ｚ　６２については既に説明した。第１０ 図は、暗号復号過程Ｙ−−Ｘにおいて使用するキーサブブロックＵ、−ＵＫ、を 暗号化過程において使用するキーサブブロックＺｌ−Ｚ６−と対照させて表すと 共に、第２図において示した９つの暗号化ステージと関連づけて示した表である 。　表について説明すると、 暗号化の過程Ｘ−→ＹにおいてキーサブブロックＺｔ〜Ｚ、は第１ステージにお いて使用され、キーサブブロックＺ、〜Ｚ１２は第２ステージにおいて使用され 、あとは同様に各ステージで使用されることが表から理解できる。最終段の第９ ステージにおいて、キーサブブロック２０〜Ｚ　ｓｉが使用される。

以下に示す事項はｉ段の暗号復号過程Ｙ−−Ｘにおいてに実行される事項である 。

・暗号復号過程Ｙ−−Ｘの各ステージｉ　（ｉ−１，２，、−、、９）段におけ る最初の２つの暗号復号サブブロックは、暗号化過程Ｘ−Ｙにおける（１０−ｉ ）段の第１と第２のキーサブブロックの係数（２”＋１）の逆数を乗じたものに 各々等しいものである。第１段の暗号復号ステージにおいて、最初の２つの暗号 復号サブブロックＵｚ、Ｕｔは、以下に示す通りである。

Ｕ　（−Ｚ−’ａｍ　；　Ｕｌ　−Ｚ−’ｉ。

・暗号復号過程Ｙ−→Ｘの各ステージｉ　（ｎ＝１．　２．、、、、　９）段に おける第３呑目と４番目の暗号復号サブブロックは、暗号化過程ｘ−Ｙにおける （１０−ｉ）段の第３と第４のキーサブブロックの係数（２’・＋１）を各々負 の値としたものである。第１段の暗号復号ステージにおいて、第３番目と４番目 の暗号復号サブブロックＵ３、Ｕ、は、以下に示す通りである。

Ｕ、−−Ｚ、□；　Ｕａ　−Ｚａｆｆ ・暗号復号過程Ｙ−−Ｘの各ステージｉ　（ｉ　−１，２，、−−、８）段にお ける第５番目と６番目の暗号復号サブブロックは、各々暗号化過程ｘ−−ｙにお ける（９−ｉ）段の第５と第６のキーサブブロックに等しいものである。従って 、第１段の暗号復号ステージにおいて、第５番目と６番目の暗号復号サブブロッ クＵ６、Ｕ６は、以下に示す通りである。

Ｕｓ　干Ｚ−ｙ；　Ｕｓ　”２４ｍ ここにおいて、Ｚ−’ｊ　（２＋６＋１）の係数にＺｊを乗じたものは１である 。さらに、−Ｚｊの係数２（６にＺ」を加算するとＯになるのである。

本願発明においては、種々の変形が可能であり許容される。以下にいくつかの変 形例を例示する。

・他のオペレーションユニットとして第６図および第８図に示すようにオペレー ションユニット（４２〜４４）、（１１１〜１１４）、および（１１５〜１２０ ）が使ｍされる。

・種類の異なるオペレーションユニット（４１〜４４）、（１１１〜１１４）、 および（１１５〜１２０）が前述した種々のロジック（４０）、（２４０）、お よび（１４０）において、分割組合せをすることができる。例えば、篤１次暗号 化ロジック（４０）においては、２つの種類のオペレーションユニット国と■を 交換することが可能である。また、変形例として、さらに第１暗号化ロジック（ ４０）をもっと拡張した形式のものとしたり、または、第２人力部（４９）、（ ５２）を省略した形式のものとすることも可能である。ロジックの拡張と入力部 の省略を組み合わせることもできる。

・同一の暗号化ステージ（６１，１）、（６１，２）が、８個以上または、８個 以下使用されている。一般的には、第１のステージとして８個のステージとこれ に対応するＴ個の第２のキーサブブブロックが必要である。ＴとＳの関係は、Ｔ ＝６＊Ｓ＋４である。この一般的なケースにおいては、暗号復号サブブロックＵ １〜ＵＴと、キーサブブブロックＺ、〜ＺＴの関係は、次のようになる。

−暗号復号過程Ｙ−−Ｘの各ステージｉ　（ｉ＝１．　２．−−、、（Ｓ＋１） ）段における最初の２つの暗号復号サブブロックは、暗号化過程Ｘ−→Ｙにおけ る（Ｓ−ｉ＋２）段の第１と第２のキーサブブロックの係数（２”＋１）の逆数 を乗じたものに等しいものである。

一暗号復号過程Ｙ−−Ｘの各ステージｉ　（ｉ＝１．　２．、、、、（Ｓ＋１） ）段における第３番目と４番目の暗号復号サブブロックは、暗号化過程Ｘ−→Ｙ における（Ｓ−ｉ＋２）段の第３と第４のキーサブブロックの係数（２＋６）を 各々負の値としたものである。・−暗号復号過程Ｙ−→Ｘの各ステージｉ　（ｉ ＝１．　２゜９．Ｓ）段における第５番目と６番目の暗号復号サブブロックは、 各々暗号化過程Ｘ−−Ｙにおける（Ｓ　−ｉ　＋　１）段の第５と第６のキーサ ブブロックに各々等しいものである。

・三種類のオベレーンヨンユニット日、■およｎの直接連続する操作に関しては 操作原理は示さない。しかし２つの異なるオペレーションユニット１ヨ、■およ び０の直接連続する操作を示すことは便利である。

・キーサブブロックＺからキーサブブロックＺｌ−Ｚ＊＊を生成させる方法は、 今までに説明した方法以外の方法で実行される。

・暗号化ユニット（６０）は、主に個別のオペレーションユニット（４１〜４４ ）、（１１１−１１４）＝および（１１５〜１２０）を論理ユニット止して構成 するか、（ハードウェアによる方法）、また、一般市場で入手可能なプロセッサ ーとメモリーで暗号化ユニット（６０）を構成し、ソフトウェアにより駆動する 方法（ソフトウェアによる方法）、さらには、両者を組み合わせた形態のものが 考えられる。

既に説明した各暗号化ロジック（４０）、（１４０）、（２４０）、（６０）、 （６１，１）、（６１，２）および（６９）は、第１人力部と第２人力部および 出力部を有する出力部とから構成される「ブラックボックス」と考えることがで きる。各暗号化ロジックは、第１人力部に入力された２つまたは、４つのサブブ ロックを同じ長さの■２サブブロックに変換し、これを出力部に出力するもので ある。この変換過程は、第２人力部に入力されるキーサブブロック、または、一 般的には、適当な制御ブロックによって影響を受けることのである。動作速度が 早いものが要求される場合には、データの入出力を並列で行うようにするのが望 ましく有利である。ソフトウェア的方法で実施する場合は、単一の第１人力部お よび第２人力部、さらには単一の出力部で暗号化ロジックを構成し、データの入 出力を直列データの入出力で行うのが好ましい。

変換：Ａ程において、第２長さｍは、４または８、さらに好ましくは１６ビツト であるのは明白である。

本発明の基本的な特性について説明してきたが、これに加えて付加的な特性とし て、構成がそれほど複雑でなく、さらに処理速度としての動作を早めると共にハ ードウェアとソフトウェアに対しても妨害とならない構成を付加することが可能 である。暗号化ロジック（４０）、（１４０）、（２４０）は、半導体の高集積 回路（ＶＬＳ■）として製造され、安価に供給される。

さらに付加的な変形例として第１１図から第１４図に第８．９．２および１０図 に示したものを改良した例を以下に説明する。

第１１図は、第２の補充的な暗号化ロジックを（２４０Ｖ）を示すブロックダイ ダラムである。このロジックは、２つの第２種のオペレーションユニット■（１ １１Ｖ）、（１１４Ｖ）と、２つの簗１種のオペレーションユニット国（１１２ Ｖ）、（１１３Ｖ）で構成されている。人力部は、入力ブロックｅ、が入力され る第１人力部（２２５〜２２８）とキーサブブロックＺｎ　（ｎ−１，２，、４ ）が入力される第２人力部（２９）、（３０）、（３２）、（３３）で構成され ている。さらに、暗号化ロジック（２４０Ｖ）の出力は、オペレーションユニッ ト（１１１Ｖ〜Ｌ１４／）の出力部そのものである。

第１２図は、第２の暗号化ステージ（６１，ＩＶ）のブロックダイアグラムを示 すものである。この暗号化ステージは、補充的な暗号化ロジック（２４０Ｖ）と 拡張暗号化ロジック（１４０）とのコンビネーションで構成されており、補充的 な暗号化ロジック（２４０Ｖ）の出力（１３５〜１３８）は、次段の拡張暗号化 ロジック（１４０）の入力部（１２５〜１２８）に単純に電気的に直接に接続さ れている。暗号化ステージ（６１，ＩＶ）の入力部は、補充的な暗号化ロジック （２４０Ｖ）の入力部そのものである。拡張暗号化ロジック（１４０）の出力部 は、暗号化ステージ（６１，ＩＶ）の出力部（３５〜３８）を直接的に構成し、 そして出力ラインを交差させ出力部（３６）および（３７）を構成する。その他 の構成は第９図に示したものと何ら変わるところはなく同一である。

第１３図は、第２暗号化装置（６０Ｖ）のブロックダイアグラムを示すものであ り、は七んどの点で第２図のものと変わるところがない、８つの同じ第２暗号化 ステージ（６１，１Ｖ）と暗号化ステージ（６１，２Ｖ）が交互に接続された例 であって、さらに最終段（６９Ｖ）として補充的暗号化ロジック（２４０Ｖ）が 、汲終段に接続されたものである。屋終段においては、λカ（ｗｏ）、および（ Ｗｏ）は、その前の段の出力（Ｗ、）と（ｗ２））が交差するように接続されて いる。

最後に、第１４図は、暗号化過程Ｘ−−Ｙにおいて使用するキーサブブロックＺ ｎを暗号復号過程Ｙ−−Ｘにおいて使用するキーサブブロックＵｎを対照させて 表した表で、第１０図の表と内容的には対応しているものである。

暗号化過程Ｘ−−Ｙの第１ステージにおいて、キーサブブロック（Ｚｌ　−Ｚｌ 　）か変更なしで使用され、第２ステージにおいては、キーサブブロック（Ｚ、 〜Ｚ、２）が使用され、そして次のステージと同様な操作が行われる。最終的に は、第９ステージにおいてキーサブブロック（Ｚ４．〜Ｚｓ−）が使用される。

さて、暗号復号過程Ｙ−−Ｘにおいては、各ｉ段のステージにおいて、以下に説 明する操作が実行される。

・暗号復号過程Ｙ−−Ｘの各ステージｉ　（ｉ＝２．　３．　、　、　、　８） 段における第１番目と４番目の暗号復号サブブロックは、暗号化過程ｘ−−ｙに おける（１０−ｉ）段の第１と第４のキーサブブロックの係数（２”＋１）を各 々逆数としたものである。第１段の暗号復号ステージにおいて、最初の２つの暗 号復号サブブロック（Ｕｌ　）、（Ｕ４）は、以下に示す通りである。

Ｕ□＝Ｚ−’、、；　Ｕ、−Ｚ−’□ ・暗号復号過程Ｙ−−Ｘの第１および第９ステージにおける第２呑目と３番目の 暗号復号サブブロックは、暗号化過程Ｘ−−Ｙにおける第９ステージの第２と第 １ステージの第３のキーサブブロックの係数（２”）を各々負の値としたもので ある。第１段の暗号復号ステージにおいて、第２呑目と３番目の暗号復号サブブ ロック（Ｕ、）、（Ｕ、）は、以下に示す通りである。

Ｕ　−”　−Ｚ　ｓ。：　Ｕｓ　−−Ｚｓ−・暗号復号過程Ｙ−−Ｘの各ステー ジｉ　（ｉ＝１．２．３１０．９）段における第２番目と３番目の暗号復号サブ ブロックは、暗号化過程Ｘ−→Ｙにおける（１０−１）段の第２と第３のキーサ ブブロックの係数（２＋８）を各々負の値としたものである。第１段の暗号復号 ステージにおいて、第２番目と３番目の暗号復号サブブロック（Ｕ、）、（Ｕ、 ）は、以下に示す通りである。

Ｕｌ−−Ｚ、Ｉ；　Ｕ、＝−Ｚ、。

・暗号復号過程Ｙ−−Ｘの各ステージｉ　（ｉ＝１．　２．、、、、　８）段に おける茅５番目と６番目の暗号復号サブブロックは、暗号化過程ｘ−−ｙにおけ る（９−ｉ）段の第５と第６のキーサブブロツと同一である。第１段の暗号復号 ステージにおいて、第５番目と６番目の暗号復号サブブロック（Ｕ、）、（Ｕ、 ）は、以下に示す通りである。

Ｕｉ　”　Ｚ−ｔ　：　Ｕｓ　−Ｚ４ｍこのケースにおいては、前述のケースと 同様にＺ−Ｊ　（２”＋１）の係数にＺｊを乗じたものは１である。さらに、− Ｚｊの係数２ｔａにＺｊを加算するとＯになるのである。

８１　ａ２ Ｆｉｇ、　３ Ｆｉｇ、４ Ｆｉｇ、５ Ｆｉｇ、７ Ｗ１２．Ｗ（−１）２Ｗ１４．　Ｗ（ｎ＋１）４Ｆｉｇ、　９ ＺｊＯＺｊ−１−１Ｆｉｇ−１０ ２ｊ（Ｅｌ　ｚｊ−１、１Ｆｉｇ、　１４名母Ｚｊ−０ 要約 本発明の暗号変換装ｆｆ（１２）は、９つの暗号化ステージ（６１，１，６１゜ ２．６９）によって構成され、そのうち最初の８つは同じものである。

さらに、キーサブブロック発生器（６３）、人力装置（２１）、さらには、出力 装置（７９）で構成されている。そして、この装置は原文供給装置ｔ（１１）か ら供給される原文を（Ｘ）をブロック毎に暗号文＜Ｙ）に暗号化するのに使用さ れ、この暗号文は通信回線（１３）を通じて送信される暗号変換装置において、 ンークレットキーブロック（Ｚ）は、予め安全チャネル（１７）を通じて送信さ れる。

そして、暗号化はステップ毎にかつ、４つのサブブロック（Ｘ＋　−Ｘａ　；　 Ｗａｒ〜Ｗ、、　、　Ｗ、、〜Ｗｔａ　；　Ｗｌｌ〜Ｗｓ４；Ｙｒ〜Ｙ４カつ並 列に信号処理が実行される。

各暗号化ステージ（６１，１，６１，２，６９）は、４つの入力装置（２５〜２ ８：３５〜３８）、６つと４つの第２人力装に（２９，３０，３２，３３，４９ ，５２１，１２９，１３０，１３２，１３３）、および、４つの出力装置！（７ ５〜７８）から構成されている。全部で５２のキーサブブロック（Ｚｌ−Ｚｓ− ）がキーブロックを基に生成され、そして第２人力装置に供給されている。

暗号変換装ｆｆ１（１２）は、変更されること無く送信されてきた暗号文（Ｙ） を復号するのにも使用される。異なるキーサブブロックが暗号を復号するために 第２人力装置に供給されている。

（第２図） 国際調査報告 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．少なくとも１つの選択可能な２進数の制御ブロックを使用して与えられた任 意の第１長さ（Ｎ）の第１デジタルブロックを同じ長さ（Ｎ）の第２のデジタル ブロックに変換する装置において、 −第２の長さ（ｍ）を有し、第１デジタルブロック（Ｘ；Ｗｍ）を構成するする 少なくとも２つの第１サブブロック（Ｘ１〜Ｘ４；ｅ１，ｅ２：ｅ５〜ｅ８）を 入力するための少なくとも１つの第１入力部（２５〜２６；５０：５１；１２５ 〜１２８）を有し、 第２長さ（ｍ）を有する少なくとも２つの制御ブロック（Ｚ１〜Ｚ５２）を入力 するための少なくとも１つの第２入力部（２９、３０、３２、３３、４９、５２ ）、有し、 少なくとも２つの異なる種類のオペレーションユニット（■、■、■）を交互に 接続した少なくとも４つの論理演算を実行するロジック部（４０、６０、６１、 １，６１．２，１４０）を有し このロジック部において、大多数の演算のペアは、種類の異なるユニット（■、 ■、■）の演算が行われ、 番演算手段において、第２長さ（ｍ）を有する２つの入力ブロック（Ｅ１、Ｅ２ ）が同じ長さ（ｍ）の出力ブロック（Ａ）に変換され、前段における第１サブブ ロック（Ｘ１〜Ｘ４；ｅ１，ｅ２；ｅ５〜ｅ８）、制御ブロック（Ｚ１〜Ｚ５２ ）、および／または、出力ブロック（Ａ）が次段の入力ブロック（Ｅ１、Ｅ２） となるように連結され、 −そして、第２長さ（ｍ）を有し、第１サブブロック（Ｘ１〜Ｘ４；ｅ１，ｅ２ ｅ５〜ｅ８）と対応し、全体で第２デジタルブロック（Ｗｍ；Ｙ）を構成する少 なくとも２つの第２サブブロック（Ｗｍ１，Ｗｍ４，Ｙ１〜Ｙ４：ａ１，ａ２； ａ５〜ａ■）を出力するための少なくとも１つの出力部（７５〜７８；４８；３ ５〜３８）を有することを特徴とする暗号変換装置。 ２．特許請求の範囲第１項において、 −２つの第１サブブロック（ｅ１，ｅ２）を入力するための第１入力部（５０、 ５１）が設けてあり、 −２つの制御ブロック（Ｚ５、Ｚ６）を入力するための少なくとも第２入力部（ ４９、５２）が設けてあり、 −少なくとも２つの異なる種類のオペレーションユニット（■、■）を交互に接 続した少なくとも４つ論理演算を実行する、箪１暗号化ロジック（４０）、ここ において、第１サブブロック（ｅ１）は、１つの制御ブロック（Ｚ５）に基づい て、第１種のオペレーションユニット（■）において演算が実行され、−他の第 １サブブロック（ｅ２）は、第２種のオペレーションユニット（■）において演 算が実行され、 −第２演算の出力ブロックは、第１種のオペレーションユニット（■）において 第３の演算が制御ブロック（Ｚ６）に基づいて実行され、−第１演算の出力ブロ ックおよび第３演算の出力ブロックは、他のオペレーションユニット（■）によ って第４の演算が実行され、−２つの第２サブブロック（ａ１、，ａ２）に対し て、少なくとも１つの出力部（４７、４８）が設けられており、 １つの第２サブブロック（ａ１）が、第４演算の出力ブロックであり、かつ、他 の第２サブブロック（ａ２）が第３演算の出力ブロックであること特徴とする暗 号変換装置。 ３．特許請求の範囲第１項において、 −４つの第１サブブロック（ｅ５〜ｅ８）の入力に対応するための第１入力部（ １２５〜１２８）を有し、 −暗号化ロジックは、６つの論理演算を実行する第３種のユニット（■）からな る中央演算装置である拡張暗号化ロジック（１４０）であり、第１サブブロック （ｅ５）は、第３サブブロック（ｅ７）と一緒に演算され、そして、第２サブブ ロック（ｅ６）は、第１サブブロックの４番の（ｅ■）と一緒に第１および第２ 演算が第３種のオペレーションユニット（■）において実行され、 −第１および第２演算の出力ブロックは、中央演算部において、実行され、−中 央演算部の第１出力ブロックは、第３種のオペレーションユニット（■）によう て第３および第４の演算が中央演算部において第１サブブロック（ｅ５）と第１ サブブロックの３番目（ｅ７）が一緒に実行され、−中央演算部の第２出力ブロ ックは、第３種のオペレーションユニット（■）によって第５および第６の演算 が中央演算部において第１サブブロック（ｅ■）と第１サブブロックの４番自（ ｅ８）が一緒に実行され、４つのサブブロック（ａ５〜ａ■）を出力するための 少なくとも１つの出力部（３５〜３８）を有しており、 第１番目の第２サブブロック（ａ５）は３番目の、第２番目の第２サブブロック （ａ６）は第５番目の、第３番目のサブブロック（ａ７）は第４番目の、および 第４番目のサブブロック（ａ８）は第６番目の各々の第２出力ブロックである暗 号変換装置。（第６図参照） ４．特許請求の範囲第２項および３項において、入力信号である２つの制御ブロ ック（Ｚ５）、（Ｚ６）のための少なくとも１つの第２入力部（４９）、（５２ ）を備えており、そして、第１暗号化ロジック（４０）が中央ロジックとして機 能することを特徴する信号暗号変換装置。（第３図および第６図参照） ５．特許請求の範囲第１項お上び第４項において、４つのサブブロック（Ｘ１〜 Ｘ４、Ｗｍ１〜Ｗｍ４）を入力するための第１入力部（２５〜２８）が少なくと も備えてあり、 ６つの制御ブロック（Ｚ１〜Ｚ６）を入力するための少なくとも１つの第２入力 部（２９、３０、３２、３３、４９、５２）が設けてあり、暗号化ステージ（６ １．１，６１．２）は３種のオペレーションユニット（■、■、■））が１４種 類の演算を実行し、第１サブブロックの第１番目（ＸＩ、Ｗｍ１）と第２番目（ Ｘ２、Ｗｍ３）は、定められた手順に従って第２種のオペレーションユニット（ ■）において、並列に第１番目の制御ブロック（ＺＩ）と第２番目の制御ブロッ ク（Ｚ２）と共に信号処理され、第１サブブロックの第３番目（Ｘ３、Ｗｍ３） と第４番目（Ｘ４、Ｗｍ４）は、定められた手順に従って第１種のオペレーショ ンユニット（■）において、並列に第３番目の制御ブロック（Ｚ３）と第４番目 の制御ブロック（Ｚ４）と共に第１の４つの処理手順に応じて信号処理され、さ らに他の１０個の信号処理は、拡張暗号化ロジック（１４０、第６図，特許請求 の範囲第３項および第４項）であり、第１の演算の４つの出力ブロックは、拡張 暗号化ロジック（１４０）の入力ブロックとなっており、 さらに、拡張暗号化ロジック（１４０）出力ブロックを交差させてスワップした 形に対応する４個の第２サブブロック（Ｗ１１〜Ｗ１４；Ｗ（ｍ＋１）１〜Ｗ（ ｍ＋１）４）を出力するための出力ブロック（３５〜３８）を有することを特徴 とする暗号変換装置。（第８図および第９図） ６．特許請求の範囲第１項および第４項において、４つのサブブロック（Ｘ１〜 Ｘ４，Ｗｍ１〜Ｗｍ４）を入力するための第１入力部（２５〜２８）が少なくと も備えてあり、 ６つの制御ブロック（Ｚ１〜Ｚ６）を入力するための少なくとも１つの第２入力 部（２９、３０、３２、３３、４９、５２）が設けてあり、暗号化ステージ（６ １．１，６１．２）は３種のオペレーションユニット（■、■、■））が１４種 類の演算を実行し、第１サブブロックの第１番目（Ｘ１、Ｗｍ１）と第３番目（ Ｘ３、Ｗｍ３）は、定められた手順に従って第２種のオペレーションユニット（ ■）において、並列に第１番目の制御ブロック（Ｚ１）と第３番目の制御ブロッ ク（Ｚ２）と共に信号処理され、第１サブブロックの第２番目（Ｘ２、Ｗｍ２） と第４番目（Ｘ４、Ｗｍ４）は、定められた手順こ従って第１種のオペレーショ ンユニット（■）において、並列に第３番目の制御ブロック（Ｚ２）と第４番目 の制御ブロック（Ｚ４）と共に第１の４つの処理手順に応じて信号処理され、さ らに他の１０個の信号処理は、拡張暗号化ロジック（１４０、第６図、特許請求 の範囲第３項）であり、 第１の演算の４つの出力ブロックは、拡張暗号化ロジック（１４０）の入力ブロ ックとなっており、 さらに、４個の第２サブブロック（Ｗ１１〜Ｗ１４；Ｗ（ｍ＋１）１〜Ｗ（ｍ＋ １）４）を出力するための出力部（３５〜３８）を有し、第１番目の出力部（３ ５）と、第４番目の出力部（３８）は、拡張暗号化ロジック（１４０）の出力が そのまま出力として出力されるように接続されており、第２番目の出力部（３６ ）と、第３番目の出力部（３７）は、拡張暗号化ロジック（１４０）の出力がス ワップされ交差する形で出力されるようにすることを特徴とする暗号変換装置。 （第１１図および第１２図） ７．特許請求の範囲第１項および第５項において、４つのサブブロック（Ｘ１〜 Ｘ４）を入力するための第１入力部（２５−２８）が少なくとも備えてあり、 制御ブロック（Ｚ１〜Ｚ５２）の第２を入力するための少なくとも第２の数（Ｔ ）である第２入力部（２９、３０、３２、３３、４９、５２、１２９、１３０、 １３２、１３３）が設けてあり、 暗号化ステージ（６０）は、同一の暗号化ステージ（６１．１，６１．２）が複 数段（Ｓ）連続して接続され、前の段の出力が次の段の入力となる上うに構成さ れており、 さらに、暗号化ステージ（６０）は、相異る２つの種類のオペレーションユニッ ト（■、■）で構成され、そして、４つの演算を並列に実行しており、最終段の 暗号化ステージの出力を出力に対応する４個の第２サブブロック（Ｙ１〜Ｙ４） を出力するための出力部（７５〜７８）を少なくとも有し第２の数Ｔは、第１の 数であるＳの６倍に４を加えたものに等しく（Ｔ＝６＊Ｓ＋４）、 最終段の暗号化ステージの１段前の同一の暗号化ステージ（６１．１，６１．２ ）の出力ブロックのうち、第１番目の出力ブロック（Ｗｍ１）と第２番目の出力 ブロック（Ｗｍ２）は、定められた手順に従って、第２種のオペレーションユニ ット（■）において、並列に第（Ｔ−３）番目と（Ｔ−２）番目の制動ブロック （Ｚ４５、Ｚ５０）と共に信号処理され、第３番目の出力ブロック（Ｗｎ２）と 第４番目の出力ブロック（Ｗｎ４）は、定められた手順に従って、第１種のオペ レーションユニット（■）において、並列に第（Ｔ−１）番目と（Ｔ）番目の制 御ブロック（Ｚ５１、Ｚ５２）と共に信号処理されことを特徴とする暗号変換装 置。（第２図）８．特許請求の範囲第１項および第６項において、４つのサブブ ロック（Ｘ１〜Ｘ４）を入力するための第１入力部（２５〜２８）が少なくとも 備えてあり、 複数の第２の数（Ｔ）の個数の制御ブロック（Ｚ１〜Ｚ５２）を入力するための 第２入力部（２９、３０、３２、３３、４９、５２、１２９、１３０、１３２、 １３３〕が少なくとも設けてあり、 暗号化ステージ（６０Ｖ）は、同一の暗号化ステージ（６１．１Ｖ，６１．２Ｖ ）が複数段（Ｓ）連続して接続され前の段の出力が次の段の入力となるように構 成されており、 さらに、暗号化ステージ（６０Ｖ）は、相異なる２つの種類のオペレーションユ ニット（■、■）で構成され、そして、４つの演算を並列に実行しており、最終 段の他とは異なる暗号化ステージ（６９Ｖ）の出力に対応する４個の第２サブブ ロック（Ｙ１〜Ｙ４）を出力するための出力部（７５〜７８）を少なくとも有し 第２の数（Ｔ）は、第１の数である（Ｓ）の６倍に４を加えたものに等しく（Ｔ ＝６＊Ｓ＋４） 最終段の暗号化ステージの１段前の同一の暗号化ステージ（６１．１Ｖ，６１． ２Ｖ）の出力ブロックのうち、第１番目の出力ブロック（Ｗｍ１）と第２番目の 出力ブロック（Ｗｍ２）は、定められた手順に従って、第２種のオペレーション ユニット（■）において、並列に第（Ｔ−３）番目と（Ｔ−２）番目の制御ブロ ック（Ｚ４９、Ｚ５０）と共に信号処理され、第３番目の出力ブロック（Ｗｍ２ ）と第４番目の出力ブロック（Ｗｍ４）は、定められた手順に従って、第１種の オペレーションユニット（■）において、並列に第（Ｔ−１）番目と（Ｔ）番目 の制御ブロック（Ｚ５１、Ｚ５２）と共に信号処理され、さらに、最終段の暗号 化ステージ（６９Ｖ）における前段からの入力のうち第２番目と第３番目の入力 が交換されて暗号化ステージ（６９Ｖ）に入力されていることを特徴とする暗号 変換装置。（第１３図）９．特許請求の範囲第７項または第８項において、第２ の数Ｔが５２であって、そして、第１の数Ｓが８であることを特徴とする暗号変 換装置。 １０．特許請求の範囲第１項において、第１種の演算（■、および加算的係数２ ■）が以下のようにして求められることすべての各入力ブロック（Ｅ１、Ｅ２） が２進数の整数として扱われ、かつ、集合｛０、１、２、３、．．．．、（２■ −１）１の構成要素であり、求められた出力ブロック（Ａ）が人カブロック（Ｅ １、Ｅ２）の和の係数２■であり、 第２種の演算（■、乗算係数（２■−１））が、以下下の様にして求められるこ と 入力ブロック（Ｅ１、Ｅ２）、お上び出力ブロック（Ａ）のすべてのブロックの ビットがゼロである場合において、このブロックは２進法表記において、２■で あり、 そうでない場合には、各入力ブロック（Ｅ１、Ｅ２）は、２進法表記において整 数とみなされ、かつ、集合｛１．２．３，．．．．．（２ｍ−１）｝であり、対 応する出力ブロック（Ａ）を２進法表記すると、入力ブロック（Ｅ１）、（Ｅ２ ）の乗算的係数乗算係数（２■−１）であり、そして、第３種の横算装置（■、 ビットバイビット排他的論理和）において、以下のように演算が実行されること 、 各入力ブロック（Ｅ１、Ｅ２）および出力ブロック（Ａ）のすべてのブロックが 、連続するビットのシーケンスであり、固定された位置が各ビット割り当てられ ており、各出力ブロック（Ａ）のビットシーケンスは各々、対応する入力ブロッ ク（Ｅｌ、Ｅ２）によって与えられる位置における２つのビットの排他的論理和 であることを特徴とする暗号変換装置。 １１．特許請求の範囲第１０項において、第２長さ（ｍ）が４、８、または１６ のいずれかであることを特徴とする暗号変換装置。 １２．特許請求の範囲第１項において、個々のオペレーションユニット（４１〜 ４４）、（１１１〜１２０〕は、各々論理演算を実行するもので、個々のオペレ ーションユニット（４１〜４４）、（１１１〜１２０）は、対応する入力ブロッ ク（ＥＩ、Ｅ２）を入力するための２つの入力部と、対応する出力ブロック（Ａ ）を出力するための出力部とからなることを特徴とする暗号変換装置。 １３．特許請求の範囲第１項において、論理演算を実行するための共通のプロッ セサーを少なくとも１個有しており、このプロセッサーは、対応する予め定めら れた所定のプログラムに従って入力ブロックを互いに連結することを特徴とする 暗号変換装置。 １４．特許請求の範囲第７項に従う２つのデジタル信号の原文（Ｘ）を暗号化し 、さらに対応する暗号文（Ｙ）を原文に復号するための暗号変換装置の使用方法 であって、原文（Ｘ）は、原文供給装置（１１）より、ブロックとして対応する 暗号化ユニット（６０）の入力装置（２１）を通り、第２長さ（ｍ）の原文サブ ブロック（Ｘ１〜Ｘ４）として入力部（２５〜２８）に連続的に供給され、暗号 文（Ｙ）もまた、通信回線を通じて連続的に暗号化ユニットと同じ構造の復号化 装置に第２長さ（ｍ）の暗号サブブロック（Ｙ１〜Ｙ４）として供給され、共通 のシークレットキーブロック（Ｚ）が暗号化および復号化において使用され、対 応する出力部（７９）に、第２長さ（ｍ）に等しい原文サブブロック（Ｘ１〜Ｘ ４）と暗号サブブロック（Ｙ１〜Ｙ４）が原文（Ｘ）または暗号文（Ｙ）として 供給される暗号変換装置の使用方法において、−第２長さ（ｍ）を有する第２数 （Ｔ）個のキーサブブロック（Ｚ１〜Ｚ７）と、同じく第２長さ（ｍ）である復 号化サブブロック（Ｕ１〜Ｕ７）は、キーブロック（Ｚ）を基にして制御ブロッ クとして生成され、そして、暗号化装置（６０）の入力部（２９）、（３０）、 （３２）、（３３）、（４９）、（５２）、（１２９）、（１３０）、（１３２ ）、（１３３）に供給され、さらには、各ｉ番目の復号化装置のステージにおい て同一の連続する復号化ステージ（６１．１，６１．２）から構成されている復 号化装置に供給され、各ｉ番目（ｉ＝１．２．．．．．．（ｓ＋１）））のステ ージにおける第１番目と第２番目の２つの暗号復号サブブロックは、暗号化装置 （６０）の（Ｓ−ｉ＋２）段の暗号化ステージの１番自と第２番目のキーサブブ ロックの係数（２■＋１）に逆数を乗じたものに等しく、 暗号復号過程の各ステージｉ段（ｉ＝１．２．．．，．（Ｓ＋１））における第 ３番目と４番目の暗号復号サブブロックは、暗号化過程における（Ｓ−ｉ＋２） 段の第３と第４のキーサブブロックの係数（２■）を各々負の値としたものであ り、 ・暗号復号過程の各ステージｉ（ｉ＝１．２．．．．Ｓ）段における第５番目と ６番目の暗号復号サブブロックは、各々暗号化装置（６０）における（Ｓ−ｉ＋ １）段の第５と第６のキーサブブロックに各々等しいものであることを特徴とす る暗号変換装置の使用方法。 １５．特許請求の範囲第８項に従う２つのデジタル信号の原文（Ｘ）を暗号化し 、さらに対応する暗号文（Ｙ）を原文に復号するための暗号変換装置の使用方法 であって、原文（Ｘ）は、原文供給装置（１１）より、ブロックとして対応する 暗号化ユニット（６０Ｖ）の入力装置（２１）をとおり、第２長さ（ｍ）の原文 サブブロック（Ｘ１〜Ｘ４）として入力部（２５〜２８）に連続的に供給され、 暗号文（Ｙ）もまた、通信回線を通じて連続的に暗号化ユニットと同じ構造の復 号化装置に第２長さ（ｍ）の暗号サブブロック（Ｙ１〜Ｙ４）として供給され、 共通のシークレットキーブロック（Ｚ）が暗号化および復号化において使用され 、対応する出力部（７９）に、第２長さ（ｍ）に等しい原文サブブロック（Ｘ１ 〜Ｘ４）と暗号サブブロック（Ｙ１〜Ｙ４）が原文（Ｘ）または暗号文（Ｙ）と して供給される暗号変換装置の使用方法において、−第２長さ（ｍ）を有するキ ーサブブロック（Ｚ１〜Ｚ７）の数である第２数（Ｔ）と、同じく第２艮さ（ｍ ）である復号化サブブロック（ＵＩ〜Ｕ７）は、キーブロック（Ｚ）を基にして 制御ブロックとして生成され、そして、暗号化装置（６０Ｖ）の入力部（２９） 、（３０）、（３２）、（３３）、（４９）、（５２）、（１２９）、（１３０ ）、（１３２）、（１３３）に供給され、さらには、各ｉ番目の復号化装置のス テージにおいて同一の連続する区復号化ステージ（６１．１，６１．２）から構 成されている復号化装置に供給され、各ｉ番目（ｉ＝１．２．．．．．．（ｓ＋ １））のステージにおける第１番目と第４番目の２つの暗号復号サブブロックは 、暗号化装置（６０Ｖ）の（Ｓ−ｉ＋２）段の暗号化ステージの１番目と第２番 目のキーサブブロックの係数（２■＋１）の逆数を乗じたものに等しく、 暗号復号過程の第１段と（Ｓ＋１）段における第２番目と３番目の暗号復号サブ ブロックは、暗号化装置（６０Ｖ）の（Ｓ＋１）段と第１段の第２と第３のキー サブブロックの係数（２■）を各々負の値としたものであり、暗号復号過程の各 ステージのｉ段（ｉ＝２．．．．．Ｓ）における第２番目と３番目の暗号復号サ ブブロックは、暗号化装置（６０Ｖ）における（Ｓ−ｉ＋２）段の第３と第２の キーサブブロックの係数（２■）を各々負の値としたものであり、 ・暗号復号過程の各ステージｉ（ｉ＝１．２．．．．Ｓ）段における第５番目と ６番目の暗号復号サブブロックは、各々暗号化装置（６０Ｖ）における（Ｓ−ｉ ＋１）段の第５と第６のキーサブブロックに各々等しいものである暗号変換装置 の使用方法。（第１４図） １６．特許請求の範囲第１４項または、第１５項の暗号化装置の使用方法におい て、キーサブブロック（Ｚ１〜Ｚ７）が次のようにして得られることを特徴とす る暗号化装置の使用方法で、 まず、第１ステップとしてに、キーブロック（Ｚ）は第２長さ（ｍ）マある８つ のキーサブブロック（Ｚ１〜Ｚ■）に分割され第２ステップとして、キーブロッ ク（Ｚ）のビットは、所定のビット数だけ循環的に移動させられて新たなビット を得、そしてこの新しいビットは、８つの付加的なキーサブブロック（Ｚ９〜Ｚ １６）に分割され、さらに、第２ステップの操作は、すべてのキーサブブロック （Ｚ１〜Ｚ７）が得られるまで継続されることを特徴とする暗号化装置の使用方 法。 １７．特許請求の範囲第１４項または、第１５項の暗号化装置の使用方法におい て、 第２の数（Ｔ）は５２であって、第１の数（Ｓ）が８であり、さらに、第２長さ （ｍ）が１６であることを特徴とする暗号化装置の使用方法。