JPH0549123B2 - - Google Patents
Info
- Publication number
- JPH0549123B2 JPH0549123B2 JP62130182A JP13018287A JPH0549123B2 JP H0549123 B2 JPH0549123 B2 JP H0549123B2 JP 62130182 A JP62130182 A JP 62130182A JP 13018287 A JP13018287 A JP 13018287A JP H0549123 B2 JPH0549123 B2 JP H0549123B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- circuit
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000035939 shock Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は切換回路に関し、特に差動増幅器を用
いた切換回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a switching circuit, and particularly to a switching circuit using a differential amplifier.
一般にオーデイオ分野などに使用される切換回
路は信号系の切換えなどに使われ、外部の直流電
圧または直流電流によつて切換動作が要求され
る。また信号系に使用される場合には切換時のシ
ヨツクノイズが直接最終出力段にも影響するの
で、そのようなシヨツクノイズのレベルを小さく
することが要求される。
Generally, switching circuits used in the audio field are used to switch signal systems, and switching operations are required to be performed using external DC voltage or current. Furthermore, when used in a signal system, shock noise during switching directly affects the final output stage, so it is required to reduce the level of such shock noise.
第４図は従来の切換回路の一例を示す回路図で
ある。同図において切換回路は定電流源２６およ
びトランジスタ２０，２１，２２，２３，２４，
２５からなる差動増幅器を使用した電圧フロア回
路であり、定電流源２６およびカレントミラー構
成の２４，２５により電圧フロア回路の電流源と
なつている。また定電流源２６はトランジスタ２
７のコレクタと接続されており、トランジスタ２
７のベースである端子２８の電位により定電流源
２６の電流の流路を変え、電圧フロア回路の電流
源を切換えている。定電流源２６の電流値をI1、
トランジスタ２７のエミツタと端子２８の電位差
をVsとすると、電圧フロア回路の電流源が無く
なる、つまり電圧フロア回路が動作しなくなる条
件は(1)式となる。 FIG. 4 is a circuit diagram showing an example of a conventional switching circuit. In the figure, the switching circuit includes a constant current source 26 and transistors 20, 21, 22, 23, 24,
This is a voltage floor circuit using a differential amplifier consisting of 25, and a constant current source 26 and current mirror configuration 24 and 25 serve as a current source for the voltage floor circuit. Further, the constant current source 26 is the transistor 2
7 and is connected to the collector of transistor 2.
The current flow path of the constant current source 26 is changed depending on the potential of the terminal 28, which is the base of the voltage floor circuit 7, and the current source of the voltage floor circuit is switched. The current value of the constant current source 26 is I 1 ,
If the potential difference between the emitter of the transistor 27 and the terminal 28 is Vs, the condition for the current source of the voltage floor circuit to disappear, that is, for the voltage floor circuit to stop operating, is expressed by equation (1).
VsKT／ｑlnI1／Is …(1)
但し、Is：逆方向飽和電流、ｑ：電子の電荷量、
Ｋ：ボルツマン定数、Ｔ：絶対温度
電圧フロア回路が動作している時は端子１９に
入力された信号は端子２９に出力されるが、電圧
フロア回路が動作していない時は端子１９に入力
された信号は端子２９に出力されない。したがつ
て端子２８の電位によつて、端子１９から入力さ
れた信号を端子２９へ伝達するかしないかを切換
えている。 VsKT/qlnI 1 /Is...(1) However, Is: Reverse saturation current, q: Electron charge,
K: Boltzmann constant, T: absolute temperature When the voltage floor circuit is operating, the signal input to terminal 19 is output to terminal 29, but when the voltage floor circuit is not operating, the signal is input to terminal 19. The signal is not output to terminal 29. Therefore, depending on the potential of the terminal 28, whether or not the signal input from the terminal 19 is transmitted to the terminal 29 is switched.
第４図の従来回路では端子２８の電位変化に対
するトランジスタ２７のコレクタ電流の値の変化
が大きいので、電圧フロア回路の電流源の電流値
の変化も大きく、端子２８のバイアス過渡変動も
大きい。切換え時のシヨツクノイズも大きく、シ
ヨツクノイズ低減対策として端子２８に遅延回路
を設けてもトランジスタ２７のコレクタ電流が指
数関数的に変化するので、時間に対する端子２８
とトランジスタ２７のエミツタ差電圧：Vsの変
化量を小さくして、遅延回路の遅延時間を長くし
ても第５図に示すようにトランジスタ２７の動作
開始が遅くれるだけであり、シヨツクノイズの低
減は困難である。
In the conventional circuit shown in FIG. 4, the change in the value of the collector current of the transistor 27 with respect to the change in the potential at the terminal 28 is large, so the change in the current value of the current source of the voltage floor circuit is also large, and the bias transient fluctuation at the terminal 28 is also large. Shock noise during switching is also large, and even if a delay circuit is provided at terminal 28 as a measure to reduce shock noise, the collector current of transistor 27 changes exponentially.
Even if the amount of change in the emitter voltage (Vs) of transistor 27 is made smaller and the delay time of the delay circuit is increased, the start of operation of transistor 27 will be delayed, as shown in Figure 5, and the shock noise will be reduced. It is difficult.
本発明が解決しようとする問題点、すなわち本
発明の目的は差動増幅器を組合せて切換回路を構
成するようにしてシヨツクノイズを低減した切換
回路を提供することにある。 The problem to be solved by the present invention, that is, the object of the present invention is to provide a switching circuit in which shock noise is reduced by configuring the switching circuit by combining differential amplifiers.
本発明の切換回路は、極性の等しい第１および
第２のトランジスタのエミツタを共通に接続し、
前記エミツタに所定のバイアスを供給する第１の
定電流源を接続してなる第１の差動増幅器と、第
２の定電流源により所定にバイアスされている第
２の差動増幅器とを有し、
前記第１のトランジスタのベースもしくは前記
第２のトランジスタのベースを切換制御端子と
し、前記第２のトランジスタのコレクタはバイア
ス回路に接続し、前記第１のトランジスタのコレ
クタはカレントミラー回路を介して前記第２の差
動増幅器の第２の定電流源のバイアス点に接続
し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子とし
て構成される。
The switching circuit of the present invention connects the emitters of the first and second transistors having the same polarity in common,
It has a first differential amplifier connected to a first constant current source that supplies a predetermined bias to the emitter, and a second differential amplifier that is biased in a predetermined manner by a second constant current source. The base of the first transistor or the base of the second transistor is used as a switching control terminal, the collector of the second transistor is connected to a bias circuit, and the collector of the first transistor is connected to a current mirror circuit. is connected to a bias point of a second constant current source of the second differential amplifier, the input of the second differential amplifier is used as an input terminal, and the output of the second differential amplifier is configured as an output terminal. be done.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の回路図である。ト
ランジスタ３，４は差動構成をなし、定電流源５
によりバイアスされている。トランジスタ８，
９，１０，１１によりなる差動増幅器で構成した
電圧フロア回路は定電流源１２によりバイアスさ
れている。トランジスタ４のコレクタは、＋Ｖに
接続されトランジスタ３のコレクタは、トランジ
スタ６，７により構成されるカレントミラー回路
のトランジスタ６のコレクタに接続している。さ
らにトランジスタ７のコレクタはトランジスタ
８，９の共通エミツタと定電流源１２の共通接続
点に接続している。 FIG. 1 is a circuit diagram of an embodiment of the present invention. Transistors 3 and 4 have a differential configuration, and a constant current source 5
biased by transistor 8,
A voltage floor circuit constituted by differential amplifiers 9, 10, and 11 is biased by a constant current source 12. The collector of transistor 4 is connected to +V, and the collector of transistor 3 is connected to the collector of transistor 6 of a current mirror circuit constituted by transistors 6 and 7. Further, the collector of the transistor 7 is connected to a common connection point between the common emitters of the transistors 8 and 9 and the constant current source 12.
トランジスタ３とトランジスタ４は、差動構成
をしているので、トランジスタ３のベース電位お
よびトランジスタ４のベース電位の関係および定
電流源５の電流値によつてトランジスタ３とトラ
ンジスタ４のそれぞれのコレクタ電流は決定され
る。すなわち端子１４とトランジスタ４のベース
との差電圧をVd、定電流源５の電流をI0とする
と、トランジスタ３のコレクタ電流Ic3は(2)式と
なる。 Since the transistors 3 and 4 have a differential configuration, the collector currents of the transistors 3 and 4 are determined by the relationship between the base potential of the transistor 3 and the base potential of the transistor 4 and the current value of the constant current source 5. is determined. That is, assuming that the voltage difference between the terminal 14 and the base of the transistor 4 is Vd, and the current of the constant current source 5 is I0 , the collector current Ic3 of the transistor 3 is expressed by equation (2).
Ic3＝I0／１＋ｅ Vdq／KT …(2)
ｑ：電子の電荷、Ｋ：ボルツマン定数、Ｔ：絶
対温度
(2)式より端子１４とトランジスタ４のベースの
差電圧Vdとトランジスタ３のコレクタ電流Ic3の
関係は、第２図のようになり、端子１４とトラン
ジスタ４のベースの差電圧Vdに対するトランジ
スタ３のコレクタ電流Ic3はなだらかに変化する。
トランジスタ３のコレクタにはトランジスタ６，
７により構成されるカレントミラー回路が接続さ
れているので、トランジスタ３のコレクタ電流
Ic3と同様な電流がトランジスタ７のコレクタに
流れる。したがつて定電流源１２にトランジスタ
３のコレクタ電流と同様な電流が流し込まれる。 Ic 3 = I 0 /1 + e Vdq/KT …(2) q: electron charge, K: Boltzmann constant, T: absolute temperature From formula (2), the difference voltage Vd between terminal 14 and the base of transistor 4 and the collector of transistor 3 The relationship between the current Ic 3 is as shown in FIG. 2, and the collector current Ic 3 of the transistor 3 changes smoothly with respect to the differential voltage Vd between the terminal 14 and the base of the transistor 4.
Transistor 6 is connected to the collector of transistor 3,
7 is connected, so the collector current of transistor 3 is
A current similar to Ic 3 flows in the collector of transistor 7. Therefore, a current similar to the collector current of the transistor 3 flows into the constant current source 12.
ここで定電流源１２の電流値をIPとすると、ト
ランジスタ８，９，１０，１１より構成されてい
る差動増増器の開放電圧利得Avは(3)式になる。 Here, if the current value of the constant current source 12 is I P , the open circuit voltage gain Av of the differential amplifier constituted by the transistors 8, 9, 10, and 11 is expressed by equation (3).
Av＝ｄ（IP−Ic3） …(3)
但し、ｄは比例定数、定電流源５の電流値I0定
電流源１２の電流値IP
この差動増幅器を電圧フロアとして使用してい
るので、入力端子２から出力端子１３までの伝達
増幅Adは(4)式となる。 Av=d(I P −Ic 3 ) …(3) However, d is a proportional constant, the current value of constant current source 5 I 0 the current value of constant current source 12 I P Using this differential amplifier as a voltage floor Therefore, the transfer amplification Ad from the input terminal 2 to the output terminal 13 is expressed by equation (4).
Ad＝Av／１＋Av …(4)
(2)、(3)、(4)式より端子１４とトランジスタ４の
ベースの差電圧により入力端子２からの信号を出
力端子１３への伝達を制御できる。したがつて端
子１４とトランジスタ４のベースの差電圧によつ
て端子２から入力された信号を端子１３へ伝達す
るか否かの切換が可能である。 Ad=Av/1+Av (4) From equations (2), (3), and (4), transmission of the signal from the input terminal 2 to the output terminal 13 can be controlled by the differential voltage between the terminal 14 and the base of the transistor 4. Therefore, depending on the voltage difference between the terminal 14 and the base of the transistor 4, it is possible to switch whether or not to transmit the signal input from the terminal 2 to the terminal 13.
また本回路においては第２図に示すように切換
端子である端子１４とトランジスタ４のベースの
差電圧に対するトランジスタ３のコレクタ電流
Ic3の変化は差動回路を使用しているためになだ
らかに変化する。同様に定電流源１２に流し込ま
れる電流もなだらかに変化するので、端子１３の
バイアスの過渡変動も小さく切換時におけるシヨ
ツクノイズも従来回路に比べ小さい。 In addition, in this circuit, as shown in FIG. 2, the collector current of transistor 3 is
Ic 3 changes smoothly because a differential circuit is used. Similarly, since the current flowing into the constant current source 12 changes smoothly, transient fluctuations in the bias at the terminal 13 are also small and shock noise during switching is also smaller than in the conventional circuit.
さらに本回路においては、端子１４に抵抗１５
容量１６からなる遅延回路を接続することによ
り、端子１４とトランジスタ４のベースの差電圧
の変化を除々に行うことが可能である。第３図に
切換操作した出力端子１３の信号OFF時、ON時
の端子１７の電位、端子１４とトランジスタ４の
ベースの差電圧、及び出力端子１３の波形をそれ
ぞれ示す。 Furthermore, in this circuit, a resistor 15 is connected to the terminal 14.
By connecting a delay circuit including a capacitor 16, it is possible to gradually change the voltage difference between the terminal 14 and the base of the transistor 4. FIG. 3 shows the potential of the terminal 17, the voltage difference between the terminal 14 and the base of the transistor 4, and the waveform of the output terminal 13 when the signal of the output terminal 13 is switched OFF and ON.
端子１７にa1のような切換電圧が入力される
と、端子１４とトランジスタ４のベースの差電圧
はb1のように遅延をもつて立ち上る。この時の
端子１４とトランジスタ４のベースの差電圧Vd1
と時間ｔの関係は(5)式になる。 When a switching voltage such as a1 is input to the terminal 17, the differential voltage between the terminal 14 and the base of the transistor 4 rises with a delay as shown by b1. At this time, the voltage difference between terminal 14 and the base of transistor 4 is Vd 1
The relationship between and time t is expressed by equation (5).
Vd1＝VR（１−e-１／RCｔ） …(5)
但し、VRは端子１７に切換電圧として印加され
た電圧値。 Vd 1 = V R (1-e - 1/RCt) ...(5) However, V R is the voltage value applied to the terminal 17 as the switching voltage.
したがつて(2)、(3)、(4)、(5)式により出力端子１
３の出力もc1のように遅延をもつて減少する。 Therefore, according to equations (2), (3), (4), and (5), output terminal 1
The output of 3 also decreases with a delay like c1.
逆に端子１７にa2のような切換電圧が入力さ
れると、端子１４とトランジスタ４のベースの差
電圧はb2のように遅延をもつて減少する。この
時の端子１４とトランジスタ４のベースの差電圧
Vd2と時間ｔの関係は(6)式になる。 Conversely, when a switching voltage such as a2 is input to the terminal 17, the differential voltage between the terminal 14 and the base of the transistor 4 decreases with a delay as shown by b2. Differential voltage between terminal 14 and the base of transistor 4 at this time
The relationship between Vd 2 and time t is expressed by equation (6).
Vd2＝VRe-１／RCｔ …(6)
したがつて(2)、(3)、(4)、(6)式により出力端子１
３の出力はc2のように遅延をもつて立ち上る。 Vd 2 = V R e - 1/RCt...(6) Therefore, output terminal 1 is determined by equations (2), (3), (4), and (6).
The output of 3 rises with a delay like c2.
以上述べたように本発明の回路において信号の
切換は遅延をもつて除々に変化するので、出力端
１３におよぼす切換時のシヨツクノイズは小さ
い。また出力端子１３の信号の遅延は抵抗１５、
容量１６により自由に設定できる。 As described above, in the circuit of the present invention, the switching of signals changes gradually with a delay, so that the shock noise at the time of switching that is applied to the output terminal 13 is small. Also, the delay of the signal at the output terminal 13 is caused by a resistor 15,
The capacity can be freely set at 16.
さらに、トランジスタ４のベース電位を第１図
で示す基準電位以外の電位を与えて本願を実施し
た場合は、制御端子１４に印加される動作開始電
圧がシフトするだけで上記の説明と同様な効果が
ある。 Furthermore, if the present invention is carried out by applying a potential other than the reference potential shown in FIG. 1 to the base potential of the transistor 4, the same effect as described above can be obtained only by shifting the operation start voltage applied to the control terminal 14. There is.
以上説明したように本発明の回路においては切
換時に発生するシヨツクノイズレベルが小さく、
また制御端子にCRによる遅延回路を設けること
によりさらにシヨツクノイズを低減できるという
効果がある。
As explained above, in the circuit of the present invention, the level of shock noise generated during switching is small;
Furthermore, providing a delay circuit using CR at the control terminal has the effect of further reducing shock noise.
なお、集積回路化した場合、従来回路において
はトランジスタのバラツキにより切換開始電圧の
バラツキも大きかつたが、本発明では差動回路を
用いているので、バラツキも小さくなり集積回路
化に適している。 In addition, when integrated circuits are used, conventional circuits have large variations in switching start voltage due to variations in transistors, but since the present invention uses a differential circuit, the variations are small, making it suitable for integrated circuits. .
第１図は本発明の一実施例を示す回路図、第２
図は切換電圧に対する切換電流の変化を示す特性
図、第３図は切換動作を示す波形図、第４図は従
来の切換回路の例を示す回路図、第５図は従来回
路の切換動作を示す波形図である。
２……入力端、３，４，６，７，８，９，１
０，１１……トランジスタ、５，１２……定電流
源、１３……出力端、１５……抵抗、１６……容
量。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
The figure is a characteristic diagram showing changes in switching current with respect to switching voltage, Figure 3 is a waveform diagram showing switching operation, Figure 4 is a circuit diagram showing an example of a conventional switching circuit, and Figure 5 is a diagram showing switching operation of a conventional circuit. FIG. 2...Input end, 3, 4, 6, 7, 8, 9, 1
0, 11...transistor, 5, 12...constant current source, 13...output terminal, 15...resistance, 16...capacitance.
Claims (1)
のエミツタを共通に接続し、前記エミツタに所定
のバイアスを供給する第１の定電流源を接続して
なる第１の差動増幅器と、第２の定電流源により
所定にバイアスされている第２の差動増幅器とを
有し、 前記第１のトランジスタのベースもしくは前記
第２のトランジスタのベースを切換制御端子と
し、前記第２のトランジスタのコレクタはバイア
ス回路に接続し、前記第１のトランジスタのコレ
クタはカレントミラー回路を介して前記第２の差
動増幅器の第２の定電流源のバイアス点に接続
し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子とし
たことを特徴とする切換回路。[Claims] 1. A first differential transistor in which the emitters of first and second transistors having the same polarity are commonly connected, and a first constant current source is connected to supply a predetermined bias to the emitters. an amplifier and a second differential amplifier biased in a predetermined manner by a second constant current source, the base of the first transistor or the base of the second transistor being a switching control terminal; The collector of the second transistor is connected to a bias circuit, the collector of the first transistor is connected to the bias point of the second constant current source of the second differential amplifier via a current mirror circuit, and the collector of the first transistor is connected to the bias point of the second constant current source of the second differential amplifier. A switching circuit characterized in that the input of the second differential amplifier is used as an input terminal, and the output of the second differential amplifier is used as an output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130182A JPS63294006A (en) | 1987-05-26 | 1987-05-26 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130182A JPS63294006A (en) | 1987-05-26 | 1987-05-26 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294006A JPS63294006A (en) | 1988-11-30 |
| JPH0549123B2 true JPH0549123B2 (en) | 1993-07-23 |
Family
ID=15028024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130182A Granted JPS63294006A (en) | 1987-05-26 | 1987-05-26 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63294006A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2643156B2 (en) * | 1987-07-09 | 1997-08-20 | 松下電器産業株式会社 | Operational amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187108A (en) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | Signal reproducing device |
-
1987
- 1987-05-26 JP JP62130182A patent/JPS63294006A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187108A (en) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | Signal reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63294006A (en) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010020410A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| JPH0360209A (en) | Amplifier circuit and semiconductor integrated circuit including the same | |
| JPH07106875A (en) | Semiconductor integrated circuit | |
| KR930002040B1 (en) | Amplifier | |
| JP2733962B2 (en) | Gain control amplifier | |
| JPH0549123B2 (en) | ||
| JPH0557771B2 (en) | ||
| US4616190A (en) | Differential amplifier with current steering to enhance slew rate | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH01125108A (en) | Fet load amplifier circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH03284004A (en) | Emitter-follower circuit | |
| JPH06169225A (en) | Voltage current conversion circuit | |
| JP3267897B2 (en) | Gain control circuit | |
| JPS61105917A (en) | Low voltage buffer circuit | |
| JPH0115224Y2 (en) | ||
| JPH0326670Y2 (en) | ||
| JPS6161726B2 (en) | ||
| JPH05343933A (en) | Voltage-current conversion circuit | |
| JPH05121971A (en) | Differential amplifier | |
| JPH10303655A (en) | Amplifier circuit | |
| JP2001007655A (en) | Full differential amplifier system | |
| JPS6354809A (en) | Bias circuit | |
| JPH07162242A (en) | Bias circuit | |
| JPH0522043A (en) | Input bias circuit |