JPH0547596A - Cr array - Google Patents

Cr array

Info

Publication number
JPH0547596A
JPH0547596A JP20020691A JP20020691A JPH0547596A JP H0547596 A JPH0547596 A JP H0547596A JP 20020691 A JP20020691 A JP 20020691A JP 20020691 A JP20020691 A JP 20020691A JP H0547596 A JPH0547596 A JP H0547596A
Authority
JP
Japan
Prior art keywords
electrodes
capacitor
block
tap
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20020691A
Other languages
Japanese (ja)
Inventor
Harufumi Bandai
治文 萬代
Giichi Kodo
義一 児堂
Kazuhiro Iida
和浩 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP20020691A priority Critical patent/JPH0547596A/en
Publication of JPH0547596A publication Critical patent/JPH0547596A/en
Priority to US08/271,263 priority patent/US5495387A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PURPOSE:To enable a CR array to be formed into an integral structure and lessened in size by a method wherein first capacitor elements and second capacitor elements are provided inside a laminated ceramic block, and first tap electrodes and second tap electrodes are provided, first resistive films and second resistive films, first terminal electrodes and second terminal electrodes, and an earth electrode are provided onto the outer surface of the block. CONSTITUTION:First electrodes 30 and second electrodes 32, earth terminal electrodes 31 and 33, first R films 40 connected to the terminal electrodes 30 on the primary surface 34, second R films 40 connected to first tap electrodes 13 and the terminal electrodes 33, and second tap electrodes 14 are formed on the side edges 28 and 29 of a laminated ceramic block 11. First elements and second elements are provided inside the block 11. First C electrodes and the tap electrodes 13 are connected together through a viahole 15, and third C electrodes and the tap electrodes 14 are connected through a viahole 16. Second and fourth C electrodes are connected in common to the earth terminal electrodes 31 and 33. By this setup, a CR array can be lessened in size and made to deal with mounting of high density.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、複数個のコンデンサ
エレメントおよび複数個の抵抗器エレメントを含むCR
アレイに関するもので、特に、このようなCRアレイを
一体化された部品とするための改良に関するものであ
る。
This invention relates to a CR including a plurality of capacitor elements and a plurality of resistor elements.
The present invention relates to an array, and more particularly to an improvement for making such a CR array into an integrated part.

【0002】[0002]

【従来の技術】たとえばコンピュータに含まれるいくつ
かの集積回路素子とアースとの間には、信号中のノイズ
を除去するため、フィルタアレイが挿入される。フィル
タアレイは、各々、少なくとも1つのコンデンサエレメ
ントおよび少なくとも1つの抵抗器エレメントを含み、
かつ共通にアース接続された、複数のフィルタ回路を構
成するもので、集積回路素子に備える複数のピンの各々
に個々のフィルタ回路が接続される。
2. Description of the Related Art For example, a filter array is inserted between some integrated circuit elements included in a computer and a ground to remove noise in a signal. The filter arrays each include at least one capacitor element and at least one resistor element,
In addition, a plurality of filter circuits, which are commonly grounded, are configured, and each filter circuit is connected to each of a plurality of pins provided in the integrated circuit element.

【0003】このようなフィルタアレイの一例が、図5
に示されている。図5に示したフィルタアレイ1は、各
々複数の、たとえば8つの第1のコンデンサエレメント
2および8つの第2のコンデンサエレメント3、ならび
に8つの第1の抵抗器エレメント4および8つの第2の
抵抗器エレメント5を備える。第1のコンデンサエレメ
ント2の各々の一方端子は、第1の抵抗器エレメント4
の一方端子に接続され、第1の抵抗器エレメント4の各
々の他方端子は、第1の端子6に電気的に接続される。
また、第2のコンデンサエレメント3の各々の一方端子
は、第2の抵抗器エレメント5の一方端子に接続され、
第2の抵抗器エレメント5の各々の他方端子は、第2の
端子7に電気的に接続される。第1および第2のコンデ
ンサエレメント2および3の各々の他方端子は、共通に
接続され、アース端子8に電気的に接続される。
An example of such a filter array is shown in FIG.
Is shown in. The filter array 1 shown in FIG. 5 comprises a plurality of, for example, eight first capacitor elements 2 and eight second capacitor elements 3, as well as eight first resistor elements 4 and eight second resistors. The container element 5 is provided. One terminal of each of the first capacitor elements 2 is connected to the first resistor element 4
One terminal is connected, and the other terminal of each of the first resistor elements 4 is electrically connected to the first terminal 6.
Also, one terminal of each of the second capacitor elements 3 is connected to one terminal of the second resistor element 5,
The other terminal of each of the second resistor elements 5 is electrically connected to the second terminal 7. The other terminal of each of the first and second capacitor elements 2 and 3 is commonly connected and electrically connected to the ground terminal 8.

【0004】[0004]

【発明が解決しようとする課題】図5に示したフィルタ
アレイ1は、最も典型的には、コンデンサエレメント2
および3を与える複数のコンデンサ部品および抵抗器エ
レメント4および5を与える複数の抵抗器部品といった
ディスクリートな部品を組合せて構成されていた。しか
しながら、このようにディスクリートな複数の部品を組
合せてフィルタアレイ1を構成すると、フィルタアレイ
1が占める実装面積が大きくなるばかりでなく、フィル
タアレイ1を得るための作業が煩雑であるという問題に
遭遇する。
The filter array 1 shown in FIG. 5 is most typically a capacitor element 2.
And a plurality of discrete components, such as a plurality of capacitor components providing 3 and a plurality of resistor components providing resistor elements 4 and 5. However, when the filter array 1 is configured by combining a plurality of discrete components in this way, not only the mounting area occupied by the filter array 1 becomes large, but also the problem that the work for obtaining the filter array 1 is complicated is encountered. To do.

【0005】上述の問題を解決することを目的として、
たとえばアルミナ基板上に複数の抵抗膜を印刷したRア
レイを用い、この基板上に、対応のRアレイと電気的に
接続されるようにコンデンサ部品を配置したものも提案
されている。また、これらの基板およびコンデンサ部品
をパッケージング化したSOPパッケージも実用化され
ている。しかしながら、これら後者の方法によっても、
小型化の要求を十分に満たしているとはいえない。
In order to solve the above problems,
For example, it has been proposed to use an R array in which a plurality of resistance films are printed on an alumina substrate, and dispose capacitor components on this substrate so as to be electrically connected to the corresponding R array. Further, an SOP package in which these substrates and capacitor parts are packaged has been put into practical use. However, even with these latter methods,
It cannot be said that the demand for miniaturization is sufficiently satisfied.

【0006】それゆえに、この発明の目的は、上述した
ようなフィルタアレイを1個の部品として構成できると
ともに、十分に小型化され得る、CRアレイを提供しよ
うとすることである。
[0006] Therefore, an object of the present invention is to provide a CR array which allows the filter array as described above to be constructed as one component and can be sufficiently miniaturized.

【0007】[0007]

【課題を解決するための手段】この発明によるCRアレ
イは、積層セラミックブロックを備える。このブロック
の内部には、互いに対向する少なくとも1対の第1およ
び第2のコンデンサ電極がそれぞれ形成されることによ
って、複数の第1のコンデンサエレメントが与えられる
とともに、互いに対向する少なくとも1対の第3および
第4のコンデンサ電極がそれぞれ形成されることによっ
て、複数の第2のコンデンサエレメントが与えられる。
他方、ブロックの外表面上には、複数の第1のタップ電
極、複数の第2のタップ電極、複数の第1の抵抗膜、複
数の第2の抵抗膜、複数の第1の端子電極、複数の第2
の端子電極、およびアース端子電極が形成される。
A CR array according to the present invention comprises a laminated ceramic block. Inside this block, at least one pair of first and second capacitor electrodes facing each other are formed, respectively, to provide a plurality of first capacitor elements, and at least one pair of first capacitor elements facing each other. The formation of the third and fourth capacitor electrodes respectively provides a plurality of second capacitor elements.
On the other hand, on the outer surface of the block, a plurality of first tap electrodes, a plurality of second tap electrodes, a plurality of first resistance films, a plurality of second resistance films, a plurality of first terminal electrodes, Multiple second
And a ground terminal electrode are formed.

【0008】複数の第1のタップ電極は、第1のコンデ
ンサエレメントの各々の第1のコンデンサ電極にそれぞ
れ電気的に接続される。これら第1のタップ電極の各々
には、複数の第1の抵抗膜のそれぞれの一方端が電気的
に接続される。これら第1の抵抗膜の各々の他方端に
は、第1の端子電極がそれぞれ電気的に接続される。
The plurality of first tap electrodes are electrically connected to the respective first capacitor electrodes of the first capacitor element. One end of each of the plurality of first resistance films is electrically connected to each of these first tap electrodes. A first terminal electrode is electrically connected to the other end of each of the first resistance films.

【0009】複数の第2のタップ電極は、第2のコンデ
ンサエレメントの各々の第3のコンデンサ電極にそれぞ
れ電気的に接続される。これら第2のタップ電極の各々
には、第2の抵抗膜のそれぞれの一方端が電気的に接続
される。これら第2の抵抗膜の各々の他方端には、第2
の端子電極がそれぞれ電気的に接続される。
The plurality of second tap electrodes are electrically connected to the respective third capacitor electrodes of the second capacitor element. One end of each second resistance film is electrically connected to each of these second tap electrodes. The other end of each of these second resistance films has a second
Are electrically connected to each other.

【0010】また、複数の第1のコンデンサエレメント
の各々の第2のコンデンサ電極および複数の第2のコン
デンサエレメントの各々の第4のコンデンサ電極は、接
続導体により共通に接続されるとともに、この接続導体
を介してアース端子電極に電気的に接続される。
Further, the second capacitor electrode of each of the plurality of first capacitor elements and the fourth capacitor electrode of each of the plurality of second capacitor elements are commonly connected by a connection conductor, and this connection is also performed. It is electrically connected to the ground terminal electrode through the conductor.

【0011】[0011]

【作用】この発明によれば、たとえば図5に示したフィ
ルタアレイ1が与える回路を、1個の積層セラミックブ
ロックを用いて構成され、かつ1個の部品として取扱う
ことができるCRアレイによって構成することができ
る。
According to the present invention, for example, the circuit provided by the filter array 1 shown in FIG. 5 is constituted by the CR array which is constructed by using one laminated ceramic block and can be handled as one component. be able to.

【0012】[0012]

【発明の効果】したがって、この発明によれば、CRア
レイを小型化することができ、このようなCRアレイを
用いる機器において、高密度実装に対応することができ
る。
As described above, according to the present invention, the CR array can be downsized, and the equipment using such a CR array can be used for high-density mounting.

【0013】この発明において、ブロックが、互いに平
行な1対の主面およびこれら主面に直交する方向に延び
る4つの側面を有しており、前記第1の端子電極、前記
第2の端子電極および前記アース端子電極が、それぞ
れ、4つの側面のいずれか上に延びる部分を含み、前記
第1のタップ電極、前記第2のタップ電極、前記第1の
抵抗膜および前記第2の抵抗膜が一方の主面上に形成さ
れたとき、この発明によるCRアレイは、表面実装可能
な部品として取扱うことができる。したがって、高密度
実装に一層寄与することができる。このように、この発
明によるCRアレイが表面実装可能な部品とされるとき
には、第1のタップ電極の各々と第1のコンデンサ電極
の各々とは、ブロックの内部から一方の主面にまで少な
くとも延びる第1の内部導体によって電気的に接続さ
れ、かつ第2のタップ電極の各々と第3のコンデンサ電
極の各々とは、ブロックの内部から一方の主面にまで少
なくとも延びる第2の内部導体によって電気的に接続さ
れることが好ましい。上述した第1および第2の内部導
体は、たとえば、バイアホールまたはスルーホールによ
って与えられる。
In the present invention, the block has a pair of main surfaces parallel to each other and four side surfaces extending in a direction orthogonal to the main surfaces, and the first terminal electrode and the second terminal electrode are provided. And the ground terminal electrode includes a portion extending on any of four side surfaces, and the first tap electrode, the second tap electrode, the first resistance film, and the second resistance film are When formed on one major surface, the CR array according to the present invention can be treated as a surface mountable component. Therefore, it can further contribute to high-density mounting. Thus, when the CR array according to the present invention is a surface mountable component, each of the first tap electrodes and each of the first capacitor electrodes extend at least from the inside of the block to one main surface. Each of the second tap electrodes and each of the third capacitor electrodes are electrically connected by the first inner conductor and are electrically connected by the second inner conductor extending at least from the inside of the block to one main surface. It is preferable that they are connected physically. The above-mentioned first and second inner conductors are provided by, for example, via holes or through holes.

【0014】[0014]

【実施例】図1ないし図4は、この発明の一実施例を説
明するためのものである。図1には、この実施例による
CRアレイ10の外観が斜視図で示されている。このよ
うなCRアレイ10は、コンピュータ等の回路に用いら
れる高周波用フィルタアレイとして有利に用いることが
できる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 4 are for explaining one embodiment of the present invention. FIG. 1 is a perspective view showing the appearance of a CR array 10 according to this embodiment. Such a CR array 10 can be advantageously used as a high frequency filter array used in a circuit of a computer or the like.

【0015】CRアレイ10は、積層セラミックブロッ
ク11を備える。ブロック11は、図2に示すように、
複数のセラミックシート12a〜12fが積層されて得
られたものである。セラミックシート12a〜12fの
各々を得るため、誘電体セラミック材料およびバインダ
を含むセラミックグリーンシートが所定の大きさに打ち
抜かれる。
The CR array 10 includes a laminated ceramic block 11. The block 11 is, as shown in FIG.
It is obtained by laminating a plurality of ceramic sheets 12a to 12f. To obtain each of the ceramic sheets 12a to 12f, a ceramic green sheet containing a dielectric ceramic material and a binder is punched into a predetermined size.

【0016】セラミックシート12a上には、各々複数
の、たとえば8つの第1のタップ電極13および8つの
第2のタップ電極14が、それぞれ、並んで形成され
る。第1および第2のタップ電極13および14内に
は、それぞれ、バイアホール15および16が設けられ
る。タップ電極13および14は、たとえば、導電ペー
ストを印刷することにより形成され、この印刷時おい
て、バイアホール15および16内にも導電ペーストが
付与される。
On the ceramic sheet 12a, a plurality of, for example, eight first tap electrodes 13 and eight second tap electrodes 14, respectively, are formed side by side. Via holes 15 and 16 are provided in the first and second tap electrodes 13 and 14, respectively. The tap electrodes 13 and 14 are formed, for example, by printing a conductive paste, and the conductive paste is also applied to the via holes 15 and 16 during the printing.

【0017】セラミックシート12b上には、第1のコ
ンデンサエレメントのための第1のコンデンサ電極17
が、第1のタップ電極13に対応して並列状態で形成さ
れるとともに、第2のコンデンサエレメントのための第
3のコンデンサ電極18が、第2のタップ電極14に対
応して並列状態で形成される。第1のコンデンサ電極1
7の各々内には、バイアホール15に対応するバイアホ
ール19が設けられ、第3のコンデンサ電極18の各々
内には、バイアホール16に対応するバイアホール20
が設けられる。コンデンサ電極17および18は、たと
えば、印刷により同時に形成され、この印刷時におい
て、バイアホール19および20内にも導電ペーストが
付与される。
On the ceramic sheet 12b there is a first capacitor electrode 17 for the first capacitor element.
Are formed in parallel corresponding to the first tap electrode 13, and a third capacitor electrode 18 for the second capacitor element is formed in parallel corresponding to the second tap electrode 14. To be done. First capacitor electrode 1
A via hole 19 corresponding to the via hole 15 is provided in each of 7 and a via hole 20 corresponding to the via hole 16 is provided in each of the third capacitor electrodes 18.
Is provided. Capacitor electrodes 17 and 18 are simultaneously formed by printing, for example, and at the time of printing, conductive paste is also applied to via holes 19 and 20.

【0018】セラミックシート12c上には、第1のコ
ンデンサエレメントを与えるように、第1のコンデンサ
電極17と対向する第2のコンデンサ電極21、およ
び、第2のコンデンサエレメントを与えるように、第3
のコンデンサ電極18と対向する第4のコンデンサ電極
22が形成される。これら第2および第4のコンデンサ
電極21および22は、接続導体23により共通に接続
される。接続導体23は、セラミックシート12cの両
端部において両側縁にまで延びている。また、セラミッ
クシート12c上には、前述したバイアホール15およ
び19に対応して、バイアホール24が設けられ、か
つ、前述したバイアホール16および20に対応して、
バイアホール25が設けられる。これらバイアホール2
4および25の各々の周囲には、バイアホール電極26
および27がそれぞれ形成される。コンデンサ電極21
および22ならびにバイアホール電極26および27
は、たとえば、印刷により同時に形成され、この印刷時
において、バイアホール24および25内にも導電ペー
ストが付与される。
On the ceramic sheet 12c, the second capacitor electrode 21 facing the first capacitor electrode 17 and the second capacitor element 3 are provided so as to provide the first capacitor element.
A fourth capacitor electrode 22 facing the capacitor electrode 18 is formed. The second and fourth capacitor electrodes 21 and 22 are commonly connected by the connection conductor 23. The connection conductor 23 extends to both side edges at both ends of the ceramic sheet 12c. Further, on the ceramic sheet 12c, via holes 24 are provided corresponding to the via holes 15 and 19 described above, and corresponding to the via holes 16 and 20 described above,
Via holes 25 are provided. These via holes 2
Around each of 4 and 25, a via hole electrode 26
And 27 are respectively formed. Capacitor electrode 21
And 22 and via-hole electrodes 26 and 27
Are simultaneously formed, for example, by printing, and the conductive paste is also applied in the via holes 24 and 25 at the time of printing.

【0019】セラミックシート12d上には、前述した
セラミックシート12bと同様、第1および第3のコン
デンサ電極17および18が形成される。このセラミッ
クシート12d上に形成されるコンデンサ電極17およ
び18内には、バイアホールが形成されない。
The first and third capacitor electrodes 17 and 18 are formed on the ceramic sheet 12d, like the above-mentioned ceramic sheet 12b. No via holes are formed in the capacitor electrodes 17 and 18 formed on the ceramic sheet 12d.

【0020】セラミックシート12e上には、前述した
セラミックシート12cと同様、第2および第4のコン
デンサ電極21および22ならびに接続導体23が形成
される。このセラミックシート12eには、バイアホー
ルおよびバイアホール電極が形成されない。
On the ceramic sheet 12e, the second and fourth capacitor electrodes 21 and 22 and the connecting conductor 23 are formed as in the above-mentioned ceramic sheet 12c. Via holes and via hole electrodes are not formed in the ceramic sheet 12e.

【0021】セラミックシート12fには、何らの電極
もバイアホールも形成されない。これらのセラミックシ
ート12a〜12fは、図2に示すような順序で積重ね
られ、次いで圧着される。これによって、図3に示すよ
うなブロック11が得られる。ブロック11の側面28
には、前述した接続導体23が露出している。側面28
に対向する側面29にも、図示しないが、接続導体23
が露出している。ブロック11は、たとえば、空気中に
おいて1200℃〜1300℃の温度で焼成され、焼結
体とされる。
No electrodes or via holes are formed on the ceramic sheet 12f. These ceramic sheets 12a to 12f are stacked in the order shown in FIG. 2 and then pressed. As a result, the block 11 as shown in FIG. 3 is obtained. Side 28 of block 11
The connection conductor 23 described above is exposed at. Side 28
Although not shown, the side surface 29 facing the connection conductor 23
Is exposed. The block 11 is fired at a temperature of 1200 ° C. to 1300 ° C. in the air to be a sintered body.

【0022】なお、ブロック11を得るため、単に1対
の第1および第2のコンデンサ電極17および21によ
って第1のコンデンサエレメントを与え、かつ単に1対
の第3および第4のコンデンサ電極18および22によ
って第2のコンデンサエレメントを与えるように、たと
えばセラミックシート12bおよび12cが用いられな
くても、逆に、第1のコンデンサエレメントを与える第
1および第2のコンデンサ電極17および21ならびに
第2のコンデンサエレメントを与える第3および第4の
コンデンサ電極18および22のそれぞれの対の数を増
やすため、セラミックシート12bおよび12cに相当
するセラミックシートをさらに積層してもよい。
It should be noted that in order to obtain the block 11, the first capacitor element is simply provided by a pair of first and second capacitor electrodes 17 and 21, and only a pair of third and fourth capacitor electrodes 18 and 21 are provided. Even if, for example, the ceramic sheets 12b and 12c are not used to provide the second capacitor element by 22, the first and second capacitor electrodes 17 and 21 and the second capacitor electrode 17 and 21, which provide the first capacitor element, are reversed. Ceramic sheets corresponding to the ceramic sheets 12b and 12c may be further laminated to increase the number of pairs of each of the third and fourth capacitor electrodes 18 and 22 which provide the capacitor element.

【0023】次に、図4に示すように、ブロック11の
側面28上には、複数、たとえば8つの第1の端子電極
30および2つのアース端子電極31が形成される。ま
た、ブロック11の側面29上には、複数、たとえば8
つの第2の端子電極32および2つのアース端子電極3
3が形成される。これら端子電極30,31,32,3
3は、各々の一部が、ブロック11の互いに対向する主
面34および35にまで延びるように形成されるのが好
ましい。ブロック11の一方の主面34上において、第
1の端子電極30に電気的に接続される第1のランド電
極36、第2の端子電極32に電気的に接続される第2
のランド電極37、第1のタップ電極13に電気的に接
続される第3のランド電極38、および第2のタップ電
極14に電気的に接続される第4のランド電極39がそ
れぞれ形成される。これら電極30〜33ならびに36
〜39は、適当な導電ペーストを印刷し、次いで焼付け
ることにより形成される。また、これらランド電極36
〜39は、タップ電極13,14や端子電極30〜33
の形成前、形成後のいずれにおいて形成してもよく、さ
らに省略することも可能である。
Next, as shown in FIG. 4, a plurality of, for example, eight first terminal electrodes 30 and two ground terminal electrodes 31 are formed on the side surface 28 of the block 11. Also, on the side surface 29 of the block 11, a plurality of, for example 8
Two second terminal electrodes 32 and two ground terminal electrodes 3
3 is formed. These terminal electrodes 30, 31, 32, 3
3 is preferably formed such that a part of each extends to the main surfaces 34 and 35 of the block 11 which face each other. On one main surface 34 of the block 11, a first land electrode 36 electrically connected to the first terminal electrode 30 and a second land electrode 36 electrically connected to the second terminal electrode 32.
Land electrode 37, a third land electrode 38 electrically connected to the first tap electrode 13, and a fourth land electrode 39 electrically connected to the second tap electrode 14 are formed. .. These electrodes 30-33 and 36
~ 39 are formed by printing a suitable conductive paste and then baking. In addition, these land electrodes 36
To 39 are tap electrodes 13 and 14 and terminal electrodes 30 to 33.
May be formed either before or after formation, and may be omitted.

【0024】次に、図1に示すように、ブロック11の
主面34上には、第1のランド電極36の各々と第3の
ランド電極38の対応のものとの間で延びるように、第
1の抵抗膜40が形成されるとともに、第2のランド電
極37の各々と第4のランド電極39の対応のものとの
間で延びるように、第2の抵抗膜41が形成される。こ
れら抵抗膜40および41は、たとえば、サーメットを
印刷し、次いで焼付けることにより形成される。これら
抵抗膜40および41は、必要に応じて、トリミングさ
れる。また、抵抗膜40および41を覆うように、たと
えば樹脂からなるオーバーコートを施してもよい。
Next, as shown in FIG. 1, on the main surface 34 of the block 11, so as to extend between each of the first land electrodes 36 and the corresponding one of the third land electrodes 38, The first resistance film 40 is formed, and the second resistance film 41 is formed so as to extend between each of the second land electrodes 37 and the corresponding fourth land electrode 39. These resistance films 40 and 41 are formed, for example, by printing a cermet and then baking it. These resistance films 40 and 41 are trimmed as needed. Further, an overcoat made of, for example, resin may be applied so as to cover the resistance films 40 and 41.

【0025】このようにして、CRアレイ10が得ら
れ,このCRアレイ10は、図5に示したフィルタアレ
イ1を構成する回路を与えている。すなわち、第1およ
び第2のコンデンサ電極17および21によって第1の
コンデンサエレメント2が与えられ、第3および第4の
コンデンサ電極18および22によって第2のコンデン
サエレメント3が与えられている。また、第1の抵抗膜
40によって第1の抵抗器エレメント4が与えられ、第
2の抵抗膜41によって第2の抵抗器エレメント5が与
えられる。また、第1のコンデンサ電極17は、バイア
ホール19および24を介して互いに電気的に接続され
るとともに、バイアホール15を介して第1のタップ電
極13に電気的に接続される。第1のタップ電極13に
は、第3のランド電極38を介して第1の抵抗膜40が
電気的に接続され、第1の抵抗膜40には、第1のラン
ド電極36を介して第1の端子電極30が電気的に接続
される。これら第1の端子電極30が第1の端子6とな
る。他方、第3のコンデンサ電極18は、バイアホール
20および25を介して互いに電気的に接続されるとと
もに、バイアホール16を介して第2のタップ電極14
に電気的に接続される。第2のタップ電極14には、第
3のランド電極39を介して第2の抵抗膜41が電気的
に接続され、第2の抵抗膜41には、第2のランド電極
37を介して第2の端子電極32が電気的に接続され
る。これら第2の端子電極32が第2の端子7となる。
また、第2および第4のコンデンサ電極21および22
は、接続導体23を介して共通に接続されるとともに、
アース端子電極31および33に電気的に接続される。
これらアース端子電極31および33は、アース端子8
となる。
In this way, the CR array 10 is obtained, and this CR array 10 provides the circuit that constitutes the filter array 1 shown in FIG. That is, the first and second capacitor electrodes 17 and 21 provide the first capacitor element 2, and the third and fourth capacitor electrodes 18 and 22 provide the second capacitor element 3. Further, the first resistance film 40 provides the first resistor element 4, and the second resistance film 41 provides the second resistor element 5. The first capacitor electrode 17 is electrically connected to each other through the via holes 19 and 24, and is also electrically connected to the first tap electrode 13 through the via hole 15. A first resistance film 40 is electrically connected to the first tap electrode 13 via a third land electrode 38, and a first resistance film 40 is connected to the first resistance film 40 via a first land electrode 36. One terminal electrode 30 is electrically connected. These first terminal electrodes 30 become the first terminals 6. On the other hand, the third capacitor electrode 18 is electrically connected to each other through the via holes 20 and 25, and the second tap electrode 14 is connected through the via hole 16.
Electrically connected to. A second resistance film 41 is electrically connected to the second tap electrode 14 via a third land electrode 39, and a second resistance film 41 is connected to the second resistance film 41 via a second land electrode 37. The two terminal electrodes 32 are electrically connected. These second terminal electrodes 32 become the second terminals 7.
In addition, the second and fourth capacitor electrodes 21 and 22
Are commonly connected via the connection conductor 23, and
It is electrically connected to the ground terminal electrodes 31 and 33.
These ground terminal electrodes 31 and 33 are connected to the ground terminal 8
Becomes

【0026】このようなCRアレイ10は、たとえば、
10mm×5mm×1mmの大きさのチップ部品として
構成することができる。
Such a CR array 10 is, for example,
It can be configured as a chip component having a size of 10 mm × 5 mm × 1 mm.

【0027】なお、図2に示すように、セラミックシー
ト12cおよび12e上にそれぞれ形成された第2のコ
ンデンサ電極21は、区別なく連続的に延びる形状をも
って形成され、接続導体の一部を第2のコンデンサ電極
が兼ねるような形状とされていてもよい。このことは、
第4のコンデンサ電極22についてもいえる。
As shown in FIG. 2, the second capacitor electrode 21 formed on each of the ceramic sheets 12c and 12e is formed to have a continuously extending shape without distinction, and a part of the connecting conductor is formed into a second shape. The capacitor electrode may have a shape that doubles as the capacitor electrode. This is
The same applies to the fourth capacitor electrode 22.

【0028】また、バイアホール15,19,24およ
びバイアホール16,20,25は、それぞれ、スルー
ホールに置換えられてもよい。
The via holes 15, 19, 24 and the via holes 16, 20, 25 may be replaced with through holes, respectively.

【0029】また、図示された実施例によるCRアレイ
10は、表面実装が可能である。しかしながら、この発
明は、表面実装可能なCRアレイに限定されるものでは
なく、したがって、積層セラミックブロックは、直方体
状でなくても、また、種々の端子電極は、直方体状のブ
ロックの側面以外の部分に形成されていてもよい。
The CR array 10 according to the illustrated embodiment can be surface-mounted. However, the present invention is not limited to surface mountable CR arrays, and therefore, the laminated ceramic block does not have to be in the shape of a rectangular parallelepiped, and the various terminal electrodes may be provided in other than side surfaces of the rectangular parallelepiped block. It may be formed in part.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例によるCRアレイ10を示
す斜視図である。
FIG. 1 is a perspective view showing a CR array 10 according to an embodiment of the present invention.

【図2】図1に示す積層セラミックブロック11を構成
する複数のセラミックシート12a〜12fを互いに分
離して示す斜視図である。
FIG. 2 is a perspective view showing a plurality of ceramic sheets 12a to 12f forming the laminated ceramic block 11 shown in FIG. 1 separately from each other.

【図3】図2に示したセラミックシート12a〜12f
を積層して得られた積層セラミックブロック11を示す
斜視図である。
FIG. 3 is a view showing the ceramic sheets 12a to 12f shown in FIG.
It is a perspective view which shows the laminated ceramic block 11 obtained by laminating | stacking.

【図4】図3に示した積層セラミックブロック11の外
表面上に端子電極30〜33を形成した状態を示す斜視
図である。
4 is a perspective view showing a state where terminal electrodes 30 to 33 are formed on the outer surface of the laminated ceramic block 11 shown in FIG.

【図5】この発明にとって興味あるフィルタアレイ1を
示す回路図である。
FIG. 5 is a circuit diagram showing a filter array 1 of interest to the present invention.

【符号の説明】[Explanation of symbols]

10 CRアレイ 11 積層セラミックブロック 12a〜12f セラミックシート 13 第1のタップ電極 14 第2のタップ電極 15,16,19,20,24,25 バイアホール 17 第1のコンデンサ電極 18 第3のコンデンサ電極 21 第2のコンデンサ電極 22 第4のコンデンサ電極 23 接続導体 28,29 側面 30 第1の端子電極 31,33 アース端子電極 32 第2の端子電極 34,35 主面 36〜39 ランド電極 40 第1の抵抗膜 41 第2の抵抗膜 10 CR Array 11 Multilayer Ceramic Block 12a to 12f Ceramic Sheet 13 First Tap Electrode 14 Second Tap Electrode 15, 16, 19, 20, 24, 25 Via Hole 17 First Capacitor Electrode 18 Third Capacitor Electrode 21 2nd capacitor electrode 22 4th capacitor electrode 23 Connection conductor 28,29 Side surface 30 1st terminal electrode 31,33 Ground terminal electrode 32 2nd terminal electrode 34,35 Main surface 36-39 Land electrode 40 1st Resistance film 41 Second resistance film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 積層セラミックブロックと、 前記ブロックの内部において互いに対向する少なくとも
1対の第1および第2のコンデンサ電極をそれぞれ有す
る複数の第1のコンデンサエレメントと、 前記ブロックの内部において互いに対向する少なくとも
1対の第3および第4のコンデンサ電極をそれぞれ有す
る複数の第2のコンデンサエレメントと、 前記複数の第1のコンデンサエレメントの各々の前記第
1のコンデンサ電極にそれぞれ電気的に接続され、かつ
前記ブロックの外表面上に形成される複数の第1のタッ
プ電極と、 前記複数の第1のタップ電極の各々にそれぞれの一方端
が電気的に接続され、かつ前記ブロックの外表面上に形
成される複数の第1の抵抗膜と、 前記複数の第1の抵抗膜の各々の他方端に電気的に接続
され、かつ前記ブロックの外表面上に形成される複数の
第1の端子電極と、 前記複数の第2のコンデンサエレメントの各々の前記第
3のコンデンサ電極にそれぞれ電気的に接続され、かつ
前記ブロックの外表面上に形成される複数の第2のタッ
プ電極と、 前記複数の第2のタップ電極の各々にそれぞれの一方端
が電気的に接続され、かつ前記ブロックの外表面上に形
成される複数の第2の抵抗膜と、 前記複数の第2の抵抗膜の各々の他方端に電気的に接続
され、かつ前記ブロックの外表面上に形成される複数の
第2の端子電極と、 前記複数の第1のコンデンサエレメントの各々の前記第
2のコンデンサ電極および前記複数の第2のコンデンサ
エレメントの各々の前記第4のコンデンサ電極を共通に
接続する接続導体と、 前記接続導体に電気的に接続され、かつ前記ブロックの
外表面上に形成されるアース端子電極とを備える、CR
アレイ。
1. A multilayer ceramic block, a plurality of first capacitor elements each having at least one pair of first and second capacitor electrodes facing each other inside the block, and facing each other inside the block. A plurality of second capacitor elements each having at least a pair of third and fourth capacitor electrodes, and electrically connected to the first capacitor electrodes of each of the plurality of first capacitor elements, and A plurality of first tap electrodes formed on the outer surface of the block, and one end of each of the plurality of first tap electrodes being electrically connected, and formed on the outer surface of the block And a plurality of first resistance films electrically connected to the other end of each of the plurality of first resistance films. A plurality of first terminal electrodes formed on the outer surface of the block, and electrically connected to the third capacitor electrodes of each of the plurality of second capacitor elements, and the outer surface of the block A plurality of second tap electrodes formed above, and a plurality of second tap electrodes each having one end electrically connected to each of the plurality of second tap electrodes and formed on the outer surface of the block. Second resistance film, a plurality of second terminal electrodes electrically connected to the other end of each of the plurality of second resistance films, and formed on the outer surface of the block; A connection conductor commonly connecting the second capacitor electrode of each one capacitor element and the fourth capacitor electrode of each of the plurality of second capacitor elements, and electrically connected to the connection conductor And a ground terminal electrode formed on the outer surface of the block.
array.
【請求項2】 前記ブロックは、互いに平行な1対の主
面およびこれら主面に直交する方向に延びる4つの側面
を有し、 前記第1の端子電極、前記第2の端子および前記アース
端子電極は、それぞれ、前記4つの側面のいずれか上に
延びる部分を含み、 前記第1および第2のタップ電極ならびに前記第1およ
び第2の抵抗膜は、一方の前記主面上に形成され、 前記第1のタップ電極の各々と前記第1のコンデンサ電
極の各々とは、前記ブロックの内部から前記一方の主面
にまで少なくとも延びる第1の内部導体によって電気的
に接続され、 前記第2のタップ電極の各々と前記第3のコンデンサ電
極の各々とは、前記ブロックの内部から前記一方の主面
にまで少なくとも延びる第2の内部導体によって電気的
に接続されている、請求項1に記載のCRアレイ。
2. The block has a pair of main surfaces parallel to each other and four side surfaces extending in a direction orthogonal to the main surfaces, the first terminal electrode, the second terminal and the ground terminal. Each of the electrodes includes a portion extending on any one of the four side surfaces, the first and second tap electrodes and the first and second resistance films are formed on one of the main surfaces, Each of the first tap electrodes and each of the first capacitor electrodes are electrically connected by a first internal conductor extending at least from the inside of the block to the one main surface, and the second The tap electrode and the third capacitor electrode are electrically connected to each other by a second internal conductor extending at least from the inside of the block to the one main surface. CR array of.
JP20020691A 1991-08-09 1991-08-09 Cr array Withdrawn JPH0547596A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20020691A JPH0547596A (en) 1991-08-09 1991-08-09 Cr array
US08/271,263 US5495387A (en) 1991-08-09 1994-07-06 RC array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20020691A JPH0547596A (en) 1991-08-09 1991-08-09 Cr array

Publications (1)

Publication Number Publication Date
JPH0547596A true JPH0547596A (en) 1993-02-26

Family

ID=16420574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20020691A Withdrawn JPH0547596A (en) 1991-08-09 1991-08-09 Cr array

Country Status (1)

Country Link
JP (1) JPH0547596A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166178A (en) * 1993-10-07 1995-06-27 Sumieito Kk Liquid fuel composition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166178A (en) * 1993-10-07 1995-06-27 Sumieito Kk Liquid fuel composition

Similar Documents

Publication Publication Date Title
US5495387A (en) RC array
US5889445A (en) Multilayer ceramic RC device
JPH0653075A (en) Laminated ceramic capacitor for balanced line
JP3061088B2 (en) Noise filter
KR100304792B1 (en) Multilayer coil and manufacturing method for the same
US7099131B2 (en) Surge absorber and surge absorber array
JPH0653049A (en) Chip type lc filter
USH416H (en) High capacitance flexible circuit
JPH0653048A (en) Chip type lc filter
JPH05299292A (en) Noise filter
JP2982539B2 (en) Chip feedthrough capacitor
JPH04299815A (en) Compound electronic part
JPH0547596A (en) Cr array
JP3134841B2 (en) Multilayer noise filter for differential transmission line
JPH0547598A (en) Cr array
JPH0547599A (en) Cr array
JPH05101950A (en) Chip type common mode choke coil
JPH0653046A (en) Noise filter
JPH05191116A (en) Laminated electronic equipment
JPS6341205B2 (en)
JPH05166672A (en) Composite part
JP2860862B2 (en) Chip type CR network and manufacturing method thereof
JPH0636906A (en) Chip type lr filter and manufacturing method thereof
JPH0653047A (en) Noise filter
JPH0837129A (en) Production of monolithic electronic parts

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112