JPH0547124B2 - - Google Patents

Info

Publication number
JPH0547124B2
JPH0547124B2 JP62154488A JP15448887A JPH0547124B2 JP H0547124 B2 JPH0547124 B2 JP H0547124B2 JP 62154488 A JP62154488 A JP 62154488A JP 15448887 A JP15448887 A JP 15448887A JP H0547124 B2 JPH0547124 B2 JP H0547124B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
current mirror
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62154488A
Other languages
Japanese (ja)
Other versions
JPS64807A (en
JPH01807A (en
Inventor
Kazuo Kato
Hideo Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62-154488A priority Critical patent/JPH01807A/en
Priority claimed from JP62-154488A external-priority patent/JPH01807A/en
Publication of JPS64807A publication Critical patent/JPS64807A/en
Publication of JPH01807A publication Critical patent/JPH01807A/en
Publication of JPH0547124B2 publication Critical patent/JPH0547124B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカレントミラー回路に係り、特に高周
波信号の演算に適したカレントミラー回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a current mirror circuit, and particularly to a current mirror circuit suitable for calculating high frequency signals.

〔従来の技術〕[Conventional technology]

カレントミラー回路は、電流の演算回路を構成
するのに利用される。例えば、最も簡単な演算と
して、一定の係数回路が、エミツタ面積比を所望
の計数に合わせたカレントミラー回路により構成
される。このようなカレントミラー回路について
は、グレーベン著、バイポーラ・アンド・モス・
アナログ・インテグレート・サーキツト・デザイ
ン、1984、ジヨンウイリー社、第4章(グラーベ
ン著、「バイポーラとモスアナログ集積回路」)
(A.B.Graben、Bipolar and MOS Analog
Integrated Circuits Design、1984、Johon
Wiley&Sons.Cpt.4)において論じられている。
A current mirror circuit is used to configure a current calculation circuit. For example, as the simplest calculation, a constant coefficient circuit is constructed by a current mirror circuit in which the emitter area ratio is adjusted to a desired count. This type of current mirror circuit is described in Bipolar and Mos.
Analog Integrated Circuit Design, 1984, John Willy, Chapter 4 (Graben, "Bipolar and Mos Analog Integrated Circuits")
(ABGraben, Bipolar and MOS Analog
Integrated Circuits Design, 1984, John
Discussed in Wiley & Sons.Cpt.4).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

カレントミラー回路の入力側は、通常1個又は
複数個の順方向ダイオード回路で構成される。第
2図は、カレントミラー回路を用いた2倍回路の
例を示す。この回路の入力端子111は、トラン
ジスタ151,152のベース・エミツタ間電圧
をもとにVBEとすると、基準(接地)電圧より
2VBEだけ高い電圧にある。従つて、入力電圧を
V1としたとき、各トランジスタは同じものとす
ればトランジスタ153,154合計のエミツタ
面積はトランジスタ151のそれの2倍になるか
ら出力電流I0は I0=2I1=2(V1−2VBE)/R1 となつて、電圧VBEに依存する。このため、電圧
VBEが温度などによつて変化すると出力電流I0
変化し、低い信号源電圧V1(特に高周波域では扱
う電圧が低い)で使用すると、出力電流I0の変化
も大きくなるという問題があつた。
The input side of the current mirror circuit is usually composed of one or more forward diode circuits. FIG. 2 shows an example of a doubling circuit using a current mirror circuit. The input terminal 111 of this circuit is lower than the reference (ground) voltage when V BE is based on the base-emitter voltage of the transistors 151 and 152.
Only 2V BE is at a higher voltage. Therefore, the input voltage
When V 1 , assuming that each transistor is the same, the total emitter area of transistors 153 and 154 is twice that of transistor 151, so the output current I 0 is I 0 = 2I 1 = 2 (V 1 - 2V BE )/R 1 and depends on the voltage V BE . For this reason, the voltage
When V BE changes due to temperature, etc., the output current I 0 also changes, and when used with a low signal source voltage V 1 (especially in the high frequency range, the voltage handled is low), the change in the output current I 0 also becomes large. It was hot.

本発明の目的は、トランジスタ特性の変動があ
つても、低電圧、とくに高周波も入力信号に対し
て精度よく演算を行えるカレントミラー回路を提
供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a current mirror circuit that can perform accurate calculations on input signals even at low voltages, especially at high frequencies, even when transistor characteristics vary.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的は、入力側と出力側トランジスタの
各エミツタを接続した共通端子と接地間に、可変
インピーダンス回路又は可変電圧回路により構成
された制御回路を挿入し、入力点の電圧変化が生
じると上記制御回路によつて入力端子電圧の変化
を打ち消すような負帰還ループを設けることによ
り達成される。
The purpose of the above is to insert a control circuit composed of a variable impedance circuit or a variable voltage circuit between the common terminal connecting the emitters of the input and output transistors and the ground, and when a voltage change at the input point occurs, the This is achieved by providing a negative feedback loop that cancels out changes in the input terminal voltage by means of a control circuit.

〔作用〕[Effect]

入力端子電圧が温度変動等により変化すると、
負帰還回路により制御回路の入力端子電圧が変化
し、それによりカレントミラー回路の入力端子電
圧が一定に保たれる。この結果、低入力電圧のと
きでも出力電流の変動がなく、高精度な演算が可
能となる。
When the input terminal voltage changes due to temperature fluctuations,
The negative feedback circuit changes the input terminal voltage of the control circuit, thereby keeping the input terminal voltage of the current mirror circuit constant. As a result, there is no fluctuation in the output current even when the input voltage is low, making it possible to perform highly accurate calculations.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明す
る。同図において、カレントミラー演算回路10
0の入力端111〜115には抵抗R1〜R5を介
して信号電圧V1〜V5が印加される。カレントミ
ラー回路100の共通端子105の入力端子11
5との間には負帰還制御回路200が挿入されて
いる。負帰還制御回路200は、可変インピーダ
ンス素子としてのトランジスタ220と差動増幅
器210で構成されている。差動増幅器210の
基準入力端子211には、入力端子115の目標
とする電圧としての基準電圧(図示せず)が与え
られる。そしてこの電圧の大きさは、カレントミ
ラー演算回路100の入力端子115の順方向ダ
イオードの電圧よりも僅かに高い電圧であり、従
来の第2図の場合のVBE程度の値である。
An embodiment of the present invention will be described below with reference to FIG. In the figure, a current mirror calculation circuit 10
Signal voltages V 1 to V 5 are applied to input terminals 111 to 115 of 0 through resistors R 1 to R 5 . Input terminal 11 of common terminal 105 of current mirror circuit 100
A negative feedback control circuit 200 is inserted between the circuit and the circuit 5. The negative feedback control circuit 200 includes a transistor 220 as a variable impedance element and a differential amplifier 210. A reference voltage (not shown) as a target voltage of the input terminal 115 is applied to the reference input terminal 211 of the differential amplifier 210. The magnitude of this voltage is slightly higher than the voltage of the forward diode of the input terminal 115 of the current mirror arithmetic circuit 100, and is about the same value as V BE in the conventional case shown in FIG.

以上のような構成において、負帰還回路200
は、カレントミラー演算回路入力端子115の電
圧を、増幅器210の基準入力211の電圧と等
しくするようにトランジスタ220の電流を調整
する。この結果、入力端子115のみでなく、順
方向電圧がほぼ等しい構成の各入力端子電圧11
1〜114も同じ基準値になるように制御される
ことになる。したがつて、入力端子115には、
他の演算入力111〜114の演算入力電圧V1
〜V4の平均値程度の電圧V5を印加しておけば、
演算回路100や出力電流I0は温度変動等に依存
せずに、入力V1〜V4で決まる。
In the above configuration, the negative feedback circuit 200
adjusts the current of transistor 220 so that the voltage at current mirror arithmetic circuit input terminal 115 is equal to the voltage at reference input 211 of amplifier 210. As a result, not only the input terminal 115 but also each input terminal voltage 11 having a configuration in which the forward voltage is approximately equal
1 to 114 are also controlled to have the same reference value. Therefore, the input terminal 115 has
Calculation input voltage V 1 of other calculation inputs 111 to 114
If you apply a voltage V5 that is about the average value of ~ V4 ,
The arithmetic circuit 100 and the output current I 0 are determined by the inputs V 1 to V 4 without depending on temperature fluctuations or the like.

I0=f(V1,V2,V3,V4) で与えられる出力となる。 The output is given by I 0 = f (V 1 , V 2 , V 3 , V 4 ).

ここで、カレントミラーの演算回路100とし
ては多様な回路が考えられ、それは第2図で説明
した2倍回路でもよい。また他の例として加算、
減算等もあり、それらをここで列挙しておく。
Here, various circuits can be considered as the current mirror arithmetic circuit 100, and it may be the double circuit described in FIG. 2. Another example is addition,
There are also subtractions, etc., and I will list them here.

第3図は2つのカレントミラーを並列接続した
加算回路である。入力端子111からの電流I1
入力端子112からの電流I2は出力端子130に
おいては次のように加算される。
FIG. 3 shows an adder circuit in which two current mirrors are connected in parallel. Current I 1 from input terminal 111 and current I 2 from input terminal 112 are added at output terminal 130 as follows.

I0=I1+I2 第4図は同じく加算回路で入力端子111,1
12は1個のカレントミラー回路に並列に設けら
れている。演算式は第3図のそれと同じである。
I 0 = I 1 + I 2 Figure 4 shows the same adder circuit with input terminals 111, 1
12 are provided in parallel to one current mirror circuit. The calculation formula is the same as that in FIG.

第5図は減算回路の例を示す。出力I0は I0=I1+I2 となる。 FIG. 5 shows an example of a subtraction circuit. The output I 0 becomes I 0 = I 1 + I 2 .

第6図も同じく減算回路を示している。演算式
は第5図のそれと同一であるが、第6図の回路は
NPNトランジスタのみで構成されているため、
第5図の回路に比較してより高速動作が可能であ
る。
FIG. 6 also shows a subtraction circuit. The calculation formula is the same as that in Figure 5, but the circuit in Figure 6 is
Consists of only NPN transistors,
It is possible to operate at higher speed than the circuit shown in FIG.

第7図は乗、除算回路の一実施例を示す。この
回路は、入力段を構成する3個のカレントミラー
対と、ベース電圧が固定された差動対のトランジ
スタ出力段から構成されている。各入力端子11
1,112,113へ流入する入力電流をI1
I2,I3とし、出力端子130a,130bの出力
電流をI01,I02とすると、各電流に次の関数が成
り立つ。
FIG. 7 shows an embodiment of the multiplication/division circuit. This circuit consists of three current mirror pairs constituting an input stage and a differential pair of transistor output stages with fixed base voltages. Each input terminal 11
The input current flowing into 1, 112, 113 is I 1 ,
When I 2 and I 3 and the output currents of the output terminals 130a and 130b are I 01 and I 02 , the following function holds true for each current.

I01/I02=I1/I2 I01+I02=I1 したがつて出力電流I01,I02は I01=I2/(I2+I3)・I1 I02=I3/(I2+I3)・I1 となる。この演算式は限定された乗、除算を示し
ているが、この形はCRTデイスプレー装置のブ
ライトネス信号調整回路に適用して有効なもので
ある。
I 01 / I 02 = I 1 / I 2 I 01 + I 02 = I 1 Therefore, the output current I 01 , I 02 is I 01 = I 2 / (I 2 + I 3 )・I 1 I 02 = I 3 / (I 2 + I 3 )・I 1 . Although this arithmetic expression shows limited multiplication and division, this form is effective when applied to the brightness signal adjustment circuit of a CRT display device.

以上のような演算回路を第1図のカレントミラ
ー演算回路100として用いれば、各入力端子の
電圧が一定に制御されるから精度のよい演算が可
能となり、カレントミラー回路の高周波での良好
な特性を生かして、例えば100MHzで5V以下の低
電圧動作が可能になる。
If such an arithmetic circuit as described above is used as the current mirror arithmetic circuit 100 shown in FIG. 1, the voltage of each input terminal is controlled to be constant, so highly accurate arithmetic is possible, and the current mirror circuit has good characteristics at high frequencies. By taking advantage of this, for example, low voltage operation of 5V or less at 100MHz becomes possible.

次に本発明の他の実施例を説明する。第8図は
その一実施例であり、第1図と同一物若しくは等
価物は同一符号で示している。第8図の回路は、
カレントミラー演算回路として簡単な2倍係数で
あり、入力段のトランジスタ151に対し出力段
のトランジスタ155,156は2倍のエミツタ
面積を有している。トランジスタ153,154
と抵抗175の回路は、温度変動等に対して入力
段の端子電圧とほとんど等しい端子電圧を得るた
めの入力端子電圧検出回路を構成しており、入力
側のトランジスタ151,155等と同一種、同
一寸法のトランジスタで構成されている。したが
つて、端子115の電圧は端子111の電圧と温
度変化も含めてほどんど等しくなる。
Next, another embodiment of the present invention will be described. FIG. 8 shows one embodiment, and the same or equivalent parts as in FIG. 1 are indicated by the same reference numerals. The circuit in Figure 8 is
This is a simple doubling factor for a current mirror operation circuit, and the output stage transistors 155 and 156 have an emitter area twice that of the input stage transistor 151. Transistors 153, 154
The circuit including the resistor 175 constitutes an input terminal voltage detection circuit for obtaining a terminal voltage almost equal to the input stage terminal voltage against temperature fluctuations, etc., and is made of the same type as the input side transistors 151, 155, etc. It consists of transistors of the same size. Therefore, the voltage at terminal 115 is almost equal to the voltage at terminal 111, including temperature changes.

端子115の電圧は、差動増幅器210の一方
の入力へ印加され、他方の入力には抵抗176,
177の分圧によりVBなる基準電圧が与えられ
ている。増幅器210の出力は、演算回路の共通
端子105と接地間に挿入された可変インピーダ
ンス素子としてのトランジスタ220のベース電
極へ接続されている。したがつて、上記の負帰還
制御ループにより端子115の電圧(≒端子11
1の電圧)はVBに等しくなる。その場合の出力I0
は I0=2(V1−VB)/R となり、VBが変動しないから安定な2倍係数回
路となる。
The voltage at terminal 115 is applied to one input of differential amplifier 210, and the other input is connected to resistor 176,
A reference voltage VB is provided by the voltage division of 177. The output of the amplifier 210 is connected to the base electrode of a transistor 220 as a variable impedance element inserted between the common terminal 105 of the arithmetic circuit and ground. Therefore, due to the above negative feedback control loop, the voltage at terminal 115 (≒terminal 11
1 voltage) will be equal to V B. Output I 0 in that case
I 0 =2(V 1 −V B )/R, and since V B does not fluctuate, it becomes a stable double coefficient circuit.

第9図は本発明の他の一実施例を示すもので、
位相同期回路の主要部を示している。すなわち、
位相弁別回路300とその出力スイツチ321,
322、抵抗351とコンデンサ350から成る
フイルタ、電流制御発振器(エミツタ結合マルチ
バイブレータ)160とその定電流制御回路トラ
ンジスタ151〜153、バイアス用定電流源1
68、電流加算点の制御回路200などから構成
されている。この回路における制御の一つの目的
は、電流流入点111の電圧を常にスイツチ32
1,322の分圧点の電圧に等しくなるように制
御して、発振器の制御安定度を向上することであ
る。そのため、加算点111の制御すべき基準電
圧は位相弁別回路300の出力スイツチ321,
322と同様な構成の分圧回路トランジスタ22
1,222で与えられる。そうすることにより、
位相弁別回路300の出力パルスのオーバラツプ
時の電圧は基準電圧と等しくできるので、オーバ
ラツプ分は発振器側のオフセツトにならない。
FIG. 9 shows another embodiment of the present invention,
This shows the main parts of a phase-locked circuit. That is,
Phase discrimination circuit 300 and its output switch 321,
322, a filter consisting of a resistor 351 and a capacitor 350, a current controlled oscillator (emitter-coupled multivibrator) 160 and its constant current control circuit transistors 151 to 153, and a bias constant current source 1
68, a control circuit 200 for a current addition point, and the like. One purpose of control in this circuit is to always keep the voltage at the current inflow point 111 at the switch 32.
The objective is to improve the control stability of the oscillator by controlling the voltage to be equal to the voltage at the voltage dividing point of 1,322. Therefore, the reference voltage to be controlled at the addition point 111 is the output switch 321 of the phase discrimination circuit 300,
Voltage divider circuit transistor 22 having the same configuration as 322
It is given by 1,222. By doing so,
Since the voltage when the output pulses of the phase discrimination circuit 300 overlap can be made equal to the reference voltage, the overlap does not become an offset on the oscillator side.

加算点111の基準電圧としては、VCC/2
か、若しくはそれに近いVCCの比較電圧である。
したがつて、その場合、増幅器210とそのバイ
アス回路にはCMOSのインバータアンプを用い
ることもできる。
The reference voltage of the addition point 111 is V CC /2
It is a comparison voltage of V CC at or close to it.
Therefore, in that case, a CMOS inverter amplifier can also be used for the amplifier 210 and its bias circuit.

以上、本発明を実施例により詳細に説明してき
たが、本発明は実施例にのみ限定されるものでは
なく、カレントミラー回路にMOS回路、MOSと
バイポーラの複合回路などを用いた、種々の回路
形式に対して適用することは明らかである。
Although the present invention has been explained in detail using examples above, the present invention is not limited to the examples, and can be applied to various circuits using a current mirror circuit, a MOS circuit, a composite circuit of MOS and bipolar, etc. It is obvious that it applies to formats.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、カレントミラー回路を低い電
圧信号源で精度よく動作させることができるの
で、高周波で動作する精度のよい演算回路を実現
できるという効果がある。
According to the present invention, since the current mirror circuit can be operated with high precision using a low voltage signal source, it is possible to realize an arithmetic circuit with high precision that operates at a high frequency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路のブロツ
ク図、第2図は従来回路例を示す図、第3図〜第
7図は本発明の適用を示す部分回路図、第8図及
び第9図はそれぞれ本発明の他の実施例を示す回
路図である。 100……演算回路、105……共通端子、1
11〜115……入力端子、210……差動増幅
器、220……トランジスタ。
FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a conventional circuit, FIGS. 3 to 7 are partial circuit diagrams showing an application of the present invention, and FIGS. FIG. 9 is a circuit diagram showing other embodiments of the present invention. 100...Arithmetic circuit, 105...Common terminal, 1
11-115...Input terminal, 210...Differential amplifier, 220...Transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 トランジスタのエミツタが共通電位に接続さ
れたカレントミラー回路であつて出力端子と少な
くとも1つ以上の入力端子とを備えるカレントミ
ラー回路において、1つの前記入力端子の電圧と
基準電圧とを比較し両者が等しくなるように前記
共通電位を制御する電圧制御手段を設けたことを
特徴とするカレントミラー回路。
1. In a current mirror circuit in which the emitters of transistors are connected to a common potential, and which includes an output terminal and at least one input terminal, the voltage of one input terminal is compared with a reference voltage, and both 1. A current mirror circuit comprising voltage control means for controlling the common potential so that the common potentials are equal to each other.
JP62-154488A 1987-06-23 current mirror circuit Granted JPH01807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62-154488A JPH01807A (en) 1987-06-23 current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62-154488A JPH01807A (en) 1987-06-23 current mirror circuit

Publications (3)

Publication Number Publication Date
JPS64807A JPS64807A (en) 1989-01-05
JPH01807A JPH01807A (en) 1989-01-05
JPH0547124B2 true JPH0547124B2 (en) 1993-07-15

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261410A (en) * 1985-09-11 1987-03-18 Toshiba Corp Current mirror circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261410A (en) * 1985-09-11 1987-03-18 Toshiba Corp Current mirror circuit

Also Published As

Publication number Publication date
JPS64807A (en) 1989-01-05

Similar Documents

Publication Publication Date Title
JPS6142965B2 (en)
JPS5857807A (en) Voltage controlled variable gain circuit
JPH0714135B2 (en) Filter circuit
JPS6213843B2 (en)
JP2733962B2 (en) Gain control amplifier
KR860000440B1 (en) Signal leve control circuit
JPH0547124B2 (en)
JPH07283652A (en) Voltage control capacitor
JPS6213844B2 (en)
JPH01807A (en) current mirror circuit
JPH0253961B2 (en)
JPH0527282B2 (en)
JPH0462608B2 (en)
JPH0546792A (en) Multiplying circuit
JPS63214889A (en) Arithmetic circuit
JP2661303B2 (en) Modulation circuit
JP2901248B2 (en) Variable reactance circuit
JP2548419B2 (en) Amplifier circuit
JPS5914813Y2 (en) constant current circuit
JP2602484Y2 (en) PLL circuit for FM stereo demodulation
KR830001932B1 (en) Amplification circuit
JPS62145907A (en) Transistor circuit
JPS6256685B2 (en)
JPH0358603A (en) Gain control circuit
JPS5985574A (en) Double balancing circuit