JPH0546438A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0546438A JPH0546438A JP3201655A JP20165591A JPH0546438A JP H0546438 A JPH0546438 A JP H0546438A JP 3201655 A JP3201655 A JP 3201655A JP 20165591 A JP20165591 A JP 20165591A JP H0546438 A JPH0546438 A JP H0546438A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- firmware
- input
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ファームウェア制御により動作する情報処理
装置に関し、入出力装置の動作時間を容易に測定するこ
とを目的とする。 【構成】 各入出力装置への起動指示および入出力装置
から終結割込みを認識する各ファームウェア処理の処理
内容をその先頭でスタート指示を送出し、その末尾でス
トップ指示を送出するように変更する手段と、前記スタ
ート指示が送出されてからストップ指示が送出されるま
での時間を計測して記録する手段とを設けることにより
構成する。
装置に関し、入出力装置の動作時間を容易に測定するこ
とを目的とする。 【構成】 各入出力装置への起動指示および入出力装置
から終結割込みを認識する各ファームウェア処理の処理
内容をその先頭でスタート指示を送出し、その末尾でス
トップ指示を送出するように変更する手段と、前記スタ
ート指示が送出されてからストップ指示が送出されるま
での時間を計測して記録する手段とを設けることにより
構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ファームウェア制御に
より動作する情報処理装置に関し、入出力装置の性能を
容易に測定する手段を具備するものに係る。
より動作する情報処理装置に関し、入出力装置の性能を
容易に測定する手段を具備するものに係る。
【０００２】入出力装置は機械的動作を伴うため、入出
力動作の速度は、処理装置の演算速度よりもはるかに遅
い。そこで、両者の速度調整をとる方式並びに入出力動
作を高速化する方式がいろいろと提案されている。そし
て、これらの方式に対応する種々の入出力装置が出荷さ
れている。
力動作の速度は、処理装置の演算速度よりもはるかに遅
い。そこで、両者の速度調整をとる方式並びに入出力動
作を高速化する方式がいろいろと提案されている。そし
て、これらの方式に対応する種々の入出力装置が出荷さ
れている。
【０００３】
【従来の技術】図６は、ＳＣＳＩインタフェースを説明
する図である。ＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）は、マイクロコ
ンピュータと周辺機器とのインタフェースであり米国規
格協会（ＡＮＳＩ）が規格化したものである。ＳＣＳＩ
はハードディスク用のインタフェースであるＳＡＳＩ
（Ｓｈｕｇａｒｔ Ａｓｓｏｃｉａｔｅｓ Ｓｙｓｔｅ
ｍ Ｉｎｔｅｒｆａｃｅ）を拡張しており、ハードディ
スク３５，３９の他フロッピディスク，ＭＯ（Ｍａｇｎ
ｅｔｏ−Ｏｐｔｉｃ）ディスク３６，ＣＤ−ＲＯＭ３
７，スキャナー，プリンタ３８，計測器などの周辺機器
を接続することができる。
する図である。ＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）は、マイクロコ
ンピュータと周辺機器とのインタフェースであり米国規
格協会（ＡＮＳＩ）が規格化したものである。ＳＣＳＩ
はハードディスク用のインタフェースであるＳＡＳＩ
（Ｓｈｕｇａｒｔ Ａｓｓｏｃｉａｔｅｓ Ｓｙｓｔｅ
ｍ Ｉｎｔｅｒｆａｃｅ）を拡張しており、ハードディ
スク３５，３９の他フロッピディスク，ＭＯ（Ｍａｇｎ
ｅｔｏ−Ｏｐｔｉｃ）ディスク３６，ＣＤ−ＲＯＭ３
７，スキャナー，プリンタ３８，計測器などの周辺機器
を接続することができる。
【０００４】ＳＣＳＩを使用すると、ＳＣＳＩバス上に
接続される多数の周辺機器３５〜３９とのデータ転送を
同一のプロトコルで制御できる。また、それまでパソコ
ン２９，３０側で行なっていた周辺機器３５〜３９を動
作させるための複雑な制御をコントローラ３１〜３４側
で行なうようにしているので、パソコン２９，３０の処
理効率を向上させることができる。データ転送速度は毎
秒数メガバイト程度の高速なものであり、大量のデータ
を取り扱うことができる。
接続される多数の周辺機器３５〜３９とのデータ転送を
同一のプロトコルで制御できる。また、それまでパソコ
ン２９，３０側で行なっていた周辺機器３５〜３９を動
作させるための複雑な制御をコントローラ３１〜３４側
で行なうようにしているので、パソコン２９，３０の処
理効率を向上させることができる。データ転送速度は毎
秒数メガバイト程度の高速なものであり、大量のデータ
を取り扱うことができる。
【０００５】プロセッサ４０，４３が各入出力装置３５
〜３９を起動させるように指示すると、その入出力装置
とメモリ４１，４４との間でデータ転送が行なわれる。
ホストアダプタ４２，４５とコントローラ３１〜３４間
はＳＣＳＩを用いたデータ転送が行なわれ、ホストアダ
プタ４２，４５とメモリ４１，４４間は通常ＤＭＡ（Ｄ
ｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送が行な
われる。データ入出力が終了すると、プロセッサ４０，
４３に対して終結割込みがかかる。
〜３９を起動させるように指示すると、その入出力装置
とメモリ４１，４４との間でデータ転送が行なわれる。
ホストアダプタ４２，４５とコントローラ３１〜３４間
はＳＣＳＩを用いたデータ転送が行なわれ、ホストアダ
プタ４２，４５とメモリ４１，４４間は通常ＤＭＡ（Ｄ
ｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送が行な
われる。データ入出力が終了すると、プロセッサ４０，
４３に対して終結割込みがかかる。
【０００６】
【発明が解決しようとする課題】プロセッサがデータ入
出力を指示してからその終結割込みを受けるまでの時間
をアクセス時間と称している。アクセス時間は入出力装
置の性能を表わすものとして使用されている。アクセス
時間には、コントローラが入出力命令をフェッチする時
間、入出力装置が動作する時間、入出力データの転送時
間や終結割込みをかけにいく時間などを含む。また、バ
スが占有されている場合には、バスが空くまでの待ち時
間もアクセス時間に含まれる。
出力を指示してからその終結割込みを受けるまでの時間
をアクセス時間と称している。アクセス時間は入出力装
置の性能を表わすものとして使用されている。アクセス
時間には、コントローラが入出力命令をフェッチする時
間、入出力装置が動作する時間、入出力データの転送時
間や終結割込みをかけにいく時間などを含む。また、バ
スが占有されている場合には、バスが空くまでの待ち時
間もアクセス時間に含まれる。
【０００７】すなわち、アクセス時間は、入出力装置の
性能を表わすものとして有効であるが、システム環境に
依存するという問題点があった。つまり、研究開発の段
階で測定するアクセス時間と、ユーザが使用する環境下
でのアクセス時間とは、必ずしも一致するものではな
い。また、アクセス時間を測定する方法として、種々の
条件を作り出して特異な入出力データを用いるものが知
られているが、これらはおおよそ実用的ではないという
問題点があった。
性能を表わすものとして有効であるが、システム環境に
依存するという問題点があった。つまり、研究開発の段
階で測定するアクセス時間と、ユーザが使用する環境下
でのアクセス時間とは、必ずしも一致するものではな
い。また、アクセス時間を測定する方法として、種々の
条件を作り出して特異な入出力データを用いるものが知
られているが、これらはおおよそ実用的ではないという
問題点があった。
【０００８】本発明は、このような従来の問題点に鑑
み、ファームウェア制御により動作する情報処理装置に
おいて各入出力装置の性能を測定する手段を設け、任意
のときに任意の入出力装置の性能を容易に測定すること
ができる情報処理装置を提供することを目的とする。
み、ファームウェア制御により動作する情報処理装置に
おいて各入出力装置の性能を測定する手段を設け、任意
のときに任意の入出力装置の性能を容易に測定すること
ができる情報処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、上述の
目的は前記特許請求の範囲に記載した手段により達成さ
れる。すなわち、本発明は、ファームウェア制御により
動作する情報処理装置において、ファームウェアからス
タート指示を受けると該スタート指示を記憶するスター
ト指示レジスタと、ファームウェアからストップ指示を
受けると該ストップ指示を記憶するストップ指示レジス
タと、スタート指示からストップ指示までの時間を計測
するタイマと、該タイマが計測する時間を記録するトレ
ースメモリとを有する時間測定手段と、各入出力装置へ
の起動指示および入出力装置からの終結割込みを認識す
る各ファームウェア処理に対するスタートアドレスとス
トップアドレスとを記憶するアドレステーブルと、任意
の入出力装置を指定されると前記アドレステーブルを参
照して、指定された入出力装置に対応するファームウェ
ア処理のスタートアドレスとストップアドレスとを求
め、該ファームウェア処理の先頭および末尾の処理内容
を前記時間計測手段に対してスタート指示およびストッ
プ指示を送出するように変更する手段とを設ける情報処
理装置である。
目的は前記特許請求の範囲に記載した手段により達成さ
れる。すなわち、本発明は、ファームウェア制御により
動作する情報処理装置において、ファームウェアからス
タート指示を受けると該スタート指示を記憶するスター
ト指示レジスタと、ファームウェアからストップ指示を
受けると該ストップ指示を記憶するストップ指示レジス
タと、スタート指示からストップ指示までの時間を計測
するタイマと、該タイマが計測する時間を記録するトレ
ースメモリとを有する時間測定手段と、各入出力装置へ
の起動指示および入出力装置からの終結割込みを認識す
る各ファームウェア処理に対するスタートアドレスとス
トップアドレスとを記憶するアドレステーブルと、任意
の入出力装置を指定されると前記アドレステーブルを参
照して、指定された入出力装置に対応するファームウェ
ア処理のスタートアドレスとストップアドレスとを求
め、該ファームウェア処理の先頭および末尾の処理内容
を前記時間計測手段に対してスタート指示およびストッ
プ指示を送出するように変更する手段とを設ける情報処
理装置である。
【００１０】
【作用】図１は、本発明の原理説明図である。情報処理
装置２は、アドレステーブル部４に各入出力装置と入出
力を行なうためのファームウェア処理のアドレステーブ
ルを有している。種々のファームウェア処理の内容は、
ＣＳ５内の予め決められたアドレスに記録されている。
表１にアドレステーブルの一例を示す。表１には四つの
ファームウェア処理のスタートアドレス及びストップア
ドレスが示されており各ファームウェア処理には識別の
ためのＣＨ番号が付けられている。“ＦＦＦＦ”のＣＨ
番号は、アドレステーブルの終わりを意味する。
装置２は、アドレステーブル部４に各入出力装置と入出
力を行なうためのファームウェア処理のアドレステーブ
ルを有している。種々のファームウェア処理の内容は、
ＣＳ５内の予め決められたアドレスに記録されている。
表１にアドレステーブルの一例を示す。表１には四つの
ファームウェア処理のスタートアドレス及びストップア
ドレスが示されており各ファームウェア処理には識別の
ためのＣＨ番号が付けられている。“ＦＦＦＦ”のＣＨ
番号は、アドレステーブルの終わりを意味する。
【表１】
【００１１】端末１から測定対象の入出力装置が指定さ
れると、情報処理装置２は、アドレステーブル部４にあ
る指定された入出力装置に対応するアドレステーブル
を、変更手段３に参照させる。変更手段３は、参照した
スタートアドレス、ストップアドレスの処理内容を変更
するために、ＣＳ（Ｃｏｎｔｒｏｌ Ｓｔｏｒａｇｅ）
５に対してＣＳパッチを当てにいく。処理内容の変更
は、スタートアドレスの処理からストップアドレスの処
理までの経過時間を測定する不図示の手段に対してスタ
ート指示およびストップ指示を送出するための命令を付
加するようにする。
れると、情報処理装置２は、アドレステーブル部４にあ
る指定された入出力装置に対応するアドレステーブル
を、変更手段３に参照させる。変更手段３は、参照した
スタートアドレス、ストップアドレスの処理内容を変更
するために、ＣＳ（Ｃｏｎｔｒｏｌ Ｓｔｏｒａｇｅ）
５に対してＣＳパッチを当てにいく。処理内容の変更
は、スタートアドレスの処理からストップアドレスの処
理までの経過時間を測定する不図示の手段に対してスタ
ート指示およびストップ指示を送出するための命令を付
加するようにする。
【００１２】
【実施例】図２は、性能測定ボードについて説明する図
である。図２において、情報処理装置６内の命令実行部
１５は、複数のプロセッサ２１〜２４を有しており、マ
ルチプロセッサシステムを構成している。入出力装置１
１〜１４とのデータ入出力は、ＷＳＣ（ＷｏｒｋＳｔａ
ｔｉｏｎ Ｃｈａｎｎｅｌ）１７，１８またはＶＦＣ
（Ｖｅｒｓａｔｉｌｅ Ｆｉｌｅ Ｃｈａｎｎｅｌ）１
９を介して行なう。ＷＳＣ１７は、プリンタ１１を制御
するコントローラ７へ印刷データを送信する。ＷＳＣ１
８は、ディスプレイ１２を制御するコントローラ８へ表
示データを送信する。ＶＦＣ１９は、ハードディスク１
３，１４を制御するコントローラ９，１０との間で入出
力データを送受信する。メモリ２０は、複数の装置１７
〜１９，２１〜２４で共用し、それぞれの装置は決めら
れた領域を使用する。
である。図２において、情報処理装置６内の命令実行部
１５は、複数のプロセッサ２１〜２４を有しており、マ
ルチプロセッサシステムを構成している。入出力装置１
１〜１４とのデータ入出力は、ＷＳＣ（ＷｏｒｋＳｔａ
ｔｉｏｎ Ｃｈａｎｎｅｌ）１７，１８またはＶＦＣ
（Ｖｅｒｓａｔｉｌｅ Ｆｉｌｅ Ｃｈａｎｎｅｌ）１
９を介して行なう。ＷＳＣ１７は、プリンタ１１を制御
するコントローラ７へ印刷データを送信する。ＷＳＣ１
８は、ディスプレイ１２を制御するコントローラ８へ表
示データを送信する。ＶＦＣ１９は、ハードディスク１
３，１４を制御するコントローラ９，１０との間で入出
力データを送受信する。メモリ２０は、複数の装置１７
〜１９，２１〜２４で共用し、それぞれの装置は決めら
れた領域を使用する。
【００１３】情報処理装置６は、着脱可能な性能測定ボ
ード１６を装備している。また、ファームウェア処理に
は、先に述べたような処理内容の変更がなされているも
のとする。スタート指示レジスタ２７は、入出力装置へ
の起動指示のときに、変更後のファームウェア処理を実
行すると送出されるスタート指示を記憶する。ストップ
指示レジスタ２８は、入出力装置からの終結割込みがか
かるときに、変更後のファームウェア処理を実行すると
送出されるストップ指示を記憶する。タイマ２５は、ス
トップ指示が送出されてからストップ指示が送出される
までの時間を１マイクロ秒単位で計測する。トレースメ
モリ２６はタイマ２５が計測する時間を記録する。
ード１６を装備している。また、ファームウェア処理に
は、先に述べたような処理内容の変更がなされているも
のとする。スタート指示レジスタ２７は、入出力装置へ
の起動指示のときに、変更後のファームウェア処理を実
行すると送出されるスタート指示を記憶する。ストップ
指示レジスタ２８は、入出力装置からの終結割込みがか
かるときに、変更後のファームウェア処理を実行すると
送出されるストップ指示を記憶する。タイマ２５は、ス
トップ指示が送出されてからストップ指示が送出される
までの時間を１マイクロ秒単位で計測する。トレースメ
モリ２６はタイマ２５が計測する時間を記録する。
【００１４】図３は、性能測定について説明する図であ
る。図３において、システムファームにはＣＨ番号
“１”〜“９”を割り当てており、ＶＦＣにはＣＨ番号
“１０”〜“１９”を、ＷＳＣにはＣＨ番号“２０”〜
“２９”をＩＯコモンにはＣＨ番号“６０”〜“６３”
をそれぞれ割り当てているものとする。ＩＯコモンは、
命令実行部のファームである。各ＣＨ番号のファームウ
ェア処理が始まると、性能測定ボードへスタート指示が
送出される。そのファームウェア処理が終わるときには
性能測定ボードへストップ指示が送出される。性能測定
ボードでは、タイマによる時間計測が行なわれる。その
ようすは、トレースメモリに記録されるので解析して出
力することができる。
る。図３において、システムファームにはＣＨ番号
“１”〜“９”を割り当てており、ＶＦＣにはＣＨ番号
“１０”〜“１９”を、ＷＳＣにはＣＨ番号“２０”〜
“２９”をＩＯコモンにはＣＨ番号“６０”〜“６３”
をそれぞれ割り当てているものとする。ＩＯコモンは、
命令実行部のファームである。各ＣＨ番号のファームウ
ェア処理が始まると、性能測定ボードへスタート指示が
送出される。そのファームウェア処理が終わるときには
性能測定ボードへストップ指示が送出される。性能測定
ボードでは、タイマによる時間計測が行なわれる。その
ようすは、トレースメモリに記録されるので解析して出
力することができる。
【００１５】図４は、ＣＳパッチの実施例を示す図であ
る。図４に示すＣＳパッチは、表２に示すアドレステー
ブルを参照することによって行なわれるものである。Ｃ
Ｈ番号“０”のスタートアドレス“１００”番地には命
令イが、次のアドレスには命令ロが格納されている。Ｃ
Ｓパッチをすると、この２つの命令イ，ロはジャンプリ
ンク命令ＪＬに書き換えられる。ジャンプリンク先は、
そのオペランドが示すようにポインタが示す命令列の先
頭アドレスである。
る。図４に示すＣＳパッチは、表２に示すアドレステー
ブルを参照することによって行なわれるものである。Ｃ
Ｈ番号“０”のスタートアドレス“１００”番地には命
令イが、次のアドレスには命令ロが格納されている。Ｃ
Ｓパッチをすると、この２つの命令イ，ロはジャンプリ
ンク命令ＪＬに書き換えられる。ジャンプリンク先は、
そのオペランドが示すようにポインタが示す命令列の先
頭アドレスである。
【表２】
【００１６】図５に、ジャンプリンク先の命令列を示
す。引き続きＣＳパッチの実施例を説明すると、命令列
の先頭アドレスには、１バイト命令ＤＣがありこれを命
令イに書き換える。次のアドレスにも１バイト命令ＤＣ
があり、これは命令ロに書き換える。続いて、作業用レ
ジスタの内容が破壊されることがないようにその内容を
退避する。次に、ＣＨ番号“０”を作業用レジスタにロ
ードして、そのＣＨ番号“０”を載せたスタート指示を
送出する。最後に作業用レジスタの内容を復元してか
ら、元のファームウェア処理へ復帰する。
す。引き続きＣＳパッチの実施例を説明すると、命令列
の先頭アドレスには、１バイト命令ＤＣがありこれを命
令イに書き換える。次のアドレスにも１バイト命令ＤＣ
があり、これは命令ロに書き換える。続いて、作業用レ
ジスタの内容が破壊されることがないようにその内容を
退避する。次に、ＣＨ番号“０”を作業用レジスタにロ
ードして、そのＣＨ番号“０”を載せたスタート指示を
送出する。最後に作業用レジスタの内容を復元してか
ら、元のファームウェア処理へ復帰する。
【００１７】その他のＣＳアドレス“８００”，“４０
０１”，“５０００”の処理内容についても、同様にＣ
Ｓパッチを行なう。但し、ジャンプリンク先が異なるの
で、その点の説明を加えておく。ストップアドレスの方
のジャンプリンク先は、そのスタートアドレスの方のジ
ャンプリンク先から８番地後方となっている。これは、
図５に示すとおり、スタートアドレスのジャンプリンク
先の処理が８つの１バイト命令で構成されているためで
ある。また、図５に示すように、ジャンプリンク先では
１つのＣＨ番号に対して１６個の１バイト命令が並んで
いる。ＣＨ番号“６０”のスタートアドレスの方のジャ
ンプリンク先は、ポインタが示す命令列の先頭アドレス
から“６０×１６”番地だけ先のアドレスとなる。１６
進数の“３Ｃ”は、１０進数にすると“６０”である。
０１”，“５０００”の処理内容についても、同様にＣ
Ｓパッチを行なう。但し、ジャンプリンク先が異なるの
で、その点の説明を加えておく。ストップアドレスの方
のジャンプリンク先は、そのスタートアドレスの方のジ
ャンプリンク先から８番地後方となっている。これは、
図５に示すとおり、スタートアドレスのジャンプリンク
先の処理が８つの１バイト命令で構成されているためで
ある。また、図５に示すように、ジャンプリンク先では
１つのＣＨ番号に対して１６個の１バイト命令が並んで
いる。ＣＨ番号“６０”のスタートアドレスの方のジャ
ンプリンク先は、ポインタが示す命令列の先頭アドレス
から“６０×１６”番地だけ先のアドレスとなる。１６
進数の“３Ｃ”は、１０進数にすると“６０”である。
【００１８】なお、アドレステーブルを参照したとき
に、以下のようになった場合にはＣＳパッチの実行を考
慮する。 （ｉ）スタートアドレスとストップアドレスの差の絶対
値が、“１”以下の場合これは、１つのジャンプリンク
命令が２つ分のアドレスを占有するためである。 （ii）ジャンプリンク命令へ変更する元の命令が複数の
アドレスにまたがる命令の一部であって、変更によって
その命令が分割されることとなった場合。 （iii)変更する元の命令がアドレス分岐を相対的に行な
う場合。 （iv) 変更する元の命令が指定したアドレスへ無条件分
岐する場合。 （ｖ）変更する元の命令がサブルーチンまたはマイクロ
割込みへ復帰する場合。
に、以下のようになった場合にはＣＳパッチの実行を考
慮する。 （ｉ）スタートアドレスとストップアドレスの差の絶対
値が、“１”以下の場合これは、１つのジャンプリンク
命令が２つ分のアドレスを占有するためである。 （ii）ジャンプリンク命令へ変更する元の命令が複数の
アドレスにまたがる命令の一部であって、変更によって
その命令が分割されることとなった場合。 （iii)変更する元の命令がアドレス分岐を相対的に行な
う場合。 （iv) 変更する元の命令が指定したアドレスへ無条件分
岐する場合。 （ｖ）変更する元の命令がサブルーチンまたはマイクロ
割込みへ復帰する場合。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
ファームウェア制御により動作する情報処理装置におい
て、わずかなファームウェア処理の変更と、簡易な時間
測定手段の追加とを行なうことにより、任意の入出力装
置の性能を、いつでも容易に測定することができるとい
う利点がある。
ファームウェア制御により動作する情報処理装置におい
て、わずかなファームウェア処理の変更と、簡易な時間
測定手段の追加とを行なうことにより、任意の入出力装
置の性能を、いつでも容易に測定することができるとい
う利点がある。
【図１】本発明の原理説明図である。
【図２】性能測定ボードについて説明する図である。
【図３】性能測定ボードについて説明する図である。
【図４】ＣＳパッチの実施例を示す図である。
【図５】ジャンプリンク先の命令列を示す図である。
【図６】ＳＣＳＩインタフェースを説明する図である。
１ 端末 ２，６ 情報処理装置 ３ 変更手段 ４ アドレステーブル部 ５ ＣＳ ７〜１０，３１〜３４ コントローラ １１，３８ プリンタ １２ ディスプレイ １３，１４，３５，３９ ハードディスク １５ 命令実行部 １６ 性能測定ボード １７，１８ ＷＳＣ １９ ＶＦＣ ２０，４１，４４ メモリ ２１〜２４，４０，４３ プロセッサ ２５ タイマ ２６ トレースメモリ ２７ スタート指示レジスタ ２８ ストップ指示レジスタ ２９，３０ パソコン ３６ ＭＯディスク ３７ ＣＤ−ＲＯＭ ４２，４５ ホストアダプタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 昭宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 ファームウェア制御により動作する情報
処理装置において、 ファームウェアからスタート指示を受けると該スタート
指示を記憶するスタート指示レジスタと、ファームウェ
アからストップ指示を受けると該ストップ指示を記憶す
るストップ指示レジスタと、スタート指示からストップ
指示までの時間を計測するタイマと、該タイマが計測す
る時間を記録するトレースメモリとを有する時間測定手
段と、 各入出力装置への起動指示および入出力装置からの終結
割込みを認識する各ファームウェア処理に対するスター
トアドレスとストップアドレスとを記憶するアドレステ
ーブルと、 任意の入出力装置を指定されると前記アドレステーブル
を参照して、指定された入出力装置に対応するファーム
ウェア処理のスタートアドレスとストップアドレスとを
求め、該ファームウェア処理の先頭および末尾の処理内
容を前記時間計測手段に対してスタート指示およびスト
ップ指示を送出するように変更する手段とを設けること
を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201655A JPH0546438A (ja) | 1991-08-12 | 1991-08-12 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201655A JPH0546438A (ja) | 1991-08-12 | 1991-08-12 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546438A true JPH0546438A (ja) | 1993-02-26 |
Family
ID=16444698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3201655A Withdrawn JPH0546438A (ja) | 1991-08-12 | 1991-08-12 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546438A (ja) |
-
1991
- 1991-08-12 JP JP3201655A patent/JPH0546438A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023738A (en) | Method and apparatus for accelerating the transfer of graphical images | |
| US5062042A (en) | System for managing data which is accessible by file address or disk address via a disk track map | |
| EP0230664A2 (en) | Master slave microprocessor system with virtual memory | |
| KR970029043A (ko) | 컴퓨터 시스템 및 다수의 기능카드 중 한 개의 기능 카드를 격리하는 방법 | |
| KR100309615B1 (ko) | 고속프로그램가능로직컨트롤러(plc) | |
| EP0185676A1 (en) | DATA PROCESSOR WITH DYNAMIC WIDTH ADJUSTMENT. | |
| EP0862116A3 (en) | A smart debug interface circuit | |
| US5590376A (en) | Apparatus and method for detecting and updating status of removable storage system using shared interrupt and software flag | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
| US5113497A (en) | I/o control system for a plurality of peripheral devices | |
| US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
| US5790887A (en) | Method and apparatus for processing programmed input/output (PIO) operations in a computer system | |
| US20040210681A1 (en) | Streamlining ATA device initialization | |
| US6065083A (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
| US5129065A (en) | Apparatus and methods for interface register handshake for controlling devices | |
| EP0430500A2 (en) | System and method for atomic access to an input/output device with direct memory access | |
| JPH0546438A (ja) | 情報処理装置 | |
| EP0766171A1 (en) | Information handling system including efficient power on initialization | |
| US20020143967A1 (en) | Bit-granular writes of control registers | |
| Processor | Hardware reference manual | |
| EP0278263B1 (en) | Multiple bus DMA controller | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| JPS6097459A (ja) | デ−タ処理システム同期方法 | |
| JPH066358A (ja) | トークン制御方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |