JPH0546338Y2

JPH0546338Y2 -

Info

Publication number: JPH0546338Y2
Application number: JP1885688U
Authority: JP
Priority date: 1988-02-16
Filing date: 1988-02-16
Publication date: 1993-12-03
Anticipated expiration: 2003-02-16
Also published as: JPH01122616U

Description

【考案の詳細な説明】イ産業上の利用分野本考案は、マイクロコンピユータによる制御回
路を含む音響機器のミーテイング及びリセツト回
路に関する。[Detailed Description of the Invention] A. Field of Industrial Application The present invention relates to a meeting and reset circuit for audio equipment that includes a control circuit using a microcomputer.

ロ従来の技術電源のオン・オフ時にノイズを遮断すべく音声
信号をミーテイングする技術は良く知られてい
る。また、電源オフ時にマイクロコンピユータを
リセツトする技術も例えば特公昭61−48729号
（G06F3／00）に開示されている。B. Prior Art The technology of meeting audio signals to cut out noise when power is turned on and off is well known. Further, a technique for resetting a microcomputer when the power is turned off is also disclosed in, for example, Japanese Patent Publication No. 48729/1983 (G06F3/00).

ハ考案が解決しようとする課題本考案は音声信号のミユーテイングの為のタイ
ミングと、マイクロコンピユータのリセツトのタ
イミングを一致させようとするものである。C. Problems to be Solved by the Invention The present invention attempts to match the timing for muting audio signals with the timing for resetting the microcomputer.

ニ課題を解決する為の手段そこで、本考案に於いては音声信号のミユーテ
イング制御用及びマイクロコンピユータのリセツ
ト制御用のトランジスタを共通の制御回路にて制
御する構成とする。即ち、電源トランスの二次側
巻線と整流回路の間に接続されたシヨーテイング
型電源スイツチと、ミユーテイング制御トランジ
スタと、リセツト制御トランジスタと、前記電源
スイツチがオフ端子側にあるとき、該オフ端子側
より給電されて前記ミユーテイング及びリセツト
制御トランジスタを作動させるバイアス綿路と、
前記電源スイツチがオン端子側に切換つたとき、
前記整流回路の出力側より給電され、時定数回路
で定まる所定期間だけオン状態となり、該オン状
態に於いて前記ミユーテイング及びリセツト制御
トランジスタを作動させる制御回路により、ミユ
ーテイング及びリセツト回路を構成する。D. Means for Solving the Problems Therefore, in the present invention, the transistors for muting control of the audio signal and for controlling the reset of the microcomputer are controlled by a common control circuit. That is, when the switching type power switch, the muting control transistor, and the reset control transistor are connected between the secondary winding of the power transformer and the rectifier circuit, and the power switch is on the OFF terminal side, the OFF terminal side a bias line that is supplied with power to operate the muting and reset control transistor;
When the power switch is switched to the on terminal side,
A muting and resetting circuit is constituted by a control circuit that is supplied with power from the output side of the rectifier circuit, remains on for a predetermined period determined by a time constant circuit, and operates the muting and reset control transistor in the on state.

ホ作用電源オフ時にはバイアス線路を介して給電され
てミユーテイング及びリセツト制御トランジスタ
が作動され、ミユーテイング及びリセツト状態に
ある。また、電源オン後の所定期間も、制御回路
によりこのミユーテイング及びリセツト状態は維
持されるが、所定期間経過後、解除される。一
方、オン状態よりオフに切換つたときには、直ち
にバイアス線路を介して給電されてミユーテイン
グ及びリセツト制御トランジスタが作動され、ミ
ユーテイング及びリセツト状態に移行する。E. Function: When the power is off, the muting and reset control transistors are operated by being supplied with power through the bias line, and are in the muting and reset state. Further, the muting and reset state is maintained by the control circuit for a predetermined period after the power is turned on, but is canceled after the predetermined period has elapsed. On the other hand, when the transistor is switched from the on state to the off state, power is immediately supplied through the bias line to activate the muting and reset control transistor, and the muting and reset control transistor is switched to the muting and reset state.

ヘ実施例電源トランス１の一次側巻線には交流電源が接
続され、二次側巻線は電源スイツチ（Ｓ）を介し
て整流回路２に接続されている。電源スイツチＳ
はオン端子とオフ端子を有し、オン端子側に切換
つている場合、整流回路２は駆動状態にあり、平
滑用コンデンサC₁、定電圧回路３を介して音響
機器（図示せず）に正負電源を供給する。F. Embodiment An AC power source is connected to the primary winding of a power transformer 1, and the secondary winding is connected to a rectifier circuit 2 via a power switch (S). Power switch S
has an on terminal and an off terminal, and when switched to the on terminal side, the rectifier circuit 2 is in a driving state, and positive and negative signals are supplied to the audio equipment (not shown) via the smoothing capacitor C ₁ and the constant voltage circuit 3. Supply power.

ミユーテイング制御トランジスタQ₁は音声信
号線路に対して接続されており、リセツト制御ト
ランジスタQ₂のコレクタは音響機器（図示せず）
に組込まれたマイクロコンピユータ（図示せず）
のリセツト端子に接続されている。電子スイツチ
Ｓがオフ端子側にあるとき、バイアス線路ｌを介
してミユーテイング制御トランジスタQ₁にバイ
アス電圧が印加され、ミユーテイング制御トラン
ジスタQ₁はオン状態となつてミユーテイング状
態となる。また、同じくリセツト制御トランジス
タQ₂にもバイアス電圧が印加され、リセツト制
御トランジスタQ₂もオン状態となつており、マ
イクロコンピユータはリセツト状態となつてい
る。即ち、リセツト端子がローレベルにあると
き、マイクロコンピユータはリセツト状態にあ
る。 The muting control transistor _Q1 is connected to the audio signal line, and the collector of the reset control transistor _Q2 is connected to the audio equipment (not shown).
Microcomputer built into (not shown)
connected to the reset terminal of the When the electronic switch S is on the off-terminal side, a bias voltage is applied to the muting control transistor _Q1 via the bias line l, and the muting control transistor _Q1 is turned on and in a muting state. Similarly, a bias voltage is applied to the reset control transistor _Q2 , and the reset control transistor _Q2 is also in an on state, so that the microcomputer is in a reset state. That is, when the reset terminal is at a low level, the microcomputer is in a reset state.

制御回路４は主に制御トランジスタQ₃，Q₄及
び時定数回路５より構成される。電源スイツチＳ
がオフ端子側にあるとき、制御回路４は非駆動状
態にある。電源スイツチＳがオフ端子側よりオン
端子側に切換わると、バイアス線路ｌを介してミ
ユーテイング及びリセツト制御トランジスタQ₁，
Q₂がオン状態にバイアスされることはないが、
時定数回路５にて定まる所定期間は制御トランジ
スタQ₄はオン状態となり、これに応答して制御
トランジスタQ₃もオン状態となる為、ミユーテ
イング及びリセツト制御トランジスタQ₁状態は
オン状態となりまた点Ｂはローレベルとなつてミ
ユーテイング及びリセツト状態を維持する。所定
期間経過後は制御トランジスタQ₃，Q₄が共にオ
フ状態となり、ミユーテイング制御トランジスタ
Q₁がオフ状態となり点はＢはハイレベルとなつ
て、ミユーテイング及びリセツト状態は共に解除
される。斯かる状態に於いて、ミユーテイング制
御トランジスタQ₁は−Ｂ電源にてオフ方向にバ
イアスされてミユーテイング解除状態を継続し、
また、＋Ｂ電源が抵抗R₁を介してマイクロコンピ
ユータのリセツト端子に印加される為、マイクロ
コンピユータは動作状態を継続する。 The control circuit 4 mainly includes control transistors Q ₃ and Q ₄ and a time constant circuit 5. Power switch S
When is on the off terminal side, the control circuit 4 is in a non-driven state. When the power switch S is switched from the OFF terminal side to the ON terminal side, the muting and reset control transistors Q ₁ ,
Q ₂ is never biased to the on state, but
For a predetermined period determined by the time constant circuit 5, the control transistor _Q4 is in an on state, and in response, the control transistor _Q3 is also in an on state, so that the muting and reset control transistor _Q1 is in an on state and at point B. becomes low level and maintains the muting and reset state. After a predetermined period of time, both control transistors Q ₃ and Q ₄ turn off, and the mutating control transistor
_Q1 goes off, point B goes high, and both the muting and reset states are released. In such a state, the muting control transistor _Q1 is biased in the OFF direction by the -B power supply and continues in the mutating release state,
Further, since the +B power supply is applied to the reset terminal of the microcomputer via the resistor _R1 , the microcomputer continues to operate.

電源スイツチＳとオン端子側からオフ端子側に
切換えると、電源スイツチＳがシヨーテリング型
である為、バイアス線路ｌを介してミユーテイン
グ及びリセツト制御トランジスタQ₁，Q₂は直ち
にオン状態となり、ミユーテイング及びリセツト
状態が実現される。その後、平滑用コンデンサ
C₁，C₁の放電が終了して、±Ｂ電源が立下る。 When the power switch S is switched from the ON terminal side to the OFF terminal side, since the power switch S is a shortening type, the muting and reset control transistors Q ₁ and Q ₂ are immediately turned on via the bias line 1, and the muting and reset control transistors are turned on via the bias line 1. The state is realized. Then the smoothing capacitor
The discharge of C ₁ and C ₁ is completed, and the ±B power supply falls.

電源が瞬断された場合、平滑用コンデンサC₁
がある為に＋Ｂ電源はＢ電源は直ちに立下ること
はないので、点Ｂの電位も直ちに立下ることはな
く、リセツトがかかることもない。 In case of momentary power interruption, smoothing capacitor C ₁
Because of this, the +B power supply does not fall immediately, so the potential at point B also does not fall immediately and is not reset.

第２図は第１図の回路の動作波形図であり、Ｘ
は電源スイツチＳをオフからオンに切換えた時
点、Ｙはオンからオフに切換えた時点を示してい
る。 Figure 2 is an operating waveform diagram of the circuit in Figure 1, and
indicates the point in time when the power switch S was switched from off to on, and Y indicates the point in time when it was switched from on to off.

ト考案の効果以上述べた本考案に依れば、ミユーテイングと
リセツトのタイミングを一致させることができ
る。また、電源スイツチをオフに切換えたとき、
直ちにミユーテイング及びリセツト状態に設定で
きる。Effects of the invention According to the invention described above, it is possible to match the timing of muting and resetting. Also, when the power switch is turned off,
Can be set to muting and reset states immediately.

[Brief explanation of the drawing]

第１図は本考案にかかるミユーテイング及びリ
セツト回路を示す図、第２図はその動作波形図で
ある。１は電源トランス、２は整流回路、４は制御回
路、５は時定数回路、Q₁はミユテイング制御ト
ランジスタ、Q₂はリセツト制御トランジスタ。 FIG. 1 is a diagram showing a muting and reset circuit according to the present invention, and FIG. 2 is an operational waveform diagram thereof. 1 is a power transformer, 2 is a rectifier circuit, 4 is a control circuit, 5 is a time constant circuit, Q ₁ is a muting control transistor, and Q ₂ is a reset control transistor.

Claims

[Scope of utility model registration request]

A switching type power switch, a muting control transistor, and a reset control transistor are connected between the secondary winding of the power transformer and the rectifier circuit, and when the power switch is on the OFF terminal side, power is supplied from the OFF terminal side. When the bias line that operates the muting and reset control transistor and the power switch are switched to the on terminal side, power is supplied from the output side of the rectifier circuit, and the circuit remains on for a predetermined period determined by the time constant circuit, and the power switch is turned on. A muting and resetting circuit comprising a control circuit for operating said muting and resetting control transistor in an on state.