JPH0545958B2 - - Google Patents

Info

Publication number
JPH0545958B2
JPH0545958B2 JP63029155A JP2915588A JPH0545958B2 JP H0545958 B2 JPH0545958 B2 JP H0545958B2 JP 63029155 A JP63029155 A JP 63029155A JP 2915588 A JP2915588 A JP 2915588A JP H0545958 B2 JPH0545958 B2 JP H0545958B2
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
signal
film transistor
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63029155A
Other languages
Japanese (ja)
Other versions
JPS6463996A (en
Inventor
Toshuki Misawa
Shinji Morozumi
Yoshio Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2915588A priority Critical patent/JPS6463996A/en
Publication of JPS6463996A publication Critical patent/JPS6463996A/en
Publication of JPH0545958B2 publication Critical patent/JPH0545958B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、薄膜トランジスタ(以下、TFTと
略記)を用いてスイツチアレイを形成した表示装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a display device in which a switch array is formed using thin film transistors (hereinafter abbreviated as TFT).

〔従来技術〕[Prior art]

第1図aはマトリクス型液晶表示装置の構成を
示しており、101〜103はゲート線、104
〜107はデータ線、108〜110等は画素で
ある。画素は、第1図bのごとく、ゲート線11
1とデータ線112との交点に形成されたスイツ
チ用TFT113、容量114及び液晶セル11
5より成つている。116,117はそれぞれ液
晶セルの駆動電極及び共通電極である。
FIG. 1a shows the configuration of a matrix type liquid crystal display device, in which 101 to 103 are gate lines, 104
107 to 107 are data lines, 108 to 110, etc. are pixels. The pixel is connected to the gate line 11 as shown in FIG. 1b.
1 and the data line 112, a switch TFT 113, a capacitor 114, and a liquid crystal cell 11 are formed at the intersection of 1 and the data line 112.
It consists of 5. 116 and 117 are a drive electrode and a common electrode of the liquid crystal cell, respectively.

第1図bのデータ線112に第1図cのVd
ごときデータ信号に相当する電圧が印加され、第
1図bのゲート線111に第1図cのVgのごと
きゲート線駆動電圧が印加される。TFT113
がN型TFTである場合、Vgがハイである期間に
データ線112の信号が液晶セル115及び容量
114に書き込まれ、115に書き込まれた信号
はVgがロースである期間中保持される。第1図
cにおいてAはVd<0である負フレームを、B
はVd>0であるフレームを表わす。
A voltage corresponding to a data signal such as V d in FIG. 1 c is applied to the data line 112 in FIG. 1 b, and a gate line drive voltage such as V g in FIG. 1 c is applied to the gate line 111 in FIG. is applied. TFT113
When is an N-type TFT, the signal on the data line 112 is written to the liquid crystal cell 115 and the capacitor 114 during the period when V g is high, and the signal written to 115 is held during the period when V g is low. . In Fig. 1c, A denotes a negative frame with V d <0, and B
represents a frame with V d >0.

従来、マトリクス型液晶表示装置のスイツチと
して単結晶シリコン基板内に形成されたMOSト
ランジスタが用いられていた。単結晶シリコン
MOSトランジスタの電圧一電流特性(ゲート・
ソース電圧VGS−ドレイン・ソース電流IDS特性)
は、第2図の201に示すようにON/OFF比が
大きく。弱反転領域での電流変化が急しゆんであ
りしや断領域でのリーク電流は小さい。
Conventionally, MOS transistors formed in a single-crystal silicon substrate have been used as switches in matrix-type liquid crystal display devices. single crystal silicon
MOS transistor voltage-current characteristics (gate/current characteristics)
Source voltage V GS - drain-source current I DS characteristics)
The ON/OFF ratio is large as shown at 201 in Figure 2. The current change in the weak reversal region is abrupt, and the leakage current in the weak reversal region is small.

〔従来技術における問題点及び目的〕[Problems and objectives of conventional technology]

しかし、上記の単結晶シリコンMOSトランジ
スタではなく、非単結晶シリコンからなる薄膜ト
ランジスタ(以下TFTと呼ぶ)をスイツチに用
いたマトリスク型液晶表示装置の駆動を行おうと
すると、次に述べるような問題が生ずる。この点
に関しシリコン単結晶の場合と薄膜トランジスタ
の場合とを比較してみる。第3図aに示すように
シリコン単結晶基板1を用いた場合、ゲート2に
走査信号電圧が印加される(オン状態)と、チヤ
ンネル領域に反転層が形成される。この反転層を
通じて電荷が移動する。次に同図bに示す如くゲ
ート2が走査信号電圧が印加されないでシリコン
単結晶基板の電位と同じになる(オフ状態)と反
転層は消失し、キヤリアとしての電荷はシリコン
単結晶基板内に分散消失してしまう。従つて、オ
フ状態にあつては、トランジスタ内で容量が形成
される領域は、ゲート2と拡散領域3とが重なる
部分lである。
However, when trying to drive a matrix-type liquid crystal display device that uses thin film transistors (hereinafter referred to as TFTs) made of non-single-crystal silicon as switches instead of the above-mentioned single-crystal silicon MOS transistors, the following problems occur. . In this regard, let us compare the case of silicon single crystal and the case of thin film transistor. When a silicon single crystal substrate 1 is used as shown in FIG. 3a, when a scanning signal voltage is applied to the gate 2 (on state), an inversion layer is formed in the channel region. Charges move through this inversion layer. Next, as shown in Figure b, when the gate 2 becomes the same potential as the silicon single crystal substrate without applying the scanning signal voltage (off state), the inversion layer disappears and the charge as a carrier is transferred to the silicon single crystal substrate. Dispersion disappears. Therefore, in the off state, the region where a capacitance is formed within the transistor is the portion l where the gate 2 and the diffusion region 3 overlap.

一方、第3図cに示す薄膜トランジスタを用い
た表示装置においてはガラス基板4上に薄膜トラ
ンジスタの島状半導体領域5と絶縁膜を介してゲ
ート電極6が形成されている。ここでゲート電極
6に走査信号が印加されることによつて島状半導
体領域5内に反転層が形成されキヤリアが発生す
るのはシリコン単結晶基板の場合と同様である。
しかしながら、薄膜トランジスタの場合にあつて
は、同図dに示す如くゲート2に走査信号電圧が
印加されなくなる(オフ状態)と、反転層が消失
するが電荷は逃げようがない。何故ならば、島状
半導体領域5は、絶縁体であるガラス基板4上に
形成されており、特定の電位を持たない為、電荷
は急速な移動をすることができないからである。
この電荷は、せいぜい拡散領域に引き寄せられる
程度である。従つて、オフ状態にあつては、ゲー
ト電極幅のおよそ半分に近いa及びbの領域で、
容量成分が形成される。
On the other hand, in a display device using a thin film transistor shown in FIG. 3c, a gate electrode 6 is formed on a glass substrate 4 via an insulating film and an island-shaped semiconductor region 5 of the thin film transistor. Here, by applying a scanning signal to the gate electrode 6, an inversion layer is formed in the island-shaped semiconductor region 5 and carriers are generated, as in the case of a silicon single crystal substrate.
However, in the case of a thin film transistor, when the scanning signal voltage is no longer applied to the gate 2 (off state) as shown in d of the figure, the inversion layer disappears, but the charges cannot escape. This is because the island-shaped semiconductor region 5 is formed on the glass substrate 4, which is an insulator, and does not have a specific potential, so that charges cannot move rapidly.
At most, this charge is attracted to the diffusion region. Therefore, in the off state, in the regions a and b, which are approximately half the width of the gate electrode,
A capacitive component is formed.

従つて、このようなゲート、ドレイン間の容量
を、シリコン基板の場合bと薄膜トランジスタの
場合dとで比較してみると、薄膜トランジスタの
場合の方がシリコン基板の場合に比べ十倍程大き
い。即ち、薄膜トランジスタの場合にあつては、
ゲート、ドレイン間の容量の影響が無視できない
ことになる。
Therefore, if we compare the capacitance between the gate and the drain between the silicon substrate case b and the thin film transistor case d, the capacitance in the case of the thin film transistor is about ten times larger than that in the case of the silicon substrate. That is, in the case of thin film transistors,
This means that the influence of capacitance between the gate and drain cannot be ignored.

このような容量の存在によつて従来避けられな
い問題が以下のように存在していた。
The existence of such capacity has conventionally caused the following unavoidable problems.

テレビ映像信号を液晶表示装置へ入力すると、
液晶表示画面がちらつくフリツカー現象が発生す
る。その理由は以下の通りである。
When the TV video signal is input to the liquid crystal display device,
A flicker phenomenon occurs in which the LCD screen flickers. The reason is as follows.

第4図aに示すように、ゲート、ドレイン間に
前述の容量CTFTが存在するとする。もしゲート線
G上でパルスの信号電圧変化による電圧降下VG
があつた場合、この容量CTFTの存在によつて液晶
電極P点にこの電圧降下の影響があらわれる。そ
の変化量△VGCは、 △VGC=VGCTFT/CLC+CTFT である。ここで、CLCは液晶の持つ容量である。
As shown in FIG. 4a, it is assumed that the aforementioned capacitance C TFT exists between the gate and the drain. If the voltage drop V G due to the pulse signal voltage change on the gate line G
When there is a voltage drop, the effect of this voltage drop appears at the liquid crystal electrode point P due to the existence of this capacitance C TFT . The amount of change △V GC is △V GC =V GC TFT /C LC +C TFT . Here, CLC is the capacitance of the liquid crystal.

一方、ソース線を介して入力される映像信号
VINと液晶電極P点に印加される電圧VPとの関係
は、上記容量CTFTの存在を考慮しないと、第4図
bの直線dに示す如く、一対一の関係となる。し
かしながら、上記容量CTFTの存在による電圧降下
を考慮した場合、VP=VIN−△VGCとなり、この
曲線はCのようになる。
On the other hand, the video signal input via the source line
The relationship between V IN and the voltage V P applied to the liquid crystal electrode point P is a one-to-one relationship, as shown by the straight line d in FIG. 4b, unless the existence of the capacitance C TFT is taken into account. However, when considering the voltage drop due to the presence of the capacitance CTFT , V P =V IN -ΔV GC , and this curve becomes like C.

映像信号は、一般に、プラスフイールドVIN +
とマイナスフイールドVIN -とが60Hzの周波数で
交互に形成されている。又隣接するフイールド間
ではほぼ|VIN +|=|VIN -|である。ところが、
第4図bから解るように曲線Cの場合にあつて
は、液晶の印加される電圧|Vp +|>|Vp -|と
なる。従つて上記の如く、60Hzの周期でプラスフ
イールドVp +とマイナスフイールドVp -からなる
交流駆動信号を液晶に印加すると、30Hz毎に強い
電圧レベルVp +が現われ、これが、ちらつき現象
即ちフリツカーとして認識されることになる。
The video signal is generally a positive field V IN +
and a negative field V IN - are formed alternately at a frequency of 60Hz. Also, between adjacent fields, approximately |V IN + |=|V IN - |. However,
As can be seen from FIG. 4b, in the case of curve C, the voltage applied to the liquid crystal is |V p + |>|V p - |. Therefore, as mentioned above, when an AC drive signal consisting of a positive field V p + and a negative field V p - is applied to the liquid crystal with a cycle of 60 Hz, a strong voltage level V p + appears every 30 Hz, which causes the flickering phenomenon. will be recognized as.

本発明は上記問題点を克服したもので、外部の
交流反転信号の中心電位と共通電極電位レベルと
の間に任意のバイアス電位を設けることにより、
上述したTFTを用いた表示装置において発生す
るフリツカを減ずることを目的とする。
The present invention overcomes the above problems by providing an arbitrary bias potential between the center potential of the external AC inversion signal and the common electrode potential level.
The purpose of this invention is to reduce flicker that occurs in a display device using the above-mentioned TFT.

〔実施例〕〔Example〕

以下本発明の実施例について、第5図乃至第7
図に基づき説明する。
Embodiments of the present invention will be described below with reference to FIGS. 5 to 7.
This will be explained based on the diagram.

第5図において、401はゲート線、402は
データ線、403はTFT、404は液晶表示セ
ル、405はデータ線駆動信号源、406はゲー
ト線駆動信号源、407は第1のバイイアスの電
源、408は画素電極、409は共通電極であ
り、CTFTの寄生容量である。本実施例にあつて
は、外部映像信号を交流反転した外部交流反転映
像信号Vdに直流バイアスVBを印加し、TFT40
3へ供給するものである。第6図において、外部
映像信号501は、中心電位である零レベルVd
=0を中心に交流反転されている。ここへ、直流
バイアスVBが印加されている。従つて、ゲート
線駆動信号502の非選択レベルVGと中心電位
Vd=0との間には、電位差VBが生じている。さ
らにこのレベルVGは、共通電極409の電位で
もある。第7図a,b,cは、入力する外部映像
信号と、実際に液晶に印加される電圧との関係を
示している。
In FIG. 5, 401 is a gate line, 402 is a data line, 403 is a TFT, 404 is a liquid crystal display cell, 405 is a data line drive signal source, 406 is a gate line drive signal source, 407 is a first bias power supply, 408 is a pixel electrode, and 409 is a common electrode, which is the parasitic capacitance of CTFT . In this embodiment, a DC bias V B is applied to an external AC inverted video signal Vd obtained by AC inverting an external video signal, and the TFT 40
3. In FIG. 6, an external video signal 501 has a center potential of zero level Vd.
The AC current is inverted around =0. A DC bias V B is applied here. Therefore, the non-selection level V G of the gate line drive signal 502 and the center potential
A potential difference V B occurs between Vd=0 and Vd=0. Furthermore, this level V G is also the potential of the common electrode 409 . 7a, b, and c show the relationship between the input external video signal and the voltage actually applied to the liquid crystal.

即ち、同図aでは、外部映像信号は交流反転さ
れて外部交流反転信号Aとなつている。この外部
交流反転信号Aへ直流バイアスVBを印加するこ
とにより直流成分が重畳された交流反転信号Bと
なる。従つて、この交流反転信号Bを同図bに示
すサンプリングクロツク信号によりサンプリング
し、第5図に示すTFT403を介して液晶表示
セル404の画素電極408に印加することによ
り、同図cに示す上下対称なサンプルされた映像
信号が液晶表示セル404に印加される。
That is, in FIG. 1A, the external video signal is AC inverted to become an external AC inverted signal A. By applying a DC bias V B to this external AC inverted signal A, an AC inverted signal B with a DC component superimposed is obtained. Therefore, by sampling this AC inverted signal B using the sampling clock signal shown in FIG. 5B and applying it to the pixel electrode 408 of the liquid crystal display cell 404 via the TFT 403 shown in FIG. A vertically symmetrical sampled video signal is applied to the liquid crystal display cell 404 .

このように、本実施例は、外部交流反転信号に
基づくデータ線駆動信号の零レベルであるコモン
レベルと液晶セルの共通電極との間に一定のバイ
アス電圧VBを設けることにより前述のVLCに含ま
れる直流分を除去してVLCの波形の上下非対称性
を補償し、直流駆動による液晶の劣化を防ぐとい
うものである。尚、本実施例では外部交流反転信
号に直流バイアスを加えたが、外部交流反転信号
のコモン電位と共通電極の電位とが異なつた電位
差をもつてさえいればよいから、外部交流反転信
号に直流バイアスをかけないで共通電極409に
直流バイアスを加えても同じである。
In this way, in this embodiment, by providing a constant bias voltage V B between the common level, which is the zero level of the data line drive signal based on the external AC inversion signal, and the common electrode of the liquid crystal cell, the above-mentioned V LC can be reduced. This removes the DC component contained in the VLC waveform to compensate for the vertical asymmetry of the VLC waveform, thereby preventing the liquid crystal from deteriorating due to DC drive. Although a DC bias is applied to the external AC inversion signal in this embodiment, it is sufficient that the common potential of the external AC inversion signal and the potential of the common electrode have a different potential difference. The same effect can be obtained even if a DC bias is applied to the common electrode 409 without applying a bias.

さらに、本実施例にあつては、第4図に示した
液晶に印加される電圧は上下対称になるため同図
bに示された曲線C′となりほぼ直線dと等価とな
るためにフリツカーは認識されることはない。
Furthermore, in this embodiment, since the voltage applied to the liquid crystal shown in FIG. 4 is vertically symmetrical, the curve C' shown in FIG. It will never be recognized.

〔効果〕〔effect〕

上述の如く本願発明は、一対の基板内に電気光
学的変換物質が封入され、該基板の一方の基板上
に共通電極、他方の基板にはマトリクス状に配列
された画素電極、該画素電極に接続されてなる薄
膜トランジスタ、該薄膜トランジスタのソース電
極に外部交流反転映像信号を供給してなるデータ
線、該薄膜トランジスタのゲート電極にゲート信
号を供給してなるゲート線を有した表示装置にお
いて、該共通電極の電位レベルと該外部交流反転
映像信号のコモン電位との間に一定の電位差を有
してなるようにしたから、上記交流反転信号に起
因するちらつき現象即ちフリツカーの発生を押え
ることでき、電気光学変換物質に直流成分が重畳
されることがないので表示装置の寿命を大幅に延
長することができる効果を有する。
As described above, the present invention includes a pair of substrates in which an electro-optical conversion substance is sealed, a common electrode on one of the substrates, pixel electrodes arranged in a matrix on the other substrate, and a plurality of pixel electrodes arranged in a matrix on the other substrate. In a display device having thin film transistors connected to each other, a data line supplying an external AC inverted video signal to the source electrode of the thin film transistor, and a gate line supplying a gate signal to the gate electrode of the thin film transistor, the common electrode Since there is a constant potential difference between the potential level of the external AC inverted video signal and the common potential of the external AC inverted video signal, it is possible to suppress the flickering phenomenon caused by the AC inverted signal, and the electro-optic Since no DC component is superimposed on the conversion substance, the life of the display device can be significantly extended.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a,b,cは、本発明に係る表示装置の
概念図を示す。第2図は、従来の単結晶シリコン
基板のV−特性図を示す。第3図a〜dは、ト
ランジスタの寄生容量を示す概念図。 第4図a,bは、本発明に係る表示装置の等価回
路図及び従来の入力出力特性図を示す。第5図は
本発明の実施例を示す等価回路図を示す。第6
図、第7図a〜cは、本発明の駆動波形の一実施
例を示す波形図を示す。 401……ゲート線、402……データ線、4
03……TFT、408……画素電極、409…
…共通電極。
1a, b, and c show conceptual diagrams of a display device according to the present invention. FIG. 2 shows a V-characteristic diagram of a conventional single crystal silicon substrate. 3A to 3D are conceptual diagrams showing the parasitic capacitance of a transistor. FIGS. 4a and 4b show an equivalent circuit diagram of the display device according to the present invention and a conventional input-output characteristic diagram. FIG. 5 shows an equivalent circuit diagram showing an embodiment of the present invention. 6th
7a to 7c show waveform diagrams showing one embodiment of the drive waveform of the present invention. 401...Gate line, 402...Data line, 4
03...TFT, 408...pixel electrode, 409...
...Common electrode.

Claims (1)

【特許請求の範囲】 1 一対の基板内に液晶が封入され、該基板の一
方の基板上に共通電極、他方の基板上には画素電
極、該画素電極に接続されてなる薄膜トランジス
タ、該薄膜トランジスタに映像信号を供給してな
るデータ線、該薄膜トランジスタにゲート信号を
供給してなる走査線を有してなる液晶表示装置に
おいて、 該データ線に供給されてなる映像信号は1垂直
走査期間毎に位相が反転されてなり、 該映像信号の中心電位と該共通電極の電位レベ
ルとの間には、該薄膜トランジスタの寄生容量と
ゲート信号の振幅との積に比例した電位差を有し
てなることを特徴とする液晶表示装置。
[Claims] 1. A liquid crystal is sealed in a pair of substrates, a common electrode is on one of the substrates, a pixel electrode is on the other substrate, a thin film transistor connected to the pixel electrode, and a thin film transistor connected to the pixel electrode. In a liquid crystal display device having a data line for supplying a video signal and a scanning line for supplying a gate signal to the thin film transistor, the video signal supplied to the data line changes phase every vertical scanning period. is inverted, and there is a potential difference between the center potential of the video signal and the potential level of the common electrode, which is proportional to the product of the parasitic capacitance of the thin film transistor and the amplitude of the gate signal. A liquid crystal display device.
JP2915588A 1988-02-10 1988-02-10 Driving of matrix type liquid crystal display device Granted JPS6463996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2915588A JPS6463996A (en) 1988-02-10 1988-02-10 Driving of matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2915588A JPS6463996A (en) 1988-02-10 1988-02-10 Driving of matrix type liquid crystal display device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP4005950A Division JPH07120146B2 (en) 1992-01-16 1992-01-16 Liquid crystal display
JP5002683A Division JPH0766257B2 (en) 1993-01-11 1993-01-11 Driving method for liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS6463996A JPS6463996A (en) 1989-03-09
JPH0545958B2 true JPH0545958B2 (en) 1993-07-12

Family

ID=12268374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2915588A Granted JPS6463996A (en) 1988-02-10 1988-02-10 Driving of matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS6463996A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288128A (en) * 1990-04-04 1991-12-18 Matsushita Electric Ind Co Ltd Driving method of active matrix type liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621193A (en) * 1979-07-30 1981-02-27 Sharp Kk Drive method of liquid crystal display unit
JPS5748788A (en) * 1980-08-06 1982-03-20 Matsushita Electric Ind Co Ltd Matrix type liquid crystal display unit
JPS58173794A (en) * 1982-04-06 1983-10-12 セイコーエプソン株式会社 Driving of matrix type liquid crystal display unit
JPH0545958A (en) * 1991-08-09 1993-02-26 Toshiba Corp Electrophotographic recorder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621193A (en) * 1979-07-30 1981-02-27 Sharp Kk Drive method of liquid crystal display unit
JPS5748788A (en) * 1980-08-06 1982-03-20 Matsushita Electric Ind Co Ltd Matrix type liquid crystal display unit
JPS58173794A (en) * 1982-04-06 1983-10-12 セイコーエプソン株式会社 Driving of matrix type liquid crystal display unit
JPH0545958A (en) * 1991-08-09 1993-02-26 Toshiba Corp Electrophotographic recorder

Also Published As

Publication number Publication date
JPS6463996A (en) 1989-03-09

Similar Documents

Publication Publication Date Title
KR0144450B1 (en) Liquid crystal display device
JPH0334077B2 (en)
JP2002357850A (en) Active matrix device and display
JPH07181927A (en) Image display device
JPH09269511A (en) Liquid crystal device, its driving method and display system
US6166713A (en) Active matrix display device
KR100239013B1 (en) Liquid crystal display device with thin-film transistor for switching element
KR960014824B1 (en) Active matrix liquid crystal display apparatus
JPH06138841A (en) Active matrix flat display
JP2677260B2 (en) Active matrix liquid crystal display
JPH0126077B2 (en)
JP3213072B2 (en) Liquid crystal display
JPH0470611B2 (en)
JPH01291216A (en) Active matrix type liquid crystal display device
JPH0545958B2 (en)
JPH0451835B2 (en)
JPH02214819A (en) Thin film transistor matrix
JPH02304532A (en) Active matrix type liquid crystal display device
JP3000637B2 (en) Driving method of liquid crystal display device
JPH05216442A (en) Liquid crystal display device
JPH0933890A (en) Driving method for liquid crystal display device
JPH0350528A (en) Active matrix substrate for liquid crystal display device
JP2015072310A (en) Liquid crystal display device
JP3103161B2 (en) Liquid crystal display
JPH05110100A (en) Active matrix type liquid crystal display device